JP3481117B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3481117B2
JP3481117B2 JP04358998A JP4358998A JP3481117B2 JP 3481117 B2 JP3481117 B2 JP 3481117B2 JP 04358998 A JP04358998 A JP 04358998A JP 4358998 A JP4358998 A JP 4358998A JP 3481117 B2 JP3481117 B2 JP 3481117B2
Authority
JP
Japan
Prior art keywords
tape
semiconductor chip
semiconductor device
resin layer
adhesive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04358998A
Other languages
English (en)
Other versions
JPH11243160A (ja
Inventor
文彦 谷口
幸治 本名
欣一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04358998A priority Critical patent/JP3481117B2/ja
Priority to US09/123,450 priority patent/US5953592A/en
Priority to US09/335,878 priority patent/US6291895B1/en
Publication of JPH11243160A publication Critical patent/JPH11243160A/ja
Priority to US09/836,182 priority patent/US20010028101A1/en
Application granted granted Critical
Publication of JP3481117B2 publication Critical patent/JP3481117B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特にＢＧＡ及びＣＳＰタイプのパッケ
ージ構造を有する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】近年、電子機器の小型化、軽量化、薄型
化の要求に伴い、半導体装置の小型化、軽量化、薄型化
の要求は著しいものがある。これらの要求に対処すべく
ＢＧＳ及びＣＳＰタイプのパッケージ構造を有する半導
体装置が開発されている。ＢＧＡ及びＣＳＰタイプのパ
ッケージ構造を有する半導体装置は、半導体チップと、
半導体チップを搭載すためのＴＡＢテープ等のＦＰＣテ
ープと、ＴＡＢテープに設けられたはんだボールとを含
む。半導体チップはダイス付け材によりＴＡＢテープに
固定される。ＴＡＢテープはボンディングパッド及びボ
ールパッドを有し、これらのボンディングパッドやボー
ルパッドはそれぞれ配線パターンによりＴＡＢテープ内
で接続されている。半導体チップはワイヤによりＴＡＢ
テープのボンディングパッドに接続される。
【０００３】はんだボールがＴＡＢテープのボールパッ
ドに設けられ、はんだボールは外部電極として作用す
る。これにより、半導体チップとはんだボールとはＴＡ
Ｂテープをインターポーザーとして電気的に接続され
る。ＢＧＡ及びＣＳＰタイプの半導体装置のように外部
端子としてはんだボールを有する表面実装型の半導体装
置をマザーボードに実装する場合、約２５０℃前後の雰
囲気を有するはんだリフロー装置において半導体装置を
加熱し、溶融したはんだボールをマザーボードの電極パ
ッドに接続するのが一般的である。
【０００４】また、半導体チップとＴＡＢテープの熱膨
張係数の差による応力を低減させるための緩衝用樹脂シ
ートをＴＡＢテープに貼り付け、緩衝用樹脂シートの上
にダイス付け材を塗布して半導体チップをＴＡＢテープ
に固定する構成が考えられる。
【０００５】
【発明が解決しようとする課題】半導体チップをダイス
付け材によりＴＡＢテープに固定し、封止樹脂により封
止してなる半導体装置においては、水分がＴＡＢテープ
を構成するポリイミドや、封止樹脂や、ダイス付け材等
に含まれる。特に、ＴＡＢテープを構成するポリイミド
は非常に吸湿しやすい材料である。従って、半導体装置
をマザーボードに実装する場合にはんだボールをリフロ
ーする時に、ＴＡＢテープや、封止樹脂や、ダイス付け
材に含まれる水分が温度の上昇により蒸気となり、半導
体装置にクラックや膨れが発生する。
【０００６】この問題を解決するために、半導体チップ
をＴＡＢテープに搭載する前にＴＡＢテープに予め小さ
な穴を形成しておき、半導体チップをＴＡＢテープに搭
載した後ではんだボールのリフローを行う時に、半導体
装置内に含まれる水分がこれらの穴から抜けるようにす
る提案がある。半導体装置内に含まれる水分が半導体装
置から抜けると、半導体装置にクラックや膨れが発生す
るのを防止することができる。
【０００７】しかし、ＴＡＢテープにあらかじめ小径の
穴を形成してあると、半導体チップとＴＡＢテープとの
間にあるダイス付け材が半導体装置の製造工程中の熱処
理により流動してＴＡＢテープの穴を埋めてしまい、水
蒸気抜きの穴として機能しなくなる場合がある。あるい
はダイス付け材がＴＡＢテープの穴から流れ出してしま
い、ＴＡＢテープの裏面や治工具を汚す可能性がある。
また、ＴＡＢテープに緩衝用樹脂シートを貼り付けた構
成においては、緩衝用樹脂シートがダイス付け材の流動
を防止するが、緩衝用樹脂シートが溶融し、ＴＡＢテー
プの穴を埋めてしまい、水蒸気抜きの穴として機能しな
くなる場合がある。
【０００８】本発明の目的は、クラックや膨れが発生す
るのを防止することができる半導体装置及びその製造方
法を提供することである。
【０００９】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体チップと、該半導体チップを搭載
するためのテープと、該半導体チップと該テープとの間
に設けられた接着性樹脂層と、該テープに設けられたは
んだボールとを備えた半導体装置の製造方法であって、
半導体チップを接着性樹脂層を介してテープに固定する
工程と、はんだボールを該テープに付ける工程と、半導
体チップを接着性樹脂層を介してテープに固定する工程
の後で、該テープを貫通する少なくとも一つの穴を形成
する工程とを備えることを特徴とする。
【００１０】この構成においては、テープを貫通する少
なくとも一つの穴が設けられているので、はんだボール
のリフローを行う時に、半導体装置内に含まれる水分が
少なくとも一つの穴から抜け、半導体装置にクラックや
膨れが発生するのを防止することができる。そして、少
なくとも一つの穴は半導体チップを接着性樹脂層を介し
てテープに固定する工程の後で形成されるので、少なく
とも一つの穴が半導体製造工程中の熱処理により流動す
る接着性樹脂層により埋まることがなく、水蒸気抜き穴
として有効に作用する。
【００１１】好ましくは、はんだボールを該テープに付
ける工程は、半導体チップを接着性樹脂層を介してテー
プに固定する工程の後で、該少なくとも一つの穴を形成
する工程の前に実施される。好ましくは、該少なくとも
一つの穴を形成する工程は、レーザーを使用して該少な
くとも一つの穴が該テープを貫通し且つ該接着性樹脂層
に通じるようにする。
【００１２】好ましくは、半導体チップを封止樹脂によ
り封止する工程をさらに含む。好ましくは、該半導体チ
ップを接着性樹脂層を介してテープに固定する工程は、
ダイス付け材を該テープに塗布する工程を含む。あるい
は、該半導体チップを接着性樹脂層を介してテープに固
定する工程は、該テープに緩衝材を付ける工程と、ダイ
ス付け材を該緩衝材に塗布する工程とを含む。あるい
は、該半導体チップを接着性樹脂層を介してテープに固
定する工程は、半導体チップを突起電極により該テープ
に接続する工程と、半導体チップと該テープとの間にア
ンダーフィル材を充填する工程とを含む。
【００１３】本発明による半導体装置は、半導体チップ
と、該半導体チップを搭載するためのテープと、該半導
体チップと該テープとの間の接着性樹脂層と、該テープ
に設けられたはんだボールとを備え、該接着性樹脂層は
半導体チップと該テープの熱膨張係数の差による応力を
低減させるための緩衝材と、半導体チップを該緩衝材を
介して該テープに固定するためのダイス付け材とからな
り、該テープ及び該接着性樹脂層は該テープ及び該緩衝
材を貫通し該ダイス付け材に通じる少なくとも一つの穴
を有することを特徴とする。この構成において、テープ
及び緩衝材を貫通しダイス付け材に通じる少なくとも一
つの穴は、上記半導体装置の製造方法に従って製造され
たものであり、上記したのと同様の作用効果を奏する。
すなわち、はんだボールのリフローを行う時に、半導体
装置内に含まれる水分が少なくとも一つの穴から抜け、
半導体装置にクラックや膨れが発生するのを防止するこ
とができるとともに、少なくとも一つの穴が半導体製造
工程中の熱処理により流動する接着性樹脂層により埋ま
ることがなく、水蒸気抜き穴として有効に作用する。
【００１４】好ましくは、該テープはＴＡＢテープ等の
ＦＰＣテープである。
【００１５】
【発明の実施の形態】図１及び図２は本発明の第１実施
例の半導体装置を示す図である。半導体装置１０は、半
導体チップ１２と、半導体チップ１２を搭載するための
ＴＡＢテープ１４と、半導体チップ１２とＴＡＢテープ
１４との間の接着性樹脂層１６とを備えている。接着性
樹脂層１６は半導体チップ１２とＴＡＢテープ１４の熱
膨張係数の差による応力を低減させるための緩衝シート
材１８と、半導体チップ１２を緩衝シート材１８を介し
てＴＡＢテープ１４に固定するためのダイス付け材２０
とからなる。製造においては、緩衝シート材１８をＴＡ
Ｂテープ１４に貼りつけ、ダイス付け材２０を緩衝シー
ト材１８に塗布して、半導体チップ１２をＴＡＢテープ
１４に固定する。
【００１６】ＴＡＢテープ１４は銅のボンディングパッ
ド２２及びボールパッド２４を有し、これらのボンディ
ングパッド２２及びボールパッド２４はそれぞれ配線パ
ターン（図示せず）によりＴＡＢテープ１４内で接続さ
れている。半導体チップ１２の電極はワイヤ２６により
ＴＡＢテープ１４のボンディングパッド２２に接続され
る。
【００１７】はんだボール２８がＴＡＢテープ１４のボ
ールパッド２４に取り付けられ、はんだボール２８は外
部電極として作用する。これにより、半導体チップ１２
とはんだボール２８とはＴＡＢテープ１４をインターポ
ーザーとして電気的に接続される。ボールパッド２４は
ＴＡＢテープ１４の上面に取り付けられており、はんだ
ボール２８の取り付けのためにＴＡＢテープ１４にはボ
ール取り付け穴３０が設けられている。はんだボール２
８はボール取り付け穴３０を通り、上端がボールパッド
２４に固着され、下端がＴＡＢテープ１４の下方に突出
している。
【００１８】さらに、蒸気抜き穴３２がＴＡＢテープ１
４を貫通し且つ緩衝シート材１８及びダイス付け材２０
に通じるように形成されている。さらに、半導体チップ
１２を封止する封止樹脂３４が設けられる。ＴＡＢテー
プ１４は複数層のポリイミドフィルムをエポキシ系の接
着剤で貼り合わせた構造のものである。ボール取り付け
穴３０はレーザー、パンチング、ドリル、エッチング等
によりＴＡＢテープ１４に予め形成される。一方、蒸気
抜き穴３２は、ＴＡＢテープ１４に予め形成されるので
はなく、少くとも半導体チップ１２をＴＡＢテープ１４
に搭載した後でＴＡＢテープ１４を貫通し且つ緩衝シー
ト材１８及びダイス付け材２０に通じるように形成され
る。
【００１９】図３は、図１の半導体装置１０の製造方法
を説明する図である。半導体装置１０の製造の基本的な
工程は公知の通りであるので簡単に説明する。ＴＡＢテ
ープ１４に緩衝シート材１８を貼りつけ、緩衝シート材
１８にダイス付け材２０を塗布し、半導体チップ１２を
ＴＡＢテープ１４に固定する。半導体チップ１２の電極
とＴＡＢテープ１４のボンディングパッド２２とをワイ
ヤ２６により接続する。トランスファモールドを実施
し、半導体チップ１２を封止樹脂３４によって封止す
る。それから、はんだボール２８をＴＡＢテープ１４の
ボールパッド２４に固着する。
【００２０】それから、図３に示されるように、蒸気抜
き穴３２を、レーザー（ＬＢ）により、ＴＡＢテープ１
４を貫通し且つ緩衝シート材１８及びダイス付け材２０
に通じるように形成する。それから、ＴＡＢテープ１４
を個別のチップ毎に切断する。なお、蒸気抜き穴３２の
形成は、はんだボール２８の固着の前又は後に行っても
よく、ＴＡＢテープ１４の切断後であってもよく、その
効果はいずれも同じである。
【００２１】図４は、半導体装置１０をマザーボード３
６に表面実装する例を示している。この場合、少なくと
もはんだボール２８を加熱してリフローさせ、はんだボ
ール２８をマザーボード３６の電極パッド３８に溶着さ
せる。ＢＧＡ及びＣＳＰタイプの半導体装置のように外
部端子としてはんだボール２８を有する表面実装型の半
導体装置１０をマザーボード３６に実装する場合、約２
５０℃前後の雰囲気を有するはんだリフロー装置におい
て半導体装置１０を加熱し、溶融したはんだボール２８
をマザーボード３６の電極パッド３８に接続するのが一
般的である。
【００２２】リフローにおいて、半導体装置１０のＴＡ
Ｂテープ１４、緩衝シート材１８、ダイス付け材２０、
及び封止樹脂３４に含まれる水分が加熱され、それによ
って生じた水蒸気が蒸気抜き穴３２から半導体装置１０
の外部に抜ける。水蒸気が蒸気抜き穴３２から半導体装
置１０の外部に抜けるので、半導体装置１０にクラック
や膨れが発生するのを防止することができる。
【００２３】もし蒸気抜き穴３２がＴＡＢテープ１４に
予め形成されていると、半導体装置１０の製造工程中の
熱処理等により、緩衝シート材１８、ダイス付け材２
０、及び封止樹脂３４の一つ又は幾つかが蒸気抜き穴３
２から漏れたり、蒸気抜き穴３２を埋めてしまい、蒸気
抜き穴３２が水蒸気の抜け穴としての機能を果たさなく
なる。本発明のように、半導体装置１０を形成した後で
（好ましくは封止樹脂３４により半導体チップ１２を封
止する工程より後に）蒸気抜き穴３２を形成することに
より、緩衝シート材１８、ダイス付け材２０、及び封止
樹脂３４が蒸気抜き穴３２から漏れたり、蒸気抜き穴３
２を埋めてしまったりすることがなくなり、蒸気抜き穴
３２はリフロー時に水蒸気の抜け穴としての機能を果た
すことができる。よって、はんだリフロー時に発生する
半導体装置のクラックや膨れを防止することができ、吸
湿後のはんだ耐熱性に優れるＢＧＡ及びＣＳＰパッケー
ジを製造可能である。
【００２４】図２に示されるように小さくて多数の蒸気
抜き穴３２をレーザーにより高速且つ高精度に形成する
ことができる。使用するレーザーはＹＡＧレーザーの第
２高調波を使用するのが好ましい。ＹＡＧレーザーの第
２高調波は波長が０．５３２μｍである。波長が１μｍ
以上のレーザーは半導体チップ１２を透過し、半導体チ
ップ１２の構成要素（例えばトランジスタ）を破壊する
可能性があるため、本発明では使用しにくい。因みに、
炭酸ガスレーザーの波長は１０．６μｍであり、ＹＡＧ
レーザーの波長は１．０６μｍであり、エキシマレーザ
ーの波長は０．２４８μｍである。
【００２５】図１では、蒸気抜き穴３２の深さをダイス
付け材２０をほぼ貫通し、半導体チップ１２の背面に到
達するようにしている。ただし、蒸気抜き穴３２は必ず
しも半導体チップ１２の背面に到達する深さにする必要
はない。実際には、構成される部材（ＴＡＢテープ１
４、緩衝シート材１８、ダイス付け材２０、及び封止樹
脂３４）によって密着力及び透水率が異なるため、蒸気
抜き穴３２の深さはそのような特性を考慮して定めれば
よい。
【００２６】次の表１は、レーザー穴あけ処理品のはん
だ耐熱性調査結果を示す。 表１ レーザー貫通穴仕様 ＰＫＧ膨れ発生数 穴径(mm) 穴ピッチ(mm) 穴数 ２４Ｈ ４８Ｈ 試料ＮＯ１ ０．１ ０．８ １００ ０／１５ ０／３９ 試料ＮＯ２ ０．１ １．２ ４９ ０／１５ ０／３９ 試料ＮＯ３ ０．１ １．６ ２５ ０／１５ ０／３９ 比較試料１ 穴なし １５／１５ サンプルは、０．８ｍｍピッチの２２４ピンのテープタ
イプのＢＧＡ（パッケージサイズ１６□）について、レ
ーザー貫通穴あけ処理の有無及び穴数による、はんだ耐
熱性を調査したものである。具体的には、図２のよう
に、２２４ピンのテープタイプのＢＧＡの裏面中央部付
近に、穴径約０．１ｍｍφの蒸気抜き穴３２をＹＡＧレ
ーザーの第２高調波にてあけたサンプルを作製した。今
回の調査では、穴数を１００、４９、２５の３種類、穴
深さはダイス付け材２０に通じるまでとし、穴あけ処理
はボール付け及びテープ切断後に実施したものである。
【００２７】本発明のサンプル（試料ＮＯ１〜３）と穴
あけ処理を実施しないサンプル（比較試料１）を、８５
℃／８５％雰囲気にて２４時間及び４８時間放置後、Ｉ
Ｒリフロー（リフロー温度２５０℃、約１０秒）を実施
し、半導体装置（ＰＫＧ）の膨れについて観察した。そ
の結果、表１に示したように、貫通穴あけ処理を実施し
たサンプルは、４８時間放置後も半導体装置の膨れは発
生しなかったが、穴あけ処理を実施しなかったサンプル
は、２４時間放置後ですでに全数の半導体装置について
膨れが発生した。
【００２８】図５は本発明の第２実施例の半導体装置を
示す図である。半導体装置１０は、半導体チップ１２
と、半導体チップ１２を搭載するためのＴＡＢテープ１
４と、半導体チップ１２とＴＡＢテープ１４との間の接
着性樹脂層１６とを備えている。この実施例では図１の
実施例の緩衝シート材１８がなく、接着性樹脂層１６は
半導体チップ１２をＴＡＢテープ１４に固定するための
ダイス付け材２０とからなる。
【００２９】製造においては、ダイス付け材２０をＴＡ
Ｂテープ１４に塗布し、半導体チップ１２をＴＡＢテー
プ１４に固定する。その他の構成は、図１の実施例の構
成とほぼ同じである。そして、図１の実施例と同様に、
蒸気抜き穴３２がＴＡＢテープ１４を貫通し且つダイス
付け材２０に通じるように形成されている。蒸気抜き穴
３２は半導体チップ１２の背面には到達していない。
【００３０】この実施例の半導体装置１０は図１の実施
例の緩衝シート材１８の接着工程がない点を除くと、図
１の実施例の製造方法と同様の工程で製造される。ま
た、この実施例の作用は図１の実施例の作用と同様であ
る。図６は本発明の第３実施例の半導体装置を示す図で
ある。半導体装置１０は、半導体チップ１２と、半導体
チップ１２を搭載するためのＴＡＢテープ１４と、半導
体チップ１２とＴＡＢテープ１４との間の接着性樹脂層
１６とを備えている。この実施例は、本発明をフリップ
チップにより接続されたテープタイプのＢＧＡ及びＣＳ
Ｐパッケージに応用した例である。半導体チップ１２は
突起電極４０を有し、突起電極４０がＴＡＢテープ１４
のボンディングパッド２２に接続される。突起電極４０
がボンディングパッド２２に接続された後、アンダーフ
ィル材４２が半導体チップ１２とＴＡＢテープ１４との
間に充填される。このアンダーフィル材４２が接着性樹
脂層１６である。半導体チップ１２を封止樹脂で封止す
ることもできる。
【００３１】そして、アンダーフィル材４２が充填、硬
化された後で、蒸気抜き穴３２がＴＡＢテープ１４を貫
通し且つアンダーフィル材４２に通じるように形成され
る。蒸気抜き穴３２は半導体チップ１２の背面には到達
していない。蒸気抜き穴３２は、リフロー時の水蒸気の
抜け道として機能し、はんだリフロー時に発生するパッ
ケージクラック及び膨れを防止することが可能である。
蒸気抜き穴３２の穴あけ処理を、アンダーフィル材４２
の充填、硬化後に実施することにより、蒸気抜き穴３２
からアンダーフィル材４２が漏れることがなくなる。た
だし、フリップチップの場合、ファイスダウン方式の接
合のため、半導体チップ１２の表面側がＴＡＢテープ１
４を向くため、レーザーにてあける穴の深さを半導体チ
ップ１２のチップ表面に届かないようにし、アンダーフ
ィル材４２でとめるように制御する必要がある。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
テープを貫通する少なくとも一つの穴が設けられている
ので、はんだボールのリフローを行う時に、半導体装置
内に含まれる水分が少なくとも一つの穴から抜け、半導
体装置にクラックや膨れが発生するのを防止することが
できる。そして、少なくとも一つの穴は半導体チップを
接着性樹脂層を介してテープに固定する工程の後で形成
されるので、少なくとも一つの穴が半導体製造工程中の
熱処理により流動する接着性樹脂層により埋まることが
なく、水蒸気抜き穴として有効に作用する。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体装置を示す図であ
る。
【図２】図１のＴＡＢテープの底面図である。
【図３】図１の半導体装置が製造された後でＴＡＢテー
プに蒸気抜き穴３２を形成するところを示す図である。
【図４】図１の半導体装置をマザーボードに取り付ける
ところを示す図である。
【図５】本発明の第２実施例の半導体装置を示す図であ
る。
【図６】本発明の第３実施例の半導体装置を示す図であ
る。
【符号の説明】
１０…半導体装置 １２…半導体チップ １４…ＴＡＢテープ１４ １６…接着性樹脂層 １８…緩衝シート材 ２０…ダイス付け材 ２２…ボンディングパッド ２４…ボールパッド ２６…ワイヤ ２８…はんだボール ３０…ボール取り付け穴 ３２…蒸気抜き穴 ３４…封止樹脂 ３６…マザーボード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−148475（ＪＰ，Ａ) 特開 平10−12760（ＪＰ，Ａ) 特開 平９−321093（ＪＰ，Ａ) 特開 平９−129684（ＪＰ，Ａ) 特開 平５−6924（ＪＰ，Ａ) 特開 平８−167678（ＪＰ，Ａ) 特開 平５−283553（ＪＰ，Ａ) 特開 平11−135560（ＪＰ，Ａ) 特開 平11−233567（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 - 23/15 H01L 21/52,21/60

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップと、該半導体チップを搭載
    するためのテープと、該半導体チップと該テープとの間
    に設けられた接着性樹脂層と、該テープに設けられたは
    んだボールとを備えた半導体装置の製造方法であって、 半導体チップを接着性樹脂層を介してテープに固定する
    工程と、 はんだボールを該テープに付ける工程と、 半導体チップを接着性樹脂層を介してテープに固定する
    工程の後で、該テープを貫通する少なくとも一つの穴を
    形成する工程とを備えることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 はんだボールを該テープに付ける工程
    は、半導体チップを接着性樹脂層を介してテープに固定
    する工程の後で、該少なくとも一つの穴を形成する工程
    の前に実施されることを特徴とする請求項１に記載の半
    導体装置の製造方法。
  3. 【請求項３】 該少なくとも一つの穴を形成する工程
    は、レーザーを使用して該少なくとも一つの穴が該テー
    プを貫通し且つ該接着性樹脂層に通じるようにすること
    を特徴とする請求項１に記載の半導体装置の製造方法。
  4. 【請求項４】 半導体チップを封止樹脂により封止する
    工程をさらに含むことを特徴とする請求項１に記載の半
    導体装置の製造方法。
  5. 【請求項５】 該半導体チップを接着性樹脂層を介して
    テープに固定する工程は、ダイス付け材を該テープに塗
    布する工程を含むことを特徴とする請求項１に記載の半
    導体装置の製造方法。
  6. 【請求項６】 該半導体チップを接着性樹脂層を介して
    テープに固定する工程は、該テープに緩衝材を付ける工
    程と、ダイス付け材を該緩衝材に塗布する工程とを含む
    ことを特徴とする請求項１に記載の半導体装置の製造方
    法。
  7. 【請求項７】 該半導体チップを接着性樹脂層を介して
    テープに固定する工程は、半導体チップを突起電極によ
    り該テープに接続する工程と、半導体チップと該テープ
    との間にアンダーフィル材を充填する工程とを含むこと
    を特徴とする請求項１に記載の半導体装置の製造方法。
  8. 【請求項８】 半導体チップと、該半導体チップを搭載
    するためのテープと、該半導体チップと該テープとの間
    の接着性樹脂層と、該テープに設けられたはんだボール
    とを備え、該接着性樹脂層は半導体チップと該テープの
    熱膨張係数の差による応力を低減させるための緩衝材
    と、半導体チップを該緩衝材を介して該テープに固定す
    るためのダイス付け材とからなり、該テープ及び該接着
    性樹脂層は該テープ及び該緩衝材を貫通し該ダイス付け
    材に通じる少なくとも一つの穴を有することを特徴とす
    る半導体装置。
  9. 【請求項９】 該テープはＦＰＣテープであることを特
    徴とする請求項８に記載の半導体装置。
JP04358998A 1998-02-25 1998-02-25 半導体装置及びその製造方法 Expired - Fee Related JP3481117B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP04358998A JP3481117B2 (ja) 1998-02-25 1998-02-25 半導体装置及びその製造方法
US09/123,450 US5953592A (en) 1998-02-25 1998-07-28 Method of fabricating semiconductor having through hole
US09/335,878 US6291895B1 (en) 1998-02-25 1999-06-18 Method of fabricating semiconductor having through hole
US09/836,182 US20010028101A1 (en) 1998-02-25 2001-04-18 Method of fabricating semiconductor having through hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04358998A JP3481117B2 (ja) 1998-02-25 1998-02-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11243160A JPH11243160A (ja) 1999-09-07
JP3481117B2 true JP3481117B2 (ja) 2003-12-22

Family

ID=12667988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04358998A Expired - Fee Related JP3481117B2 (ja) 1998-02-25 1998-02-25 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US5953592A (ja)
JP (1) JP3481117B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166433A (en) * 1998-03-26 2000-12-26 Fujitsu Limited Resin molded semiconductor device and method of manufacturing semiconductor package
EP1035577A4 (en) * 1998-08-03 2006-04-19 Shinko Electric Ind Co WIRING SUBSTRATE, ITS MANUFACTURE AND SEMICONDUCTOR DEVICE
JP3565069B2 (ja) * 1998-12-28 2004-09-15 ソニーケミカル株式会社 両面フレキシブルプリント基板の製造方法
DE19905055A1 (de) * 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2001024085A (ja) * 1999-07-12 2001-01-26 Nec Corp 半導体装置
KR100298829B1 (ko) * 1999-07-21 2001-11-01 윤종용 칩 사이즈 패키지의 솔더 접합 구조 및 방법
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US6404059B1 (en) * 2000-02-08 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a mounting structure and fabrication method thereof
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP2001339012A (ja) * 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
US6589820B1 (en) 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
US6979595B1 (en) * 2000-08-24 2005-12-27 Micron Technology, Inc. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
EP1207555A1 (en) * 2000-11-16 2002-05-22 Texas Instruments Incorporated Flip-chip on film assembly for ball grid array packages
JP3866033B2 (ja) 2000-12-14 2007-01-10 シャープ株式会社 半導体装置の製造方法
JP3486872B2 (ja) 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
JP4696368B2 (ja) * 2001-02-09 2011-06-08 日立化成工業株式会社 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法
JP4854863B2 (ja) * 2001-03-12 2012-01-18 ローム株式会社 半導体装置
US6808959B2 (en) 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
JP3838351B2 (ja) * 2002-02-21 2006-10-25 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6573595B1 (en) * 2002-04-24 2003-06-03 Scientek Corp. Ball grid array semiconductor package with resin coated metal core
DE10250778B3 (de) * 2002-10-30 2004-03-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
JP4308608B2 (ja) * 2003-08-28 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP4198623B2 (ja) * 2004-03-24 2008-12-17 株式会社東芝 Ｉｃパッケージ
DE102004020580A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines BGA-Chipmoduls und BGA-Chipmodul
JP2005317861A (ja) 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
CN100378932C (zh) * 2004-11-29 2008-04-02 晶强电子股份有限公司 软片式承载器的晶片接触窗口及接合垫开口与传动孔制作过程
KR100723497B1 (ko) * 2005-08-11 2007-06-04 삼성전자주식회사 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP4863836B2 (ja) * 2006-10-20 2012-01-25 三洋電機株式会社 半導体装置
US7833456B2 (en) 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
TWI469231B (zh) * 2011-09-09 2015-01-11 Dawning Leading Technology Inc 晶片封裝結構之製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
US5277972B1 (en) * 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
US4975221A (en) * 1989-05-12 1990-12-04 National Starch And Chemical Investment Holding Corporation High purity epoxy formulations for use as die attach adhesives
US5063171A (en) * 1990-04-06 1991-11-05 Texas Instruments Incorporated Method of making a diffusionless virtual drain and source conductor/oxide semiconductor field effect transistor
US5063177A (en) 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
JPH04148554A (ja) * 1990-10-12 1992-05-21 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
DE4326816A1 (de) * 1993-08-10 1995-02-16 Giesecke & Devrient Gmbh Elektronisches Modul für Karten und Herstellung eines solchen Moduls
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
KR100437437B1 (ko) * 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Industries Co., Ltd. Struktur und Verfahren zur Montage eines Halbleiterchips
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
JP3385872B2 (ja) * 1995-12-25 2003-03-10 三菱電機株式会社 はんだ供給法およびはんだ供給装置
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5834336A (en) * 1996-03-12 1998-11-10 Texas Instruments Incorporated Backside encapsulation of tape automated bonding device
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
US5746390A (en) 1996-03-20 1998-05-05 Fran Rich Chi Associates, Inc. Air-land vehicle with ducted fan vanes providing improved performance
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JP3347632B2 (ja) * 1997-01-30 2002-11-20 株式会社巴川製紙所 電子部品用接着テープ
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
KR100260390B1 (ko) * 1998-07-07 2000-07-01 김규현 반도체 칩 접착용 에폭시 수지 조성물

Also Published As

Publication number Publication date
US6291895B1 (en) 2001-09-18
US5953592A (en) 1999-09-14
US20010028101A1 (en) 2001-10-11
JPH11243160A (ja) 1999-09-07

Similar Documents

Publication Publication Date Title
JP3481117B2 (ja) 半導体装置及びその製造方法
KR0156065B1 (ko) 플립 칩 캐리어 모듈의 표면 실장 공정
JP4703556B2 (ja) 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
US6157080A (en) Semiconductor device using a chip scale package
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
US7378731B2 (en) Heat spreader and package structure utilizing the same
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JPH0855938A (ja) 半導体装置及びその製造方法
JPH1167968A (ja) ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法
JP3391282B2 (ja) 電子部品の製造方法
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JP2010135501A (ja) 半導体装置の製造方法
JP2008535221A (ja) フリップ取り付けされアンダーフィルが行われる半導体デバイス及び方法
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JPH03177034A (ja) 電子部品の接続方法
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004063890A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030506

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees