JP3866033B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3866033B2
JP3866033B2 JP2000380860A JP2000380860A JP3866033B2 JP 3866033 B2 JP3866033 B2 JP 3866033B2 JP 2000380860 A JP2000380860 A JP 2000380860A JP 2000380860 A JP2000380860 A JP 2000380860A JP 3866033 B2 JP3866033 B2 JP 3866033B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
discharge hole
moisture
moisture discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000380860A
Other languages
English (en)
Other versions
JP2002184905A (ja
Inventor
義久 土津田
靖之 左座
和雄 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000380860A priority Critical patent/JP3866033B2/ja
Priority to US10/000,482 priority patent/US6518090B2/en
Priority to TW90130431A priority patent/TW518727B/zh
Priority to KR10-2001-0079578A priority patent/KR100452252B1/ko
Publication of JP2002184905A publication Critical patent/JP2002184905A/ja
Application granted granted Critical
Publication of JP3866033B2 publication Critical patent/JP3866033B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、特に半導体チップを樹脂層を介して回路基板上に搭載し、例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）などのパッケージ構造を有する半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の軽薄短小化に伴い、半導体装置の軽薄短小化への要求がますます高まっている。これらの要求に対応して、ＢＧＡやＣＳＰタイプの樹脂封止型の半導体装置が広く用いられるようになっている。
【０００３】
図８（ａ）には従来のワイヤーボンディングタイプのＣＳＰの一例を示す。この半導体装置では、半導体チップ５１が接着フィルムやペースト状の接着樹脂層５３を用いて回路基板５２上に固定されている。半導体チップ５１は回路基板５２の上面に形成された金属配線５４とワイヤー５５（ワイヤーボンディング）により接続され、金属配線５４は回路基板５２の下面に設けられたはんだボール５６と回路基板５２に形成された貫通孔５７を通じて接続されている。この半導体装置では、半導体チップ５１およびワイヤー５５の保護のために、回路基板５２上の半導体チップ搭載面が樹脂モールド層５８により被覆されている。
【０００４】
図８（ｂ）には従来のフリップチップ方式のＣＳＰの一例を示す。この半導体装置では、半導体チップ５１が接着樹脂層５３を用いて回路基板５２の上面に固定されている。上記接着樹脂層５３としては、絶縁性あるいは異方導電性のシート状やペースト状のものが用いられる。半導体チップ５１の電極（図示せず）上に形成された突起電極５９は回路基板５２の電極と接続され、回路基板５２上の金属配線５４は、同様に、回路基板５２の下面に設けられたはんだボール５６と回路基板５２に形成された貫通孔５７を通じて接続されている。
【０００５】
また、フリップチップ方式により半導体チップ５１を回路基板５２上に搭載する他の方法としては、回路基板５２上に半導体チップ５１をフリップチップ接続した後、半導体チップ５１と回路基板５２の界面に液状の封止樹脂を注入する手法もある。これらフリップチップ接続の場合、前記樹脂モールド層５８は必ずしも必要ではない。
【０００６】
図８（ａ）（ｂ）に示したような半導体装置は別の実装基板上にリフロー接続して使用される。しかしながら、このような半導体装置において、回路基板５２を形成する基材や、樹脂などの半導体装置の構成材料は空気中の水分を吸湿する。この水分は、上記のリフローによる実装時に温度の上昇とともに蒸気となって膨張し、半導体装置内部での膨れや剥離の原因となる、いわゆるポップコーン現象を引き起こすことがある。したがって、半導体装置では上記水分の存在が問題となっている。
【０００７】
そこで、特開平９−１２１００２号公報の技術では、図９（ａ）に示すように、回路基板５２における接着樹脂層５３を露出させる位置に、回路基板５２を貫通する小孔、即ち水分排出孔６０を形成し、この水分排出孔６０を通じて、半導体装置の内部に溜まった水分を効率よく排出するようにしている。
【０００８】
また、特開平１１−２４３１６０号公報の技術では、図９（ｂ）に示すように、回路基板５２の裏面から回路基板５２と接着樹脂層５３を貫通する小孔、即ち水分排出孔６１を形成し、この水分排出孔６１を通じて水分の排出を容易にする手法が提案されている。
【０００９】
【発明が解決しようとする課題】
ところが、上記従来の半導体装置には次のような問題がある。即ち、特開平９−１２１００２号公報の技術では、回路基板５２に半導体チップ５１を搭載する前に、あらかじめ水分排出孔６０を形成している。このような構成では、回路基板５２上への半導体チップ５１の搭載に、ペースト状の接着剤などの流動性の接着剤や加熱により一時的に粘度が低下し流動する樹脂を接着樹脂層５３の材料として使用することができない。即ち、前記接着剤や樹脂が水分排出孔６０から洩れ出す虞、あるいはそれら流出物により水分排出孔６０が塞がれてしまう虞がある。同様の理由から、フリップチップ接続においても、接着樹脂層５３としてフィルム状あるいはペースト状の異方導電性接着剤や熱硬化性の接着剤やアンダーフィル剤を用いることができない。このため、使用材料や製造工程に大幅な制限を受けることになる。
【００１０】
一方、特開平１１−２４３１６０号公報の技術では、これらの問題に対処すべく、半導体チップ５１を回路基板５２に搭載した後、回路基板５２および接着樹脂層５３に水分排出孔６１を形成している。
【００１１】
しかしながら、この場合には、ドリルやレーザーにより回路基板５２の裏面から水分排出孔６１を形成する際に、孔開け作業の終点を決めるのが困難である。即ち、半導体装置が図９（ｂ）に示したようなワイヤーボンディングタイプの場合、半導体チップ５１の非接続面が回路基板５２と対向しているので、レーザーが半導体チップ５１の背面に達することで終点とすることができる。これに対し、半導体装置がフリップチップタイプの場合、半導体チップ５１の接続面が回路基板５２と対向しているので、半導体チップ５１の接続面（表面）にレーザーが達することとなり、半導体装置の特性に悪影響を与える。また、半導体チップ５１の接続面が水分排出孔６１を通じて露出し、外気に晒されることになるので、半導体チップ５１の耐湿性が劣化するという問題が生じる。
【００１２】
また、上記従来の両技術において、半導体装置からの水分の排出機能は水分排出孔６０、６１の径に影響され、径が大きい程、水分排出機能が高くなる。一方、水分排出孔６０、６１の径は、水分排出孔６０、６１を形成するレーザービームの径あるいはドリルの径により決定される。例えば、作業効率の良いレーザービームを使用した場合、その径は大きくし難く、したがって水分排出孔６０、６１の径も大きくし難い。また、ドリルを使用した場合、水分排出孔６０、６１の径を大きくすることは容易であるものの、回路基板５２に形成されている配線パターン（金属配線５４）との関係等から、水分排出孔６０、６１の径を十分に大きくし、十分な水分排出機能を得ることが困難である。
【００１３】
したがって、本発明は、半導体装置を他の実装基板に搭載する際のリフロー時に、回路基板に形成した水分排出孔を通じて半導体装置から水分を効果的に外部に排出できる半導体装置の提供を目的としている。さらに、回路基板に水分排出孔を形成する際の孔開け処理から半導体チップを保護でき、かつ回路基板に半導体チップを搭載する際に、回路基板の水分排出孔から、回路基板と半導体チップとの間の接着樹脂層等の中間層の材料が流出することを防止できる半導体装置の製造方法の提供を目的としている。
【００１４】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、回路基板の半導体チップ搭載面上に中間層（例えば半導体チップを回路基板上に固定するための接着樹脂層、あるいはソルダーレジスト層などの樹脂層）を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、回路基板の半導体チップ搭載面における前記水分排出孔を形成する位置に、前記水分排出孔の半導体チップ搭載面側端部を覆うように保護用仮配線を形成する保護用仮配線形成工程と、前記保護用仮配線形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、前記保護用仮配線形成工程の後に、回路基板の前記半導体チップ搭載面とは反対側の面から回路基板に前記水分排出孔を形成する水分排出孔形成工程と、前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えていることを特徴としている。
【００１５】
上記の構成によれば、保護用仮配線形成工程にて、回路基板の半導体チップ搭載面における水分排出孔を形成する位置に、半導体チップ搭載面側端部を覆うように保護用仮配線が形成され、この保護用仮配線形成工程の後の半導体チップ搭載工程にて、回路基板の半導体チップ搭載面上に中間層を介して半導体チップが搭載される。次に、保護用仮配線形成工程の後の水分排出孔形成工程にて、回路基板の半導体チップ搭載面とは反対側の面から回路基板に水分排出孔が形成される。この水分排出孔に形成には例えばレーザーが使用され、レーザーが回路基板を貫通し、保護用仮配線に到達したときに、水分排出孔の形成が終了する。次に、半導体チップ搭載工程の後の保護用仮配線除去工程にて、水分排出孔を通じて保護用仮配線が除去される。この保護用仮配線の除去は、水分排出孔を通じての例えばエッチングにより行われる。この工程の結果、中間層には、回路基板の水分排出孔とつながった保護用仮配線の形状の凹部が形成される。
【００１６】
したがって、半導体チップを中間層を介して回路基板に搭載する半導体チップ搭載工程において、中間層を形成する材料、例えば半導体チップを回路基板上に固定するための接着樹脂、あるいはソルダーレジストなどの樹脂材料が水分排出孔から流出する事態を防止することができる。
【００１７】
また、水分排出孔形成工程おいて、例えばレーザーを使用して水分排出孔を形成する場合に、水分排出孔の形成処理の終点は、レーザーが回路基板を貫通し、保護用仮配線に到達したときとなるので、その終点の判定が容易となる。この結果、レーザーが半導体チップに照射されて半導体チップが損傷する事態や半導体チップの特性に悪影響を受ける事態を防止することができる。また、半導体チップが外気に晒され、半導体チップの耐湿性が劣化する事態も防止することができる。
【００１８】
さらに、保護用仮配線は水分排出孔の半導体チップ搭載面側端部を覆うように形成されたものであるから、この保護用仮配線を除去して形成される凹部は、水分排出孔の径よりも大きい開口幅を有するものとなる。したがって、凹部の開口幅が水分排出孔の径と同一である場合と比較して、半導体装置からの凹部および水分排出孔を通じての水分の排出機能を、水分排出孔の径を大きくすることなく高めることができる。この結果、例えば前記リフロー時に生じる蒸気が半導体装置内部において膨張し、中間層と回路基板との間や、モールド樹脂と回路基板との間にて剥離を生ずるような不具合を確実に防ぐことができる。
【００１９】
本発明の半導体装置の製造方法は、回路基板の半導体チップ搭載面上に中間層（例えば半導体チップを回路基板上に固定するための接着樹脂層、あるいはソルダーレジスト層などの樹脂層）を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、回路基板の半導体チップ搭載面に前記水分排出孔を形成する水分排出孔形成工程と、前記水分排出孔形成工程の後に、回路基板の半導体チップ搭載面に前記水分排出孔の半導体チップ搭載面側端部を覆うように保護用仮配線を形成する保護用仮配線形成工程と、前記保護用仮配線形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えていることを特徴としている。
【００２０】
上記の構成によれば、半導体チップを中間層を介して回路基板に搭載する半導体チップ搭載工程においては、水分排出孔の半導体チップ搭載面側端部が保護用仮配線にて覆われているので、中間層を形成する材料、例えば半導体チップを回路基板上に固定するための接着樹脂、あるいはソルダーレジストなどの樹脂材料が水分排出孔から流出する事態を防止することができる。
【００２１】
また、水分排出孔形成工程は、半導体チップ搭載工程に先立って行われるので、例えばレーザーを使用して水分排出孔を形成する場合に、レーザーが半導体チップに照射されて半導体チップが損傷する事態や半導体チップの特性に悪影響を受ける事態を防止することができる。また、半導体チップが外気に晒され、半導体チップの耐湿性が劣化する事態も防止することができる。
【００２２】
さらに、保護用仮配線は水分排出孔の半導体チップ搭載面側端部を覆うように形成されたものであるから、この保護用仮配線を除去して形成される凹部は、水分排出孔の径よりも大きい開口幅を有するものとなる。したがって、凹部の開口幅が水分排出孔の径と同一である場合と比較して、半導体装置からの凹部および水分排出孔を通じての水分の排出機能を、水分排出孔の径を大きくすることなく高めることができる。この結果、例えば前記リフロー時に生じる蒸気が半導体装置内部において膨張し、中間層と回路基板との間や、モールド樹脂と回路基板との間にて剥離を生ずるような不具合を確実に防ぐことができる。
【００２３】
本発明の半導体装置の製造方法は、回路基板の半導体チップ搭載面上に中間層（例えば半導体チップを回路基板上に固定するための接着樹脂層、あるいはソルダーレジスト層などの樹脂層）を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、回路基板の前記水分排出孔の半導体チップ搭載面側端部を覆う位置に保護用仮配線を形成するとともに、回路基板に水分排出孔を形成する保護用仮配線・水分排出孔形成工程と、前記保護用仮配線・水分排出孔形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えていることを特徴としている。
【００２４】
上記の構成によれば、保護用仮配線・水分排出孔形成工程にて、回路基板の水分排出孔の半導体チップ搭載面側端部を覆う位置に保護用仮配線が形成され、回路基板に水分排出孔が形成される。これら保護用仮配線と水分排出孔との形成順序は何れが先であってもよい。次に、保護用仮配線・水分排出孔形成工程の後の半導体チップ搭載工程にて、回路基板の半導体チップ搭載面上に中間層を介して半導体チップをが搭載され、半導体チップ搭載工程の後の保護用仮配線除去工程にて、水分排出孔を通じて、例えばエッチングにより保護用仮配線が除去される。
【００２５】
したがって、半導体チップを中間層を介して回路基板に搭載する半導体チップ搭載工程においては、水分排出孔の半導体チップ搭載面側端部が保護用仮配線にて覆われているので、中間層を形成する材料、例えば半導体チップを回路基板上に固定するための接着樹脂、あるいはソルダーレジストなどの樹脂材料が水分排出孔から流出する事態を防止することができる。
【００２６】
また、水分排出孔形成工程は、半導体チップ搭載工程に先立って行われるので、例えばレーザーを使用して水分排出孔を形成する場合に、レーザーが半導体チップに照射されて半導体チップが損傷する事態や半導体チップの特性に悪影響を受ける事態を防止することができる。また、半導体チップが外気に晒され、半導体チップの耐湿性が劣化する事態も防止することができる。
【００２７】
さらに、保護用仮配線は水分排出孔の半導体チップ搭載面側端部を覆うように形成されたものであるから、この保護用仮配線を除去して形成される凹部は、水分排出孔の径よりも大きい開口幅を有するものとなる。したがって、凹部の開口幅が水分排出孔の径と同一である場合と比較して、半導体装置からの凹部および水分排出孔を通じての水分の排出機能を、水分排出孔の径を大きくすることなく高めることができる。この結果、例えば前記リフロー時に生じる蒸気が半導体装置内部において膨張し、中間層と回路基板との間や、モールド樹脂と回路基板との間にて剥離を生ずるような不具合を確実に防ぐことができる。
【００２８】
上記の半導体装置の製造方法は、前記水分排出孔を複数個形成し、前記保護用仮配線を複数個の水分排出孔を連結するように形成する構成としてもよい。
【００２９】
上記の構成によれば、回路基板に水分排出孔が複数個形成され、保護用仮配線が複数個の水分排出孔を連結するように形成されるので、保護用仮配線を除去して中間層に形成される凹部は、複数個の水分排出孔を連結したものとなる。これにより、凹部および水分排出孔を通じての半導体装置からの水分の排出を効率よく行うことができる。
【００３０】
上記の半導体装置の製造方法は、前記保護用仮配線を、回路基板に形成する他の配線と同じ材料を使用して他の配線の形成工程内にて行う構成としてもよい。
【００３１】
上記の構成によれば、保護用仮配線形成工程を独立した工程とせず、回路基板の形成工程に含めることができる。これにより、工程の増加を回避することができる。
【００３２】
上記の半導体装置の製造方法は、前記水分排出孔の形成をレーザーを使用して行う構成としてもよい。
【００３３】
即ち、上記の半導体装置の製造方法は、水分排出孔の形成を効率のよいレーザーを使用して行う構成に適したものであり、レーザーを使用して水分排出孔を形成する場合に、レーザーが半導体チップに照射されて半導体チップが損傷し、あるいは特性の悪化を生じる事態を確実に防止することができる。
【００３４】
上記の半導体装置の製造方法は、前記半導体チップをフリップチップ接続にて回路基板に搭載する構成としてもよい。
【００３５】
即ち、上記の半導体装置の製造方法は、半導体チップの接続面を回路基板に対向させて搭載するフリップチップ接続にて回路基板に搭載する構成に適したものであり、水分排出孔形成工程において、半導体チップの接続面に損傷等を受ける事態を確実に防止することができる。
【００３６】
上記のように、本発明は、リフロー時に水分を効果的に外部に排出することで半導体装置の信頼性を確保し、かつ流動性の良い接着剤を用いるさまざまな接続方法に対応できる半導体装置とその製造方法を提供する。
【００３７】
回路基板の半導体チップ搭載面には金属配線が形成され、さらにその一部は、後工程で形成される水分排出孔を覆うように形成される。また、はんだボール搭載用の貫通孔はこの時点で形成されていても、後工程で形成してもよい。また必要に応じて、回路基板の半導体チップ搭載面側の配線上には接続端子部分以外にソルダーレジスト層を形成することも可能である。
【００３８】
回路基板上には中間層としてシート状やペースト状の接着剤が供給され、半導体チップが搭載される。ワイヤーボンディング法の場合はダイボンドペーストやダイボンドシートが用いられ、フリップチップ接続の場合には異方導電性接着剤や、絶縁性の接着剤を介して半導体チップが搭載される。また、これらの接着剤を用いないでフリップチップ接続した場合は、回路基板と半導体チップの界面にアンダーフィル剤と呼ばれる液状の封止樹脂を注入し硬化することもできる。これらの接続方法や材料はここに示したものに限らない。
【００３９】
次に、必要に応じて、半導体チップ搭載面側を樹脂モールドし、回路基板のはんだボール搭載部にはんだボールを搭載する。
【００４０】
次に、除去される保護用仮配線の位置にレーザーやドリルを用いて回路基板に水分排出孔を形成する。回路基板の半導体チップ搭載面には保護用仮配線が形成されているため、レーザーは回路基板だけを貫通し保護用仮配線で止まる。
【００４１】
次に、水分排出孔から、エッチングにより保護用仮配線を除去する。これにより、レーザーやドリルにて形成した場合よりも大きい開口幅（径）の水分排出孔を中間層内に形成可能となり、リフロー時に効果的に水分を外部に排出することが可能となる。また、半導体装置チップ表面は外気に露出しないので、信頼性の低下を招く恐れが少なくなる。
【００４２】
また、複数の水分排出孔をつなぐように保護用仮配線を形成しておけば、中間層内に水路のように凹部が形成可能であり、リフロー時の水分をより効果的に排出可能である。また、エッチング後の洗浄が容易となる。
【００４３】
また別の方法として、回路基板にあらかじめはんだボール搭載用の貫通孔および水分排出孔を形成する。これら孔の形成は、ドリリング、レーザー、パンチングなどが利用できる。次に、例えばＣｕ箔を回路基板に張り付け、保護用仮配線および回路基板に必要な配線として所定の配線パターンを形成する。このとき、水分排出孔の半導体チップ搭載面側端部は保護用仮配線により覆われるようにする。その後、半導体チップを回路基板上に搭載し、必要に応じて半導体チップ搭載面を樹脂モールドする。半導体チップの搭載は、ワイヤーボンディング法やフリップチップ接続法などがあり、またフリップチップ接続法においてもシート状や液状の接着樹脂（中間層）を用いることが可能である。次に、外部接続端子を形成する場合には、それ用のはんだボールを所定の位置に搭載する。次に、水分排出孔から保護用仮配線をエッチング除去する。
【００４４】
以上の工程により、リフロー時に水分を効率的に排出する水分排出孔および凹部を形成可能であり、中間層として流動性の良い接着樹脂を用いる半導体装置の搭載手法を用いることが可能となる。
【００４５】
通常、フリップチップ接続の接続抵抗を低減したり、ワイヤーボンディングを可能とするために、回路基板の金属配線にはＮｉメッキおよびＡｕメッキが施される場合が多い。しかしながら、はんだボール搭載面側の水分排出孔から露出している保護用仮配線の部分は、後工程で保護用仮配線をエッチングするためメッキは行わないことが望ましい。
【００４６】
このため、回路基板に水分排出孔をあらかじめ形成する場合において、上記メッキを行う場合には、水分排出孔から露出している保護用仮配線部分にメッキが付着しないように、その部分をあらかじめレジストで覆い、メッキ後にレジストを除去するなどの処理を行うことが好ましい。
【００４７】
また、水分排出孔からエッチング除去する保護用仮配線の幅を水分排出孔の径よりも大きくし、あるいは保護用仮配線の面積を大きくすることで、水分の排出経路が大きくなり、水分の排出がさらに容易になる。また、複数の水分排出孔をつなぐように保護用仮配線を形成し、エッチング除去することで、凹部での中間層の露出面積が大きくなるので、これによっても水分の排出が容易になる。
【００４８】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態を図１ないし図３に基づいて以下説明する。
本実施の形態の半導体装置は、図１（ａ）に示すように、半導体チップ１が回路基板２の上面に接着樹脂層（中間層）３により固定されている。回路基板２の上面には所定の配線パターンを有する金属配線４が形成され、回路基板２の裏面には、外部接続端子となる多数のはんだボール５が設けられている。これらはんだボール５は、回路基板２に形成された貫通孔６を介してそれぞれ対応する金属配線４と接続されている。上記はんだボール５は、半導体チップ１の裏面における外周部に沿って設けられている。
【００４９】
また、回路基板２には貫通孔である複数の水分排出孔７が形成されている。前記接着樹脂層３における水分排出孔７に露出する部分には、水分排出孔７の開口径より大きい開口幅を有する凹部８が形成されている。この凹部８は溝状をなしており、複数の水分排出孔７を連結している。水分排出孔７は、回路基板２、即ち半導体チップ１における中央部あるいはその付近に形成され、中央部にはんだボール５が接続される金属配線４（ランド）が存在するときには、金属配線４（ランド）同士の間に形成されている。
【００５０】
この半導体装置は、フリップチップ接続方式となっており、半導体チップ１の接続面は回路基板２と対向している。前記接続面には電極（図示せず）が設けられ、この電極上に形成された突起電極９は回路基板２の電極と接続されている。また、半導体チップ１は、回路基板２の上面に設けられた樹脂モールド層１０にて被覆され、保護されている。
【００５１】
上記の構成において、以下に本半導体装置の製造方法を説明する。
まず、図２（ａ）に示すように、回路基板２（回路基板２となる基材）にはんだボール５搭載用の貫通孔６のみを形成する。
【００５２】
次に、図２（ｂ）に示すように、回路基板２（回路基板２となる基材）における半導体チップ１の搭載面（上面）に金属配線４と凹部８形成用の保護用仮配線１１とを形成する。金属配線４は、はんだボール５搭載用の貫通孔６上を覆うように形成されている。保護用仮配線１１は、後工程において水分排出孔７を形成する位置を覆うように形成される。通常、金属配線４および保護用仮配線１１はＣｕからなる。
【００５３】
次に、図２（ｃ）に示すように、回路基板２上に、接着樹脂層３となる異方導電性接着樹脂１２を供給する。この異方導電性接着樹脂１２は、シート状やペースト状が一般的である。シート状の場合は加熱ツールにて回路基板２上に圧着する。ペースト状の場合はディスペンスや印刷により回路基板２上に供給する。ここではシート状の場合を図示している。
【００５４】
次に、図２（ｄ）に示すように、半導体チップ１の電極上に形成された突起電極９と回路基板２の電極との位置合わせを行い、両者を接触させるとともに、異方導電性接着樹脂１２を硬化させて接着樹脂層３とするために加熱する。
【００５５】
上記突起電極９と回路基板２の電極との接続は、突起電極９が金からなる場合には、突起電極９を回路基板２の電極に圧接させ、接着樹脂層３を加熱硬化することで可能となる。突起電極９がはんだからなる場合には、はんだを溶融して回路基板２の電極にはんだ付けを行うことにより可能となる。なお、上記両者の接続方法はどのような手法をもちいても構わない。ただし、このようにフリップチップ接続時に接着樹脂層３を用いなかった場合には、上記両者の接続後、樹脂を半導体チップ１と回路基板２との間に注入し、硬化させておく必要がある。
【００５６】
次に、図２（ｅ）に示すように、回路基板２の半導体チップ１搭載面（上面）側を樹脂で封止して樹脂モールド層１０を形成する。この樹脂モールド層１０の形成は必要に応じて行う。樹脂モールドの手法は、一般的なトランスファーモールドや液状の樹脂を印刷して硬化させる手法などが採用可能である。
【００５７】
次に、図２（ｅ）に示すように、回路基板２における保護用仮配線１１の形成位置に、回路基板２の裏面側からレーザーを照射し、水分排出孔７を形成する。レーザーの照射は、レーザーにより回路基板２の基材が除去され、レーザーが保護用仮配線１１に達したところで終点となる。
【００５８】
次に、図３（ａ）に示すように、はんだボール５搭載用のランド（金属配線４）にはんだボール５を搭載する。即ち、貫通孔６にはんだボール５を設け、はんだボール５を貫通孔６を通じて上記ランド（金属配線４）と接続する。なお、ここでは水分排出孔７の形成後にはんだボール５を搭載したが、この工程は、水分排出孔７を形成する前に行ってもよい。
【００５９】
次に、図３（ｂ）に示すように、水分排出孔７を通じて保護用仮配線１１をエッチングにより除去し、凹部８を形成する。前述のように、保護用仮配線１１はＣｕからなるので、はんだボール５を溶解せずに保護用仮配線１１をエッチングするには、ヤマト屋商会製のアルカエッチ液（商品名）やメルテックス（株）製のエープロセス（商品名）などのエッチング液が使用可能である。
【００６０】
以上の工程により、図１（ａ）に示した半導体装置が得られる。上記の半導体装置では、半導体装置を他の実装基板に搭載するリフロー時において、樹脂モールド層１０、接着樹脂層３、あるいは回路基板２が含んでいる水分が蒸気となって膨張する場合においても、この蒸気（水分）を凹部８および水分排出孔７を通じて適切に外部に排出することができる。
【００６１】
この場合、接着樹脂層３に形成された凹部８は、回路基板２に形成された水分排出孔７の径よりも大きい開口幅を有しているので、凹部８の開口幅が水分排出孔７の径と同一である場合と比較して、水分の排出機能を高めることができる。したがって、上記の蒸気（水分）を効率よく排出することができ、例えば接着樹脂層３と回路基板２との剥離や、樹脂モールド層１０と回路基板２との剥離を適切に防止することができる。また、半導体チップ１の表面は接着樹脂層３に覆われ、外部に露出しないので、半導体チップ１の耐湿性が劣化することもない。
【００６２】
また、作業効率のよいレーザーにて回路基板２に水分排出孔７を形成する際、レーザーによる穿孔作業の終点は、レーザーが保護用仮配線１１に到達した時となるので、容易に判断可能であり、かつ上記終点以上のレーザーの進行が保護用仮配線１１によって阻止されるので、半導体チップ１をレーザーの照射から保護することができる。
【００６３】
したがって、上記の製造方法は、半導体チップ１の接続面が回路基板２と対向しているフリップチップ接続方式の半導体装置の製造方法として特に好適である。
【００６４】
なお、上記の製造方法において、はんだボール５搭載用のランドには、はんだボール５搭載時のはんだ濡れ性を向上するために、はんだボール５搭載面のみにＮｉおよびＡｕメッキを施すことが望ましい。後述する実施の形態２の製造方法では、回路基板２に水分排出孔７をあらかじめ形成しておく手法を例示するが、Ｃｕからなる金属配線４にＮｉ，Ａｕメッキを形成した場合、水分排出孔７から露出している部分にもメッキが付着するために後工程にて金属配線４をエッチングする際に障害となる。そのため、水分排出孔７から露出しているＣｕにはメッキが付着しないような処理が必要となる。一方、本実施の形態のように、最終行程（実際には凹部８形成工程の前）において水分排出孔７の形成が可能な製造方法では、金属配線４に対して特別の処理が必要でないと言う利点がある。
【００６５】
〔実施の形態２〕
本発明の実施の他の形態を図４および図５に基づいて以下に説明する。
本実施の形態の半導体装置は、図４に示すように、上下に半導体チップ２１、２２が設けられ、半導体チップの上下２層構造を有している。半導体チップ２１は、前記半導体チップ１と同様、フリップチップ接続により回路基板２上に設けられ、半導体チップ２２は、非接続面を下に向けた状態で半導体チップ２１上に積載されている。半導体チップ２１と半導体チップ２２とは、これら両者間に配されたチップ間接着剤層２３により貼着されている。半導体チップ２２は上面に複数の電極２４を有し、これら電極２４がワイヤ２５を使用したワイヤーボンディングにより、回路基板２の金属配線４と接続されている。この半導体装置における他の構成、即ち回路基板２に水分排出孔７を有し、接着樹脂層３に凹部８を有する構成等は、図１（ａ）に示した前記半導体装置と同様である。
【００６６】
上記の構成において、上記半導体装置の製造方法を以下に説明する。なお、以下の製造方法は、上記半導体チップ２１のみを有する半導体装置、即ち前記図１（ａ）に示した半導体装置においても適用可能である。
【００６７】
まず、図５（ａ）に示すように、回路基板２（回路基板２となる基材）にはんだボール５搭載用の貫通孔６および水分排出孔７を形成する。貫通孔６および水分排出孔７は、ドリルやレーザーや金型を用いたパンチングなどの手法により形成可能である。
【００６８】
次に、回路基板２（回路基板２となる基材）にＣｕ箔をラミネートする。次に、図５（ｂ）に示すように、Ｃｕ箔をエッチング加工し、回路基板２の半導体装置１搭載面側に金属配線４および保護用仮配線１１を形成する。金属配線４は、はんだボール５搭載用のランドに接続されている。回路基板２において、金属配線４は貫通孔を上面側から覆うように形成され、保護用仮配線１１は水分排出孔７を上面側から覆うように形成されている。また、少なくとも１本の保護用仮配線１１は、複数の水分排出孔７をつなぐように形成されている。
【００６９】
通常、金属配線４および保護用仮配線１１はＣｕからなる。また、金属配線４には必要に応じてＮｉメッキおよびＡｕメッキが施される。ただし、保護用仮配線１１には前記メッキがされないような処理が施される。なお、金属配線４の最上面がＡｕ層であれば、フリップチップ接続時の接続抵抗の低下が期待でき望ましい。
【００７０】
次に、図５（ｃ）に示すように、前記図２（ｃ）の工程と同様にして、回路基板２上に、接着樹脂層３となる異方導電性接着樹脂１２を供給する。
【００７１】
次に、半導体チップ２１の電極上に形成された突起電極９と回路基板２の電極との位置合わせを行い、両者を接触させるとともに、異方導電性接着樹脂１２を硬化させて接着樹脂層３とするために加熱する。上記突起電極９と回路基板２の電極との接続については、実施の形態１において説明した通りである。
【００７２】
次に、図５（ｄ）に示すように、半導体チップ２１の上面（非接続面）に半導体チップ２２を非接続面を下にして載置し、両者をチップ間接着剤層２３により貼着する。チップ間接着剤層２３としては、シート状あるいはペースト状の接着剤を使用する。
【００７３】
次に、半導体チップ２２の電極２４をワイヤ２５を使用したワイヤーボンディングにより回路基板２と接続する。
【００７４】
次に、回路基板２における半導体チップ搭載面を樹脂モールド層１０により被覆する。
【００７５】
その後、前述の処理と同様にして、はんだボール５を搭載するとともに、水分排出孔７を通じてエッチングにより保護用仮配線１１を除去して凹部８を形成する。
【００７６】
以上の工程により図４に示した半導体装置が得られる。この半導体装置における水分排出孔７および凹部８による水分排出機能は、前述の半導体装置と同様である。また、上記製造方法において、レーザー等による水分排出孔７の形成時における保護用仮配線１１による半導体チップ２１の保護機能についても、前述の製造方法の場合と同様である。
【００７７】
〔実施の形態３〕
本発明の実施のさらに他の形態を図６および図７に基づいて以下に説明する。本実施の形態の半導体装置は、図６に示すように、両面回路基板３１を備えるとともに、この両面回路基板３１上にワイヤーボンディングタイプの半導体チップ３２が搭載されている。
【００７８】
また、両面回路基板３１上にはソルダーレジスト１４が形成された場合を示しているが必ずしも必要ではない。
【００７９】
両面回路基板３１には、上面（半導体チップ３２の搭載面）側に金属配線４が形成され、裏面側に外部接続端子としてのはんだボール５搭載用のランド３３が形成されている。なお、ここでは、半導体装置が、表面と裏面とにそれぞれ一層ずつの回路パターン（金属配線４、ランド３３）を有する両面回路基板３１を備えた場合を示しているが、この両面回路基板３１に代えて、３層以上の回路パターンを有する多層基板を備えている構成であってもよい。
【００８０】
本半導体装置において、両面回路基板３１の上面には、金属配線４が形成され、さらにその上にソルダーレジスト（中間層）層３４が形成されている。両面回路基板３１の下面には、上記ランド３３が形成され、ランド３３同士の間にソルダーレジスト層３５が形成されている。
【００８１】
両面回路基板３１には前記水分排出孔７が形成され、ここではソルダーレジスト層３４に前記凹部８が形成されている。
【００８２】
また、両面回路基板３１上には、接着樹脂層３により半導体チップ３２が搭載され、この半導体チップ３２の電極２４がワイヤ２５（ワイヤーボンディング）により両面回路基板３１と接続されている。
【００８３】
上記の構成において、半導体装置の製造方法を以下に説明する。
まず、図７（ａ）に示すように、両面回路基板３１（両面回路基板３１となる基材）における上面に金属配線４を形成するとともに、後工程で形成される水分排出孔７の形成部を覆うように保護用仮配線１１を形成する。また、両面回路基板３１（両面回路基板３１となる基材）の下面に、はんだボール５搭載用のランド３３を形成する。上記金属配線４およびランド３３は、通常、Ｃｕからなる。
【００８４】
また、両面回路基板３１の上面における金属配線４と保護用仮配線１１との上に、ソルダーレジスト層３４を形成し、両面回路基板３１の下面におけるランド３３同士の間にソルダーレジスト層３５を形成する。
【００８５】
金属配線４にはＮｉメッキおよびＡｕメッキを施す。ワイヤーボンディングを行うには金属配線４の最上面がＡｕ層であることが望ましい。また、Ｎｉ、Ａｕメッキはソルダーレジスト層３４、３５の形成後に施す。このようにすることにより、保護用仮配線１１にはメッキが付着せず、後工程におて、Ｃｕからなる保護用仮配線１１をエッチングする際に、Ｎｉ、Ａｕがソルダーレジスト層３４内に残ることがなく良好な水分排出機能を得ることができる。
【００８６】
次に、図７（ｂ）に示すように、両面回路基板３１に接着樹脂層３となる接着剤（シート状やペースト状が一般的）を供給する。供給方法は前述の通りである。
【００８７】
次に、半導体チップ３２を接着樹脂層３上に搭載し、半導体チップ３２の電極２４と両面回路基板３１とをワイヤ２５（ワイヤーボンディング）により接続する。
【００８８】
次に、両面回路基板３１における半導体チップ３２の搭載面に樹脂モールド層１０を形成し、半導体チップ３２およびワイヤ２５を被覆する。樹脂モールド層１０の形成方法は前述の通りである。
【００８９】
次に、図７（ｃ）に示すように、水分排出孔７をレーザーを用いて形成する。この水分排出孔７の形成方法は、前述の通りである。
【００９０】
次に、水分排出孔７を通じて保護用仮配線１１をエッチングして除去し、凹部８を形成する。エッチング液として可能なものは前述の通りである。
【００９１】
以上の工程により、図６に示した半導体装置が得られる。この半導体装置は、ランドグリッドアレイパッケージと呼ばれる形態である。この半導体装置における水分排出孔７および凹部８による水分排出機能は、前述の半導体装置と同様である。また、上記製造方法において、レーザー等による水分排出孔７の形成時における保護用仮配線１１による半導体チップ３２の保護機能についても、前述の製造方法の場合と同様である。上記の課題を解決するために、本発明の半導体装置は、半導体チップが回路基板上に中間層（例えば半導体チップを回路基板上に固定するための接着樹脂層、あるいはソルダーレジスト層などの樹脂層）を介して搭載され、前記回路基板に水分排出孔が形成されている半導体装置において、前記中間層における前記水分排出孔に露出する部分には、前記水分排出孔の開口径より大きい開口幅を有する凹部が形成されていることを特徴としている。上記の構成によれば、例えば半導体チップを封止するモールド樹脂層、回路基板と半導体チップとの間の中間層としての例えば半導体チップを回路基板に固定する接着樹脂層やソルダーレジスト層、あるいは半導体チップを搭載する回路基板が含んでいる水分は、例えば半導体装置を他の実装基板に搭載するリフロー時において、中間層に形成された凹部および回路基板に形成された水分排出孔を通じ、例えば蒸気として排出される。この場合、中間層に形成された凹部は、回路基板に形成された水分排出孔の径よりも大きい開口幅を有しているので、凹部の開口幅が水分排出孔の径と同一である場合と比較して、水分排出孔の径を大きくすることなく水分の排出機能を高めることができる。この結果、例えば前記リフロー時に生じる蒸気が半導体装置内部において膨張し、中間層と回路基板との間や、モールド樹脂と回路基板との間にて剥離を生ずるような不具合を確実に防ぐことができる。上記の半導体装置は、前記水分排出孔が複数個形成され、前記凹部が複数の前記水分排出孔を連結するように形成されている構成としてもよい。上記の構成によれば、回路基板に形成された水分排出孔の複数個が中間層に形成された凹部により連結されているので、凹部および水分排出孔を通じての半導体装置からの水分の排出を効率よく行うことができる。上記の 半導体装置は、前記半導体チップがモールド樹脂層にて覆われている構成としてもよい。上記の構成によれば、半導体チップがモールド樹脂層にて覆われている半導体装置であっても、前記凹部および水分排出孔を通じての半導体装置からの水分の排出を適切に行うことができる。
【００９２】
【発明の効果】
以上のように、本発明の半導体装置の製造方法は、回路基板の半導体チップ搭載面上に中間層（例えば半導体チップを回路基板上に固定するための接着樹脂層、あるいはソルダーレジスト層などの樹脂層）を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、回路基板の半導体チップ搭載面における前記水分排出孔を形成する位置に、前記水分排出孔の半導体チップ搭載面側端部を覆うように保護用仮配線を形成する保護用仮配線形成工程と、前記保護用仮配線形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、前記保護用仮配線形成工程の後に、回路基板の前記半導体チップ搭載面とは反対側の面から回路基板に前記水分排出孔を形成する水分排出孔形成工程と、前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えている構成である。
【００９３】
上記の構成によれば、半導体チップを中間層を介して回路基板に搭載する半導体チップ搭載工程においては、水分排出孔の半導体チップ搭載面側端部が保護用仮配線にて覆われているので、中間層を形成する材料、例えば半導体チップを回路基板上に固定するための接着樹脂、あるいはソルダーレジストなどの樹脂材料が水分排出孔から流出する事態を防止することができる。
【００９４】
また、水分排出孔形成工程おいて、例えばレーザーを使用して水分排出孔を形成する場合に、水分排出孔の形成処理の終点は、レーザーが回路基板を貫通し、保護用仮配線に到達したときとなるので、その終点の判定が容易となる。この結果、レーザーが半導体チップに照射されて半導体チップが損傷する事態や半導体チップの特性に悪影響を受ける事態を防止することができる。また、半導体チップが外気に晒され、半導体チップの耐湿性が劣化する事態も防止することができる。
【００９５】
さらに、保護用仮配線は水分排出孔の半導体チップ搭載面側端部を覆うように形成されたものであるから、この保護用仮配線を除去して形成される凹部は、水分排出孔の径よりも大きい開口幅を有するものとなる。したがって、凹部の開口幅が水分排出孔の径と同一である場合と比較して、半導体装置からの凹部および水分排出孔を通じての水分の排出機能を、水分排出孔の径を大きくすることなく高めることができる。この結果、例えば前記リフロー時に生じる蒸気が半導体装置内部において膨張し、中間層と回路基板との間や、モールド樹脂と回路基板との間にて剥離を生ずるような不具合を確実に防ぐことができる。
【００９６】
本発明の半導体装置の製造方法は、回路基板の半導体チップ搭載面上に中間層（例えば半導体チップを回路基板上に固定するための接着樹脂層、あるいはソルダーレジスト層などの樹脂層）を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、回路基板の半導体チップ搭載面に前記水分排出孔を形成する水分排出孔形成工程と、前記水分排出孔形成工程の後に、回路基板の半導体チップ搭載面に前記水分排出孔の半導体チップ搭載面側端部を覆うように保護用仮配線を形成する保護用仮配線形成工程と、前記保護用仮配線形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えている構成である。
【００９７】
上記の構成によれば、半導体チップを中間層を介して回路基板に搭載する半導体チップ搭載工程においては、水分排出孔の半導体チップ搭載面側端部が保護用仮配線にて覆われているので、中間層を形成する材料、例えば半導体チップを回路基板上に固定するための接着樹脂、あるいはソルダーレジストなどの樹脂材料が水分排出孔から流出する事態を防止することができる。
【００９８】
また、水分排出孔形成工程は、半導体チップ搭載工程に先立って行われるので、例えばレーザーを使用して水分排出孔を形成する場合に、レーザーが半導体チップに照射されて半導体チップが損傷する事態や半導体チップの特性に悪影響を受ける事態を防止することができる。また、半導体チップが外気に晒され、半導体チップの耐湿性が劣化する事態も防止することができる。
【００９９】
さらに、保護用仮配線は水分排出孔の半導体チップ搭載面側端部を覆うように形成されたものであるから、この保護用仮配線を除去して形成される凹部は、水分排出孔の径よりも大きい開口幅を有するものとなる。したがって、凹部の開口幅が水分排出孔の径と同一である場合と比較して、半導体装置からの凹部および水分排出孔を通じての水分の排出機能を、水分排出孔の径を大きくすることなく高めることができる。この結果、例えば前記リフロー時に生じる蒸気が半導体装置内部において膨張し、中間層と回路基板との間や、モールド樹脂と回路基板との間にて剥離を生ずるような不具合を確実に防ぐことができる。
【０１００】
本発明の半導体装置の製造方法は、回路基板の半導体チップ搭載面上に中間層（例えば半導体チップを回路基板上に固定するための接着樹脂層、あるいはソルダーレジスト層などの樹脂層）を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、回路基板の前記水分排出孔の半導体チップ搭載面側端部を覆う位置に保護用仮配線を形成するとともに、回路基板に水分排出孔を形成する保護用仮配線・水分排出孔形成工程と、前記保護用仮配線・水分排出孔形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えていることを特徴としている。
【０１０１】
上記の構成によれば、半導体チップを中間層を介して回路基板に搭載する半導体チップ搭載工程においては、水分排出孔の半導体チップ搭載面側端部が保護用仮配線にて覆われているので、中間層を形成する材料、例えば半導体チップを回路基板上に固定するための接着樹脂、あるいはソルダーレジストなどの樹脂材料が水分排出孔から流出する事態を防止することができる。
【０１０２】
また、水分排出孔形成工程は、半導体チップ搭載工程に先立って行われるので、例えばレーザーを使用して水分排出孔を形成する場合に、レーザーが半導体チップに照射されて半導体チップが損傷する事態や半導体チップの特性に悪影響を受ける事態を防止することができる。また、半導体チップが外気に晒され、半導体チップの耐湿性が劣化する事態も防止することができる。
【０１０３】
さらに、保護用仮配線は水分排出孔の半導体チップ搭載面側端部を覆うように形成されたものであるから、この保護用仮配線を除去して形成される凹部は、水分排出孔の径よりも大きい開口幅を有するものとなる。したがって、凹部の開口幅が水分排出孔の径と同一である場合と比較して、半導体装置からの凹部および水分排出孔を通じての水分の排出機能を、水分排出孔の径を大きくすることなく高めることができる。この結果、例えば前記リフロー時に生じる蒸気が半導体装置内部において膨張し、中間層と回路基板との間や、モールド樹脂と回路基板との間にて剥離を生ずるような不具合を確実に防ぐことができる。
【０１０４】
上記の半導体装置の製造方法は、前記水分排出孔を複数個形成し、前記保護用仮配線を複数個の水分排出孔を連結するように形成する構成としてもよい。
【０１０５】
上記の構成によれば、回路基板に水分排出孔が複数個形成され、保護用仮配線が複数個の水分排出孔を連結するように形成されるので、保護用仮配線を除去して中間層に形成される凹部は、複数個の水分排出孔を連結したものとなる。これにより、凹部および水分排出孔を通じての半導体装置からの水分の排出を効率よく行うことができる。
【０１０６】
上記の半導体装置の製造方法は、前記保護用仮配線を、回路基板に形成する他の配線と同じ材料を使用して他の配線の形成工程内にて行う構成としてもよい。
【０１０７】
上記の構成によれば、保護用仮配線形成工程を独立した工程とせず、回路基板の形成工程に含めることができる。これにより、工程の増加を回避することができる。
【０１０８】
上記の半導体装置の製造方法は、前記水分排出孔の形成をレーザーを使用して行う構成としてもよい。
【０１０９】
即ち、上記の半導体装置の製造方法は、水分排出孔の形成を効率のよいレーザーを使用して行う構成に適したものであり、レーザーを使用して水分排出孔を形成する場合に、レーザーが半導体チップに照射されて半導体チップが損傷し、あるいは特性の悪化を生じる事態を確実に防止することができる。
【０１１０】
上記の半導体装置の製造方法は、前記半導体チップをフリップチップ接続にて回路基板に搭載する構成としてもよい。
【０１１１】
即ち、上記の半導体装置の製造方法は、半導体チップの接続面を回路基板に対向させて搭載するフリップチップ接続にて回路基板に搭載する構成に適したものであり、水分排出孔形成工程において、半導体チップの接続面に損傷等を受ける事態を確実に防止することができる。
【図面の簡単な説明】
【図１】 図１（ａ）は、本発明の実施の一形態における半導体装置の構成を示す縦断面図、図１（ｂ）は図１（ａ）に示した半導体装置における水分排出孔付近の拡大図である。
【図２】 図２（ａ）ないし図２（ｅ）は図１に示した半導体装置の製造方法を示すものであって、図２（ａ）は、回路基板にはんだボール搭載用の貫通孔を形成する工程を示す縦断面図、図２（ｂ）は、回路基板に金属配線と凹部形成用の仮配線とを形成する工程を示す縦断面図、図２（ｃ）は、回路基板上に半導体チップを搭載する工程を示す縦断面図、図２（ｄ）は、半導体チップと回路基板の電極との接続工程、および接着樹脂層の形成工程を示す縦断面図、図２（ｅ）は、樹脂モールド層による半導体チップの封止工程、および回路基板の水分排出孔の形成工程を示す縦断面図である。
【図３】 図３（ａ）および図３（ｂ）は、図２（ｅ）に続く半導体装置の製造工程を示すものであって、図３（ａ）は、はんだボールの搭載工程を示す縦断面図、図３（ｂ）は、水分排出用の凹部の形成工程を示す縦断面図である。
【図４】 本発明の実施の他の形態における半導体装置の構成を示す縦断面図である。
【図５】 図５（ａ）ないし図５（ｄ）は図４に示した半導体装置の製造方法を示すものであって、図５（ａ）は、回路基板にはんだボール搭載用の貫通孔および水分排出孔を形成する工程を示す縦断面図、図５（ｂ）は、回路基板に金属配線および保護用仮配線を形成する工程を示す縦断面図、図５（ｃ）は、回路基板上に第１の半導体チップを搭載する工程を示す縦断面図、図５（ｄ）は、第１の半導体チップ上に第２の半導体チップを搭載して製造された半導体装置を示す縦断面図である。
【図６】 本発明の実施のさらに他の形態における半導体装置の構成を示す縦断面である。
【図７】 図７（ａ）ないし図７（ｃ）は図６に示した半導体装置の製造方法を示すものであって、図７（ａ）は、回路基板には金属配線、保護用仮配線、ランドおよびソルダーレジスト層を形成する工程を示す縦断面図、図７（ｂ）は、回路基板上に半導体チップを搭載し、樹脂モールドする工程を示す縦断面図、図７（ｃ）は、水分排出孔および凹部を形成し、製造された半導体装置を示す縦断面図である。
【図８】 図８（ａ）は、従来のワイヤーボンディングタイプのＣＳＰからなる半導体装置を示す縦断面図、図８（ｂ）は、従来のフリップチップ方式のＣＳＰからなる半導体装置を示す縦断面図である。
【図９】 図９（ａ）は、図８（ａ）に示した半導体装置において、回路基板を貫通する水分排出孔を形成した状態を示す縦断面図、図９（ｂ）は、図８（ａ）に示した半導体装置において、回路基板および接着樹脂層を貫通する水分排出孔を形成した状態を示す縦断面図である。
【符号の説明】
１ 半導体チップ
２ 回路基板
３ 接着樹脂層（中間層）
４ 金属配線
５ はんだボール
７ 水分排出孔
８ 凹部
１０ 樹脂モールド層
１１ 保護用仮配線
２１ 半導体チップ
２２ 半導体チップ
２５ ワイヤ
３１ 両面回路基板
３２ 半導体チップ
３３ ランド
３４ ソルダーレジスト層（中間層）
３５ ソルダーレジスト層

Claims (7)

  1. 回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、
    回路基板の半導体チップ搭載面における前記水分排出孔を形成する位置に、前記水分排出孔の半導体チップ搭載面側端部を覆うように保護用仮配線を形成する保護用仮配線形成工程と、
    前記保護用仮配線形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、
    前記保護用仮配線形成工程の後に、回路基板の前記半導体チップ搭載面とは反対側の面から回路基板に前記水分排出孔を形成する水分排出孔形成工程と、
    前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、
    回路基板の半導体チップ搭載面に前記水分排出孔を形成する水分排出孔形成工程と、
    前記水分排出孔形成工程の後に、回路基板の半導体チップ搭載面に前記水分排出孔の半導体チップ搭載面側端部を覆うように保護用仮配線を形成する保護用仮配線形成工程と、
    前記保護用仮配線形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、
    前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えていることを特徴とする半導体装置の製造方法。
  3. 回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載するとともに、回路基板に水分排出孔を形成する半導体装置の製造方法において、
    回路基板の前記水分排出孔の半導体チップ搭載面側端部を覆う位置に保護用仮配線を形成するとともに、回路基板に水分排出孔を形成する保護用仮配線・水分排出孔形成工程と、
    前記保護用仮配線・水分排出孔形成工程の後に、回路基板の半導体チップ搭載面上に中間層を介して半導体チップを搭載する半導体チップ搭載工程と、
    前記半導体チップ搭載工程の後に、前記水分排出孔を通じて、前記保護用仮配線を除去する保護用仮配線除去工程とを備えていることを特徴とする半導体装置の製造方法。
  4. 前記水分排出孔を複数個形成し、前記保護用仮配線を複数個の水分排出孔を連結するように形成することを特徴とする請求項１から３の何れか１項に記載の半導体装置の製造方法。
  5. 前記保護用仮配線を、回路基板に形成する他の配線と同じ材料を使用して他の配線の形成工程内にて行うことを特徴とする請求項１または３に記載の半導体装置の製造方法。
  6. 前記水分排出孔の形成をレーザーを使用して行うことを特徴とする請求項１から３の何れか１項に記載の半導体装置の製造方法。
  7. 前記半導体チップをフリップチップ接続にて回路基板に搭載することを特徴とする請求項１から３の何れか１項に記載の半導体装置の製造方法。
JP2000380860A 2000-12-14 2000-12-14 半導体装置の製造方法 Expired - Lifetime JP3866033B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000380860A JP3866033B2 (ja) 2000-12-14 2000-12-14 半導体装置の製造方法
US10/000,482 US6518090B2 (en) 2000-12-14 2001-12-04 Semiconductor device and manufacturing method thereof
TW90130431A TW518727B (en) 2000-12-14 2001-12-07 Semiconductor device and manufacturing method thereof
KR10-2001-0079578A KR100452252B1 (ko) 2000-12-14 2001-12-14 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000380860A JP3866033B2 (ja) 2000-12-14 2000-12-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002184905A JP2002184905A (ja) 2002-06-28
JP3866033B2 true JP3866033B2 (ja) 2007-01-10

Family

ID=18848977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000380860A Expired - Lifetime JP3866033B2 (ja) 2000-12-14 2000-12-14 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6518090B2 (ja)
JP (1) JP3866033B2 (ja)
KR (1) KR100452252B1 (ja)
TW (1) TW518727B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP3642765B2 (ja) * 2002-04-19 2005-04-27 沖電気工業株式会社 半導体装置、その製造方法、及び半導体装置の位置測定方法
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
US20080150159A1 (en) * 2004-02-11 2008-06-26 Irwin Aberin Semiconductor Package with Perforated Substrate
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
US20100102436A1 (en) * 2008-10-20 2010-04-29 United Test And Assembly Center Ltd. Shrink package on board
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
KR20130091794A (ko) * 2009-01-27 2013-08-19 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
US8319339B2 (en) * 2009-07-10 2012-11-27 Stmicroelectronics (Tours) Sas Surface-mounted silicon chip
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8522426B2 (en) * 2010-06-05 2013-09-03 Raytheon Company Vent blocking on vented ball grid arrays to provide a cleaner solution barrier
US9036355B2 (en) * 2012-03-29 2015-05-19 Hamilton Sundstrand Corporation Printed wiring board (PWB) for high amperage circuits
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JPH08293524A (ja) * 1995-04-21 1996-11-05 Toshiba Corp 半導体装置およびその製造方法
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
JP3176542B2 (ja) 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
TW398049B (en) * 1996-10-30 2000-07-11 Hitachi Chemical Co Ltd The supporting substrate for chip assembly; the semiconductor device and its manufacturing method
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP2000340695A (ja) * 1999-05-28 2000-12-08 Hitachi Chem Co Ltd 半導体パッケージ用チップ支持基板の製造方法及び半導体パッケージ

Also Published As

Publication number Publication date
JP2002184905A (ja) 2002-06-28
TW518727B (en) 2003-01-21
KR20020047019A (ko) 2002-06-21
US20020076858A1 (en) 2002-06-20
US6518090B2 (en) 2003-02-11
KR100452252B1 (ko) 2004-10-08

Similar Documents

Publication Publication Date Title
JP3866033B2 (ja) 半導体装置の製造方法
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
KR101011882B1 (ko) 회로 장치 및 회로 장치의 제조 방법
KR100832653B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조방법
JP2939727B2 (ja) ボールグリッドアレイ半導体パッケージ
JP2004538619A (ja) バンプのない積層配線構造を有する超小型電子パッケージ
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
KR20020003305A (ko) 반도체 장치 및 그 제조 방법
US20090014852A1 (en) Flip-Chip Packaging with Stud Bumps
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
WO2005076352A1 (ja) 半導体装置および半導体装置の製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5000105B2 (ja) 半導体装置
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP3564311B2 (ja) 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法
JP3403689B2 (ja) 半導体装置
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP3666462B2 (ja) 半導体装置の製造方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
WO2003100850A1 (fr) Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production
JP4561969B2 (ja) 半導体装置
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050930

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061004

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3866033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

EXPY Cancellation because of completion of term