JP2000340695A - 半導体パッケージ用チップ支持基板の製造方法及び半導体パッケージ - Google Patents
半導体パッケージ用チップ支持基板の製造方法及び半導体パッケージInfo
- Publication number
- JP2000340695A JP2000340695A JP14984699A JP14984699A JP2000340695A JP 2000340695 A JP2000340695 A JP 2000340695A JP 14984699 A JP14984699 A JP 14984699A JP 14984699 A JP14984699 A JP 14984699A JP 2000340695 A JP2000340695 A JP 2000340695A
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- insulating
- semiconductor package
- semiconductor chip
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 リフロー時に発生する材料の残存揮発分のガ
スや水蒸気を外部へ放出し、リフロー時に接続信頼性を
向上させることができ、生産性の高い半導体パッケージ
を提供する。 【解決手段】（１）絶縁性支持基板の一表面に複数の配
線が形成され、前記配線は少なくとも半導体チップ電極
と接続するインナー接続部及び半導体チップ搭載領域部
を有し、インナー接続部と導通するアウター接続部が設
けられる箇所に開口を設け、半導体チップ搭載領域内に
おける配線相互間に、少なくとも１個の貫通穴を設けた
基板を準備する工程、（２）前記絶縁性支持基板の前記
半導体チップ搭載領域内における前記配線相互間及び半
導体チップが搭載される箇所に第一の絶縁性材料を塗布
する工程、（３）前記第一の絶縁性材料の上面に第二の
絶縁性材料を塗布する工程、（４）前記貫通穴を利用し
て前記第一の絶縁性材料を除去する工程。
スや水蒸気を外部へ放出し、リフロー時に接続信頼性を
向上させることができ、生産性の高い半導体パッケージ
を提供する。 【解決手段】（１）絶縁性支持基板の一表面に複数の配
線が形成され、前記配線は少なくとも半導体チップ電極
と接続するインナー接続部及び半導体チップ搭載領域部
を有し、インナー接続部と導通するアウター接続部が設
けられる箇所に開口を設け、半導体チップ搭載領域内に
おける配線相互間に、少なくとも１個の貫通穴を設けた
基板を準備する工程、（２）前記絶縁性支持基板の前記
半導体チップ搭載領域内における前記配線相互間及び半
導体チップが搭載される箇所に第一の絶縁性材料を塗布
する工程、（３）前記第一の絶縁性材料の上面に第二の
絶縁性材料を塗布する工程、（４）前記貫通穴を利用し
て前記第一の絶縁性材料を除去する工程。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ用
チップ支持基板の製造方法及びその製造方法により製造
された半導体パッケージ用支持基板に半導体チップを接
続して得られる半導体パッケージに関する。
チップ支持基板の製造方法及びその製造方法により製造
された半導体パッケージ用支持基板に半導体チップを接
続して得られる半導体パッケージに関する。
【０００２】
【従来の技術】電子機器の小型化、高性能化に伴い、こ
れら電子機器に組み込まれる半導体チップの実装技術に
おいてよりいっそうの高密度化が要求されている。この
ような要求に応えるため、エリアアレイタイプのＢＧＡ
（Ball Grid Array）が開発された。さらに最近では
ＢＧＡをより小型化して、パッケージの大きさがチップ
の大きさに近いＣＳＰ（Chip Size／Scale Package）
が開発され、半導体パッケージの実装技術の主流となり
つつある。
れら電子機器に組み込まれる半導体チップの実装技術に
おいてよりいっそうの高密度化が要求されている。この
ような要求に応えるため、エリアアレイタイプのＢＧＡ
（Ball Grid Array）が開発された。さらに最近では
ＢＧＡをより小型化して、パッケージの大きさがチップ
の大きさに近いＣＳＰ（Chip Size／Scale Package）
が開発され、半導体パッケージの実装技術の主流となり
つつある。
【０００３】ＣＳＰの開発においてはリフロー工程後の
接続信頼性を確保することが重要であり、これに対応す
るために様々なパッケージ構造や材料が提案されてき
た。それらのなかでも、チップ支持基板のチップ搭載領
域内における配線相互間に貫通穴が設けられており、配
線のチップ搭載領域部を含めてチップが搭載される箇所
に絶縁性材料層が形成されており、この絶縁性材料層は
前記貫通穴周辺部で絶縁性支持基板との間に中空箇所を
形成する構造のパッケージは、ＪＥＤＥＣ（Joint Ele
ctronic Device Engineerig Council；米国の電子デ
バイスに関する標準化団体）の規格に定めるリフローレ
ベル １（８５℃／８５％の雰囲気に１６８時間放置後
にリフローを実施したときに不良発生数ゼロ）を満足す
る。
接続信頼性を確保することが重要であり、これに対応す
るために様々なパッケージ構造や材料が提案されてき
た。それらのなかでも、チップ支持基板のチップ搭載領
域内における配線相互間に貫通穴が設けられており、配
線のチップ搭載領域部を含めてチップが搭載される箇所
に絶縁性材料層が形成されており、この絶縁性材料層は
前記貫通穴周辺部で絶縁性支持基板との間に中空箇所を
形成する構造のパッケージは、ＪＥＤＥＣ（Joint Ele
ctronic Device Engineerig Council；米国の電子デ
バイスに関する標準化団体）の規格に定めるリフローレ
ベル １（８５℃／８５％の雰囲気に１６８時間放置後
にリフローを実施したときに不良発生数ゼロ）を満足す
る。
【０００４】
【発明が解決しようとする課題】前記のパッケージ構造
において配線のチップ搭載領域部を含めて半導体チップ
が搭載される箇所に形成される絶縁性材料層の形成方法
としては、フィルム状の絶縁性材料をパッケージ１個の
サイズに切り分けて絶縁性支持基板に貼付する方式が主
に実施されているが、生産性を高めるためにはペースト
状の絶縁性材料を印刷機やディスペンサ等で塗布する方
式が望まれている。
において配線のチップ搭載領域部を含めて半導体チップ
が搭載される箇所に形成される絶縁性材料層の形成方法
としては、フィルム状の絶縁性材料をパッケージ１個の
サイズに切り分けて絶縁性支持基板に貼付する方式が主
に実施されているが、生産性を高めるためにはペースト
状の絶縁性材料を印刷機やディスペンサ等で塗布する方
式が望まれている。
【０００５】しかし、ペースト状の絶縁性材料を印刷機
やディスペンサ等の方法により絶縁性支持基板に塗布す
ると、材料の粘度が低いために絶縁性材料層と絶縁性支
持基板との間の貫通穴周辺部に形成されるべき中空箇所
を埋め込み、さらに貫通穴を塞いでしまう。その結果、
リフロー時に発生する材料の残存揮発分のガスや水蒸気
を外部へ放出することが困難となりリフロー信頼性を確
保することが難しくなる。本発明は、リフロー時に発生
する材料の残存揮発分のガスや水蒸気を外部へ放出し、
リフロー時に接続信頼性を向上させることができ、生産
性の高い半導体パッケージ用チップ支持基板の製造方法
及びその製造方法により得られた半導体パッケージ用チ
ップ支持基板を用いた半導体パーケージを提供すること
を課題とした。
やディスペンサ等の方法により絶縁性支持基板に塗布す
ると、材料の粘度が低いために絶縁性材料層と絶縁性支
持基板との間の貫通穴周辺部に形成されるべき中空箇所
を埋め込み、さらに貫通穴を塞いでしまう。その結果、
リフロー時に発生する材料の残存揮発分のガスや水蒸気
を外部へ放出することが困難となりリフロー信頼性を確
保することが難しくなる。本発明は、リフロー時に発生
する材料の残存揮発分のガスや水蒸気を外部へ放出し、
リフロー時に接続信頼性を向上させることができ、生産
性の高い半導体パッケージ用チップ支持基板の製造方法
及びその製造方法により得られた半導体パッケージ用チ
ップ支持基板を用いた半導体パーケージを提供すること
を課題とした。
【０００６】
【課題を解決するための手段】本発明の半導体パッケー
ジ用チップ支持基板の製造方法は、（１）絶縁性支持基
板の一表面には複数の配線が形成されており、前記配線
は少なくとも半導体チップ電極と接続するインナー接続
部及び半導体チップ搭載領域部を有し、前記絶縁性支持
基板には、前記絶縁性支持基板の前記配線が形成されて
いる箇所であって前記インナー接続部と導通するアウタ
ー接続部が設けられる箇所に、開口が設けられており、
前記絶縁性支持基板の前記半導体チップ搭載領域内にお
ける前記配線相互間に、少なくとも１個の貫通穴が設け
られている基板を準備する工程、（２）前記絶縁性支持
基板の前記半導体チップ搭載領域内における前記配線相
互間及び半導体チップが搭載される箇所に第一の絶縁性
材料を塗布する工程、（３）前記第一の絶縁性材料の上
面に第二の絶縁性材料を塗布する工程、（４）前記貫通
穴を利用して前記第一の絶縁性材料を除去する工程を有
することを特徴とする半導体パッケージ用チップ支持基
板の製造方法である。また、本発明は、前記第二の絶縁
性材料が感光性を有し第二の絶縁性材料を露光、現像
し、現像液が前記貫通穴から浸入して前記第一の絶縁性
材料を溶解して除去することが好ましい半導体パッケー
ジ用チップ支持基板の製造方法である。さらに、本発明
は、前記で得られる半導体パッケージ用チップ支持基板
に半導体チップを接続して樹脂封止することにより形成
される半導体パッケージである。
ジ用チップ支持基板の製造方法は、（１）絶縁性支持基
板の一表面には複数の配線が形成されており、前記配線
は少なくとも半導体チップ電極と接続するインナー接続
部及び半導体チップ搭載領域部を有し、前記絶縁性支持
基板には、前記絶縁性支持基板の前記配線が形成されて
いる箇所であって前記インナー接続部と導通するアウタ
ー接続部が設けられる箇所に、開口が設けられており、
前記絶縁性支持基板の前記半導体チップ搭載領域内にお
ける前記配線相互間に、少なくとも１個の貫通穴が設け
られている基板を準備する工程、（２）前記絶縁性支持
基板の前記半導体チップ搭載領域内における前記配線相
互間及び半導体チップが搭載される箇所に第一の絶縁性
材料を塗布する工程、（３）前記第一の絶縁性材料の上
面に第二の絶縁性材料を塗布する工程、（４）前記貫通
穴を利用して前記第一の絶縁性材料を除去する工程を有
することを特徴とする半導体パッケージ用チップ支持基
板の製造方法である。また、本発明は、前記第二の絶縁
性材料が感光性を有し第二の絶縁性材料を露光、現像
し、現像液が前記貫通穴から浸入して前記第一の絶縁性
材料を溶解して除去することが好ましい半導体パッケー
ジ用チップ支持基板の製造方法である。さらに、本発明
は、前記で得られる半導体パッケージ用チップ支持基板
に半導体チップを接続して樹脂封止することにより形成
される半導体パッケージである。
【０００７】
【発明の実施の形態】本発明で使用する絶縁性支持基板
としては、ポリエステル樹脂フィルム、ポリカーボネー
ト樹脂フィルム、トリアセチルセルロース樹脂フィル
ム、ポリアミド樹脂フィルム、ポリアミドイミド樹脂フ
ィルム、ポリフェニレンスルフィド樹脂フィルム、ポリ
エーテルイミド樹脂フィルム、ポリエーテルスルホン樹
脂フィルム、ポリスルホン樹脂フィルム、ポリイミド樹
脂フィルム、ポリエーテルエーテルケトン樹脂フィル
ム、フッ素系樹脂フィルム、ポリアリレート樹脂フィル
ム、液晶ポリマー樹脂フィルム、エポキシ樹脂フィルム
等のプラスチックフィルムが挙げられ、制限するもので
がないが０．５〜５００μｍの厚みのフィルムを使用す
ることができ、耐熱性等からポリイミド樹脂フィルム、
ポリアミドイミド樹脂フィルム、エポキシ樹脂フィルム
等がより好ましい。また、絶縁性支持基板としては、エ
ポキシ樹脂、キシレン樹脂、尿素樹脂、フェノール樹
脂、メラミン樹脂、アルキッド樹脂、不飽和ポリエステ
ル樹脂、珪素樹脂、ポリウレタン樹脂、ポリイミド樹
脂、ビスマレイミド・トリアジン樹脂またはこれらの変
性物等の熱硬化性樹脂を基材としてガラス、セラミック
等の無機繊維、プラスチック等の有機繊維で形成した織
布基材や不織布基材に含浸・硬化したものが使用でき
る。特に通常プリント配線板分野で使用しているエポキ
シ樹脂、ポリイミド樹脂等をガラス織布に含浸・硬化し
た絶縁性支持基板が好ましく、両面銅箔張り積層板、片
面銅箔張り積層板、多層配線板、フレキシブル配線板等
の形態が挙げられる。絶縁性支持基板の一表面に複数の
配線を形成するには、銅箔をエッチングする方法、所定
の箇所に銅めっきをする方法、それらを併用する方法等
が使用できる。絶縁性支持基板の半導体チップ電極と接
続するインナー接続部と導通するアウター接続部を介し
て外部に接続するには、アウター接続部に開口を設けハ
ンダボール、めっき等によりバンプ等を形成することに
より行われる。絶縁性支持基板にアウター接続部のため
の開口、貫通穴などの開口を設けるには、ドリル加工や
パンチングなどの機械加工、エキシマレ−ザや炭酸ガス
レ−ザなどのレ−ザ加工、ケミカルエッチング加工等に
より行うことができる。また、プリプレグや接着フィル
ム等の接着性のある絶縁基材等に予め開口部を設け、そ
れを銅箔等の配線形成用金属箔と積層し張り合わせる方
法、銅箔等の配線形成用金属箔に接着剤をコートした金
属箔付き接着剤に開口部を設ける方法またはあらかじめ
配線が形成された絶縁基材に開口部を設ける方法、それ
らを併用する等が可能である。本発明では、半導体チッ
プを搭載する領域内の配線間に少なくとも１個の貫通穴
を設けるが、穴径は制限するものではないが、０．０３
ｍｍ〜１．０ｍｍが好ましく、０．０５〜０．３ｍｍが
より好ましく、０．１〜０．２ｍｍがさらに好ましい。
０．０３ｍｍ未満の穴径では、この穴から第一の絶縁性
材料を除去しにくく、１．０ｍｍを超えると微細な配線
が形成しにくく半導体パッケージを小型化しにくくな
る。配置は、半導体チップ搭載領域内であれば特に問わ
ないが、なるべく均等に複数個配置されていることが好
ましく、これらの穴径および配置は、配線パターンに応
じて選択される。半導体チップ搭載領域は、できるだけ
均一に配線パターンが配置されていることが好ましい。
具体的には、半導体チップ搭載領域の絶縁性支持基板に
は、任意の点を含む半径１ミリメートルの範囲に少なく
とも１つ以上の配線が形成されているように配線が形成
されていることが好ましい。しかし、配線だけでこのよ
うな条件が満足できない場合は、別に独立のダミーパタ
ーン、位置合わせ用マーク、文字・符合などの金属パタ
ーンを設けてもよい。インナー接続部と導通するアウタ
ー接続部は、絶縁性支持基板開口部にはんだボール、め
っき等によりバンプ等を形成することにより作製するこ
とができる。このアウター接続部により外部の基板等に
接続される。
としては、ポリエステル樹脂フィルム、ポリカーボネー
ト樹脂フィルム、トリアセチルセルロース樹脂フィル
ム、ポリアミド樹脂フィルム、ポリアミドイミド樹脂フ
ィルム、ポリフェニレンスルフィド樹脂フィルム、ポリ
エーテルイミド樹脂フィルム、ポリエーテルスルホン樹
脂フィルム、ポリスルホン樹脂フィルム、ポリイミド樹
脂フィルム、ポリエーテルエーテルケトン樹脂フィル
ム、フッ素系樹脂フィルム、ポリアリレート樹脂フィル
ム、液晶ポリマー樹脂フィルム、エポキシ樹脂フィルム
等のプラスチックフィルムが挙げられ、制限するもので
がないが０．５〜５００μｍの厚みのフィルムを使用す
ることができ、耐熱性等からポリイミド樹脂フィルム、
ポリアミドイミド樹脂フィルム、エポキシ樹脂フィルム
等がより好ましい。また、絶縁性支持基板としては、エ
ポキシ樹脂、キシレン樹脂、尿素樹脂、フェノール樹
脂、メラミン樹脂、アルキッド樹脂、不飽和ポリエステ
ル樹脂、珪素樹脂、ポリウレタン樹脂、ポリイミド樹
脂、ビスマレイミド・トリアジン樹脂またはこれらの変
性物等の熱硬化性樹脂を基材としてガラス、セラミック
等の無機繊維、プラスチック等の有機繊維で形成した織
布基材や不織布基材に含浸・硬化したものが使用でき
る。特に通常プリント配線板分野で使用しているエポキ
シ樹脂、ポリイミド樹脂等をガラス織布に含浸・硬化し
た絶縁性支持基板が好ましく、両面銅箔張り積層板、片
面銅箔張り積層板、多層配線板、フレキシブル配線板等
の形態が挙げられる。絶縁性支持基板の一表面に複数の
配線を形成するには、銅箔をエッチングする方法、所定
の箇所に銅めっきをする方法、それらを併用する方法等
が使用できる。絶縁性支持基板の半導体チップ電極と接
続するインナー接続部と導通するアウター接続部を介し
て外部に接続するには、アウター接続部に開口を設けハ
ンダボール、めっき等によりバンプ等を形成することに
より行われる。絶縁性支持基板にアウター接続部のため
の開口、貫通穴などの開口を設けるには、ドリル加工や
パンチングなどの機械加工、エキシマレ−ザや炭酸ガス
レ−ザなどのレ−ザ加工、ケミカルエッチング加工等に
より行うことができる。また、プリプレグや接着フィル
ム等の接着性のある絶縁基材等に予め開口部を設け、そ
れを銅箔等の配線形成用金属箔と積層し張り合わせる方
法、銅箔等の配線形成用金属箔に接着剤をコートした金
属箔付き接着剤に開口部を設ける方法またはあらかじめ
配線が形成された絶縁基材に開口部を設ける方法、それ
らを併用する等が可能である。本発明では、半導体チッ
プを搭載する領域内の配線間に少なくとも１個の貫通穴
を設けるが、穴径は制限するものではないが、０．０３
ｍｍ〜１．０ｍｍが好ましく、０．０５〜０．３ｍｍが
より好ましく、０．１〜０．２ｍｍがさらに好ましい。
０．０３ｍｍ未満の穴径では、この穴から第一の絶縁性
材料を除去しにくく、１．０ｍｍを超えると微細な配線
が形成しにくく半導体パッケージを小型化しにくくな
る。配置は、半導体チップ搭載領域内であれば特に問わ
ないが、なるべく均等に複数個配置されていることが好
ましく、これらの穴径および配置は、配線パターンに応
じて選択される。半導体チップ搭載領域は、できるだけ
均一に配線パターンが配置されていることが好ましい。
具体的には、半導体チップ搭載領域の絶縁性支持基板に
は、任意の点を含む半径１ミリメートルの範囲に少なく
とも１つ以上の配線が形成されているように配線が形成
されていることが好ましい。しかし、配線だけでこのよ
うな条件が満足できない場合は、別に独立のダミーパタ
ーン、位置合わせ用マーク、文字・符合などの金属パタ
ーンを設けてもよい。インナー接続部と導通するアウタ
ー接続部は、絶縁性支持基板開口部にはんだボール、め
っき等によりバンプ等を形成することにより作製するこ
とができる。このアウター接続部により外部の基板等に
接続される。
【０００８】絶縁性支持基板の半導体チップ搭載領域内
における前記配線相互間に塗布する第一の絶縁性材料及
び前記第一の絶縁性材料の上面に塗布する第二の絶縁性
材料の組み合わせとして、第一の絶縁性材料を非感光
性、第二の絶縁性材料を感光性としたものを使用してこ
れらを露光することにより現像液に対する溶解性に差を
持たせた場合、あるいは、任意の溶液に対する溶解度の
高いものを第一の絶縁性材料、前記任意の溶液に対する
溶解度の低いものを第二の絶縁性材料とした場合などが
ある。前記任意の溶液として、例えばジイソプロピルエ
ーテルを用いた場合、第一の絶縁性材料としてはシリコ
ーン樹脂、第二の絶縁性材料としてはエポキシ樹脂が例
示される。前記第一の絶縁性材料及び前記第一の絶性性
材料の上面に塗布する第二の絶縁性材料の塗布方法とし
ては、スクリーン印刷機、ディスペンサ、ナイフコー
タ、ロールコータ等による塗布が使用できる。また、前
記第一の絶縁性材料の塗布厚さは回路を形成する銅の層
の高さに等しいことが好ましい。一方、前記第二の絶縁
性材料の塗布厚さは５〜３０μｍが好ましく、より好ま
しくは１５〜２０μｍである。上記の塗布方法で第一の
絶縁性材料を塗布した際に貫通穴に少し浸入するが、溶
解等の方法で除去される。
における前記配線相互間に塗布する第一の絶縁性材料及
び前記第一の絶縁性材料の上面に塗布する第二の絶縁性
材料の組み合わせとして、第一の絶縁性材料を非感光
性、第二の絶縁性材料を感光性としたものを使用してこ
れらを露光することにより現像液に対する溶解性に差を
持たせた場合、あるいは、任意の溶液に対する溶解度の
高いものを第一の絶縁性材料、前記任意の溶液に対する
溶解度の低いものを第二の絶縁性材料とした場合などが
ある。前記任意の溶液として、例えばジイソプロピルエ
ーテルを用いた場合、第一の絶縁性材料としてはシリコ
ーン樹脂、第二の絶縁性材料としてはエポキシ樹脂が例
示される。前記第一の絶縁性材料及び前記第一の絶性性
材料の上面に塗布する第二の絶縁性材料の塗布方法とし
ては、スクリーン印刷機、ディスペンサ、ナイフコー
タ、ロールコータ等による塗布が使用できる。また、前
記第一の絶縁性材料の塗布厚さは回路を形成する銅の層
の高さに等しいことが好ましい。一方、前記第二の絶縁
性材料の塗布厚さは５〜３０μｍが好ましく、より好ま
しくは１５〜２０μｍである。上記の塗布方法で第一の
絶縁性材料を塗布した際に貫通穴に少し浸入するが、溶
解等の方法で除去される。
【０００９】前記第二の絶縁性材料として感光性を有す
る材料を使用する場合、カルボキシル基やビニル基を有
するエポキシ樹脂、アミド樹脂あるいは前駆体としてポ
リアミド酸を有するポリイミド樹脂等が使用できる。こ
れに対して前記第一の絶縁性材料としては前記第二の絶
縁性材料のベースとなっているエポキシ樹脂やポリイミ
ド樹脂、ただしカルボキシル基やビニル基等の感光性を
示す部分を持たないものが使用できる。現像液としては
例えば炭酸ナトリウム水溶液や水酸化テトラメチルアン
モニウム水溶液などのアルカリ水溶液タイプのものが使
用できる。
る材料を使用する場合、カルボキシル基やビニル基を有
するエポキシ樹脂、アミド樹脂あるいは前駆体としてポ
リアミド酸を有するポリイミド樹脂等が使用できる。こ
れに対して前記第一の絶縁性材料としては前記第二の絶
縁性材料のベースとなっているエポキシ樹脂やポリイミ
ド樹脂、ただしカルボキシル基やビニル基等の感光性を
示す部分を持たないものが使用できる。現像液としては
例えば炭酸ナトリウム水溶液や水酸化テトラメチルアン
モニウム水溶液などのアルカリ水溶液タイプのものが使
用できる。
【００１０】本発明の半導体パッケージ用チップ支持基
板を使用して半導体パッケージを製造するには、本発明
の半導体パッケージ用チップ支持基板の前記第二の絶縁
性材料の上面に半導体チップを接着し、半導体チップ電
極を前記支持基板のインナー接続部とワイヤーボンディ
ング等により接続し、半導体チップの少なくとも半導体
チップ電極面を樹脂封止し、前記支持基板に設けられた
開口にインナー接続部と導通するアウター接続部を設け
ることにより半導体パッケージを製造することができ
る。
板を使用して半導体パッケージを製造するには、本発明
の半導体パッケージ用チップ支持基板の前記第二の絶縁
性材料の上面に半導体チップを接着し、半導体チップ電
極を前記支持基板のインナー接続部とワイヤーボンディ
ング等により接続し、半導体チップの少なくとも半導体
チップ電極面を樹脂封止し、前記支持基板に設けられた
開口にインナー接続部と導通するアウター接続部を設け
ることにより半導体パッケージを製造することができ
る。
【００１１】
【実施例】図１により、本発明の一実施例について説明
する。ポリイミド接着材をポリイミドフィルム（厚さ５
０μｍ）の両面に塗布した、厚さ０．０７５ｍｍのポリ
イミドボンディングシート１に、アウター接続部となる
直径０．３５ｍｍの開口３及び直径０．１５ｍｍの貫通
穴（ベントホール）４を２５穴（配置ピッチ０．８、
１．２及び１．６ｍｍの３水準）ドリル加工で形成し
た。次に、厚さ０．０１８ｍｍの銅箔（SLP−１８：日
本電解株式会社製商品名）を接着後、インナー接続部及
び展開配線２（銅の配線パターン）を通常のエッチング
法で形成し銅の配線パターンで複数の配線が形成された
絶縁性支持基板１３を作製した（図１（ａ））。絶縁性
支持基板１３の半導体チップ搭載領域内における配線相
互間及び半導体チップが搭載される箇所に第一の絶縁性
材料５としてポリイミド樹脂系絶縁材（ＤＦ−１００：
日立化成工業株式会社製商品名）のワニス（粘度１２０
Ｐ、２５℃）をスクリーン印刷機により乾燥後の厚さが
０．０１８ｍｍとなるよう印刷し塗布した。このとき印
刷機のギャップを３ｍｍに設定した。第一の絶縁性材料
を印刷後、８０℃で１０分間の乾燥を行った（図１
（ｂ））。次に第一の絶縁性材料の上面に感光性ソルダ
ーレジストである第二の絶縁性材料６（ＳＲ９０００
Ａ：日立化成工業株式会社製商品名）を１５μｍの厚さ
に塗布した。これは主剤と硬化剤とからなる２液混合タ
イプであり、主剤７０重量％、硬化剤３０重量％を混合
したもの（粘度２５０Ｐ、２５℃）をスクリーン印刷機
で印刷した。このとき印刷機のギャップは３ｍｍに設定
した。第二の絶縁性材料を印刷後、８０℃、３０分の乾
燥を行った（図１（ｃ））。前記第二の絶縁性材料にマ
スクフィルムを重ね露光量９００ｍＪ／ｃｍ2で露光
後、１重量％炭酸ナトリウム水溶液を現像液として、現
像液温度３０℃、現像時間６０秒、スプレー圧力２ｋｇ
ｆ／ｃｍ2で現像した。このとき現像液が貫通穴４から
内部へ浸入して第一の絶縁性材料５を溶解、除去して、
第二の絶縁性材料６とポリイミドボンディングシート１
との間に貫通穴４とつながった空隙である中空領域（中
空箇所）７を形成した。現像後、第二の絶縁性材料６を
１５０℃、６０分間フルキュアを行った。そして、イン
ナー接続部に無電解ニッケルめっき（膜厚：５μm）、
無電解金めっき（膜厚：０．５μm）を順次施した（こ
こでは無電解めっきを使用したが、電解めっきを用いて
もよい。（図１（ｄ））。次に、感光性を有する第二の
絶縁性材料６の上に無銀ペースト８（ＥＮ４３２２：日
立化成工業株式会社製商品名）を用いて、半導体チップ
９を絶縁性支持基板に接着し、１８０℃、６０分間のア
フターキュアを行った（図１（ｅ））。そして、半導体
チップ電極とインナー接続部とを金ワイヤ１０でボンデ
ィングして電気的に接続した（図１（ｆ））。前記のよ
うにして形成した半導体パッケージ用チップ支持基板に
半導体チップを接続してトランスファーモールド金型に
装填し、封止材１１として半導体封止用エポキシ樹脂
（ＣＥＬ７７００：日立化成工業株式会社製商品名）を
用いて樹脂封止した（図１（ｇ））。 その後、アウタ
ー接続部となる開口にはんだボール１２を配置し溶融接
合させた（図１（ｈ））。以上のようにして出来上がっ
たフレーム状のものをパンチにより個々のパッケージに
分離して半導体パッケージを作製した。
する。ポリイミド接着材をポリイミドフィルム（厚さ５
０μｍ）の両面に塗布した、厚さ０．０７５ｍｍのポリ
イミドボンディングシート１に、アウター接続部となる
直径０．３５ｍｍの開口３及び直径０．１５ｍｍの貫通
穴（ベントホール）４を２５穴（配置ピッチ０．８、
１．２及び１．６ｍｍの３水準）ドリル加工で形成し
た。次に、厚さ０．０１８ｍｍの銅箔（SLP−１８：日
本電解株式会社製商品名）を接着後、インナー接続部及
び展開配線２（銅の配線パターン）を通常のエッチング
法で形成し銅の配線パターンで複数の配線が形成された
絶縁性支持基板１３を作製した（図１（ａ））。絶縁性
支持基板１３の半導体チップ搭載領域内における配線相
互間及び半導体チップが搭載される箇所に第一の絶縁性
材料５としてポリイミド樹脂系絶縁材（ＤＦ−１００：
日立化成工業株式会社製商品名）のワニス（粘度１２０
Ｐ、２５℃）をスクリーン印刷機により乾燥後の厚さが
０．０１８ｍｍとなるよう印刷し塗布した。このとき印
刷機のギャップを３ｍｍに設定した。第一の絶縁性材料
を印刷後、８０℃で１０分間の乾燥を行った（図１
（ｂ））。次に第一の絶縁性材料の上面に感光性ソルダ
ーレジストである第二の絶縁性材料６（ＳＲ９０００
Ａ：日立化成工業株式会社製商品名）を１５μｍの厚さ
に塗布した。これは主剤と硬化剤とからなる２液混合タ
イプであり、主剤７０重量％、硬化剤３０重量％を混合
したもの（粘度２５０Ｐ、２５℃）をスクリーン印刷機
で印刷した。このとき印刷機のギャップは３ｍｍに設定
した。第二の絶縁性材料を印刷後、８０℃、３０分の乾
燥を行った（図１（ｃ））。前記第二の絶縁性材料にマ
スクフィルムを重ね露光量９００ｍＪ／ｃｍ2で露光
後、１重量％炭酸ナトリウム水溶液を現像液として、現
像液温度３０℃、現像時間６０秒、スプレー圧力２ｋｇ
ｆ／ｃｍ2で現像した。このとき現像液が貫通穴４から
内部へ浸入して第一の絶縁性材料５を溶解、除去して、
第二の絶縁性材料６とポリイミドボンディングシート１
との間に貫通穴４とつながった空隙である中空領域（中
空箇所）７を形成した。現像後、第二の絶縁性材料６を
１５０℃、６０分間フルキュアを行った。そして、イン
ナー接続部に無電解ニッケルめっき（膜厚：５μm）、
無電解金めっき（膜厚：０．５μm）を順次施した（こ
こでは無電解めっきを使用したが、電解めっきを用いて
もよい。（図１（ｄ））。次に、感光性を有する第二の
絶縁性材料６の上に無銀ペースト８（ＥＮ４３２２：日
立化成工業株式会社製商品名）を用いて、半導体チップ
９を絶縁性支持基板に接着し、１８０℃、６０分間のア
フターキュアを行った（図１（ｅ））。そして、半導体
チップ電極とインナー接続部とを金ワイヤ１０でボンデ
ィングして電気的に接続した（図１（ｆ））。前記のよ
うにして形成した半導体パッケージ用チップ支持基板に
半導体チップを接続してトランスファーモールド金型に
装填し、封止材１１として半導体封止用エポキシ樹脂
（ＣＥＬ７７００：日立化成工業株式会社製商品名）を
用いて樹脂封止した（図１（ｇ））。 その後、アウタ
ー接続部となる開口にはんだボール１２を配置し溶融接
合させた（図１（ｈ））。以上のようにして出来上がっ
たフレーム状のものをパンチにより個々のパッケージに
分離して半導体パッケージを作製した。
【００１２】出来上がった半導体パッケージについて吸
湿リフロー試験（試験条件、温度：３０℃、湿度：７５
％ＲＨ、９６時間放置後、温度：２３０℃、ＩＲリフロ
ーを２サイクル）を実施した。その結果、配置ピッチの
異なる３水準ともリフローによる不良（剥離、膨れ、パ
ッケージ内部クラック等）は全く発生しなかった（試験
数：各１６個）。比較例として中空領域（中空箇所）７
を設けない半導体パッケージを作製し、同様に吸湿リフ
ロー試験を行った（試験数１６個）。その結果、比較例
のパッケージは、無銀ペースト層またはその界面にクラ
ックが１０個のパッケージに発生した。
湿リフロー試験（試験条件、温度：３０℃、湿度：７５
％ＲＨ、９６時間放置後、温度：２３０℃、ＩＲリフロ
ーを２サイクル）を実施した。その結果、配置ピッチの
異なる３水準ともリフローによる不良（剥離、膨れ、パ
ッケージ内部クラック等）は全く発生しなかった（試験
数：各１６個）。比較例として中空領域（中空箇所）７
を設けない半導体パッケージを作製し、同様に吸湿リフ
ロー試験を行った（試験数１６個）。その結果、比較例
のパッケージは、無銀ペースト層またはその界面にクラ
ックが１０個のパッケージに発生した。
【００１３】
【発明の効果】本発明の半導体パッケージ用チップ支持
基板の製造方法及びその製造方法により製造された半導
体パッケージ用支持基板に半導体チップを接続して得ら
れる半導体パッケージは、前記第二の絶縁性材料とポリ
イミドボンディングシートとの間に貫通穴とつながった
空隙である中空領域（中空箇所）が形成され、リフロー
時に発生する材料の残存揮発分のガスや水蒸気を外部へ
放出することによりパッケージクラックの発生を防止で
き、リフロー信頼性の高い半導体パッケージを提供する
ことができる。また、製造において、樹脂封止後にレー
ザー等を用いて個別の半導体パッケージ毎に貫通穴を設
ける場合と異なり、絶縁性支持基板に複数のチップを搭
載できるよう半導体チップ搭載領域部を設け、予め中空
領域を一括で設けた後、それぞれのチップに分割できる
ので、樹脂封止後に貫通穴を設ける場合より生産性の高
い半導体パッケージ用チップ支持基板を提供することが
できる。
基板の製造方法及びその製造方法により製造された半導
体パッケージ用支持基板に半導体チップを接続して得ら
れる半導体パッケージは、前記第二の絶縁性材料とポリ
イミドボンディングシートとの間に貫通穴とつながった
空隙である中空領域（中空箇所）が形成され、リフロー
時に発生する材料の残存揮発分のガスや水蒸気を外部へ
放出することによりパッケージクラックの発生を防止で
き、リフロー信頼性の高い半導体パッケージを提供する
ことができる。また、製造において、樹脂封止後にレー
ザー等を用いて個別の半導体パッケージ毎に貫通穴を設
ける場合と異なり、絶縁性支持基板に複数のチップを搭
載できるよう半導体チップ搭載領域部を設け、予め中空
領域を一括で設けた後、それぞれのチップに分割できる
ので、樹脂封止後に貫通穴を設ける場合より生産性の高
い半導体パッケージ用チップ支持基板を提供することが
できる。
【図１】 本発明の一実施例を説明するための半導体パ
ッケージの製造工程を示す断面図である。
ッケージの製造工程を示す断面図である。
１ ポリイミドボンディングシート ２ 銅の配線パターン ３ 開口 ４ 貫通穴 ５ 第一の絶縁性材料 ６ 第二の絶縁性材料 ７ 中空領域（中空箇所） ８ 無銀ペースト ９ 半導体チップ １０ 金ワイヤ １１ 封止材 １２ はんだボール １３ 絶縁性支持基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大畑 洋人 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 坪松 良明 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内
Claims (3)
- 【請求項１】 絶縁性支持基板の一表面には複数の配線
が形成されており、前記配線は少なくとも半導体チップ
電極と接続するインナー接続部及び半導体チップ搭載領
域部を有し、前記絶縁性支持基板の前記配線が形成され
ている箇所で前記インナー接続部と導通するアウター接
続部が設けられる箇所に、開口が設けられており、前記
絶縁性支持基板の前記半導体チップ搭載領域内における
前記配線相互間に、少なくとも１個の貫通穴が設けられ
ている基板を準備する工程、前記絶縁性支持基板の前記
半導体チップ搭載領域内における前記配線相互間及び半
導体チップが搭載される箇所に第一の絶縁性材料を塗布
する工程、前記第一の絶縁性材料の上面に第二の絶縁性
材料を塗布する工程、前記貫通穴を利用して前記第一の
絶縁性材料を除去する工程を有することを特徴とする半
導体パッケージ用チップ支持基板の製造方法。 - 【請求項２】 前記第二の絶縁性材料が感光性を有し第
二の絶縁性材料を露光、現像し、現像液が前記貫通穴か
ら浸入して前記第一の絶縁性材料を溶解して除去するこ
とを特徴とする請求項１に記載の半導体パッケージ用チ
ップ支持基板の製造方法。 - 【請求項３】 請求項１または請求項２に記載の半導体
パッケージ用チップ支持基板に半導体チップを接続して
樹脂封止することにより形成される半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14984699A JP2000340695A (ja) | 1999-05-28 | 1999-05-28 | 半導体パッケージ用チップ支持基板の製造方法及び半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14984699A JP2000340695A (ja) | 1999-05-28 | 1999-05-28 | 半導体パッケージ用チップ支持基板の製造方法及び半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000340695A true JP2000340695A (ja) | 2000-12-08 |
Family
ID=15483942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14984699A Pending JP2000340695A (ja) | 1999-05-28 | 1999-05-28 | 半導体パッケージ用チップ支持基板の製造方法及び半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000340695A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518090B2 (en) * | 2000-12-14 | 2003-02-11 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
-
1999
- 1999-05-28 JP JP14984699A patent/JP2000340695A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518090B2 (en) * | 2000-12-14 | 2003-02-11 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888230B1 (en) | Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device | |
| KR100295732B1 (ko) | 인쇄배선기판홀충진방법 | |
| AU713920B2 (en) | High-density mounting method and structure for electronic circuit board | |
| US8835773B2 (en) | Wiring board and method of manufacturing the same | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| KR960020642A (ko) | 선택적으로 충진된 도금 스루 홀을 구비하는 인쇄 회로 기판 | |
| JP4176961B2 (ja) | 半導体装置 | |
| US8209860B2 (en) | Method of manufacturing printed circuit board having metal bump | |
| JP2012060096A (ja) | 埋め込みボールグリッドアレイ基板及びその製造方法 | |
| JP2012142557A (ja) | 配線基板及びその製造方法 | |
| JP2000151111A (ja) | 半導体装置用基板 | |
| JP2009117699A (ja) | 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法 | |
| JP3147113B2 (ja) | マザーボードプリント配線板およびその製造方法 | |
| JP2001060769A (ja) | 配線板の製造方法 | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP2000340695A (ja) | 半導体パッケージ用チップ支持基板の製造方法及び半導体パッケージ | |
| US6210746B1 (en) | Method of fabricating a solder resist mask | |
| JP3033539B2 (ja) | キャリアフィルムおよびその製造方法 | |
| KR101969647B1 (ko) | 포스트를 구비한 회로기판 제조방법 | |
| JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
| JP2003152311A (ja) | 配線基板の製造方法 | |
| JPH08139225A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2000059010A (ja) | プリント配線板およびその製造方法 | |
| KR100330557B1 (ko) | 유연성 기질 회로 필름 제조방법 | |
| JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 |