JP3033539B2 - キャリアフィルムおよびその製造方法 - Google Patents

キャリアフィルムおよびその製造方法

Info

Publication number
JP3033539B2
JP3033539B2 JP9229454A JP22945497A JP3033539B2 JP 3033539 B2 JP3033539 B2 JP 3033539B2 JP 9229454 A JP9229454 A JP 9229454A JP 22945497 A JP22945497 A JP 22945497A JP 3033539 B2 JP3033539 B2 JP 3033539B2
Authority
JP
Japan
Prior art keywords
carrier film
film
resist layer
epoxy acrylate
cover resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9229454A
Other languages
English (en)
Other versions
JPH1167849A (ja
Inventor
直典 下戸
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9229454A priority Critical patent/JP3033539B2/ja
Priority to US09/140,648 priority patent/US6156414A/en
Publication of JPH1167849A publication Critical patent/JPH1167849A/ja
Application granted granted Critical
Publication of JP3033539B2 publication Critical patent/JP3033539B2/ja
Priority to US09/661,801 priority patent/US6333136B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置を高密
度実装するのに適したキャリアフィルム、およびその製
造方法に関する。
【０００２】
【従来の技術】従来のより半導体装置を実装するキャリ
アフィルムとして、例えば第４６回エレクトリックコン
ポーネント＆テクノロジーコンファレンスの７２７〜７
３２ページに開示されているようなものが知られてい
る。それはすなわちその構造を示す概略断面図である図
３において、銅配線パターン３１、ポリイミドフィルム
からなるベース層３２、および熱可塑性ポリイミドフィ
ルムからなる接着層３３から構成されるテープ基材３４
に、チップと電気的に接続するためのバンプ３５が設け
られ、さらに銅配線パターン３１上に実装基板と電気的
に接続するための開口部３６を有するカバーレジスト層
３７が形成された構造となっている。
【０００３】このような構造のキャリアフィルムにおい
て、カバーレジスト層３７の材質、および形成条件が、
半導体装置組み立てにおけるプロセスマージンや信頼性
に大きな影響を与える。カバーレジスト層３７の要求特
性としては、耐熱性、耐湿性、密着性を有し、メッキ工
程などの耐薬品性に優れ、樹脂硬化時における収縮が小
さくキャリアフィルムがそらないことが必須である。さ
らに半導体装置の多ピン化に伴う開口部３６の微細化に
対応するために、カバーレジスト層３７は通常のフォト
レジストと全く同様な露光、現像工程により形成できる
ことが望ましい。
【０００４】カバーレジスト材料として、例えば特開平
６−２３０５７１号公報や特開平８−５０３５３号公報
に開示されているようなエポキシアクリレート樹脂、あ
るいはポリイミド樹脂などが知られている。しかしなが
ら、これら従来のエポキシアクリレート樹脂では、耐熱
性に問題があり半導体装置組み立て工程においてパター
ンだれや炭化による絶縁劣化を引き起こすほか、耐湿
性、耐薬品性も不十分であり信頼性ある半導体装置を形
成することができない。一方、ポリイミド樹脂は耐熱性
については３００℃以上と十分なものの、硬化時におけ
る収縮が大きくそりが発生してしまう問題点があるほ
か、硬化に３００℃以上もの加熱が必要なため接着層３
３が劣化してしまうなどの問題点があり、キャリアフィ
ルムへの適用は非常に困難である。
【０００５】
【発明が解決しようとする課題】そこで、本発明が解決
しようとする課題は、上記従来技術の問題点を解決し
て、導体配線パターンを有する耐熱性樹脂フィルム上
に、耐熱性、耐湿性、密着性を有し、メッキ工程などの
耐薬品性に優れ、かつ樹脂硬化時における収縮が小さく
そりが起こらないカバーレジスト層を形成したキャリア
フィルムを提供することである。
【０００６】
【課題を解決するための手段】本発明の上記課題は、導
体配線パターンを有する耐熱性樹脂フィルム上に、フル
オレン骨格を有するエポキシアクリレート樹脂でカバー
レジスト層を形成したキャリアフィルムを提供すること
により解決できる。さらに該フルオレン骨格を有するエ
ポキシアクリレート樹脂からなるカバーレジスト層を１
８０℃ないし２６０℃の加熱により硬化形成することに
より、可撓性にも優れ半導体装置の組み立てにおける作
業性に優れたキャリアフィルムを得ることができる。
【０００７】本発明で用いるフルオレン骨格を有するエ
ポキシアクリレート樹脂は感光性を有しているので、通
常のレジスト材と同様にフォトプロセスでスルーホール
を形成でき、硬化膜は３００℃以上の耐熱性を有してい
るほか、硬化時における膜減りも少なくキャリアフィル
ムがそってしまうこともない。
【０００８】
【発明の実施の形態】本発明の実施の形態において、フ
ルオレン骨格を有するエポキシアクリレートとしては、
下記一般式（Ｉ）で示される材料が好ましく用いられ
る。
【０００９】
【化１】 式（Ｉ）において、Ｒは水素原子もしくは低級アルキル
基であり、ｎは０〜２０の整数であり、−Ａｒ−は、下
記式（II）で示される２価の基であり、式（II）におけ
るＲも、式（Ｉ）の場合と同様に水素原子もしくは低級
アルキル基である。
【００１０】
【化２】 式（Ｉ）で示される材料は、特開平４−２９２６１１号
公報に光学用としての用途が開示されている。
【００１１】式（Ｉ）で示されるフルオレン骨格を有す
るエポキシアクリレート樹脂は、従来のエポキシアクリ
レート樹脂に比較して、耐熱性、耐湿性、耐薬品性に優
れているほか、フィルム形状の上にも形成できる可撓性
を有していることが明らかとなった。特に、式（Ｉ）で
示されるフルオレン骨格を有するエポキシアクリレート
樹脂は、硬化温度を１８０℃ないし２６０℃とすること
で可撓性に優れた膜となることが明らかとなった。
【００１２】本発明のキャリアフィルムの製造工程の概
略を図１を参照しながら説明する。ポリイミド樹脂など
からなるベース層２の片面に、半導体素子と機械的に接
着するための接着層３を設け、もう一方の面に配線パタ
ーンとなるための銅箔１を設ける。銅箔１をフォトリソ
プロセスなどにより所定の形状にエッチングして銅配線
パターン５を形成する。次いで炭酸ガスレーザなどによ
りスルーホール６を形成し、そこに半導体素子と電気的
に接続するためのバンプ７を、メッキ法などで金属を充
填して形成する。次いで銅配線パターン５と、露出して
いるベース層２の全面に、フルオレン骨格を有するエポ
キシアクリレート樹脂を、例えばスピンコート法、ダイ
コート法、カーテンコート法、印刷法などで塗布し、乾
燥して塗膜を形成し、マスクを通して露光し、次いで現
像を行って、開口部８を有するカバーレジスト９を得
る。最後に加熱によりカバーレジスト９を硬化させて、
本発明のキャリアフィルム１０が得られる。
【００１３】このキャリアフィルム１０を用いることに
より、図１（ｆ）に示すように半導体基板１１と接着層
３とが機械的に、半導体基板上の電極１２とバンプ７と
が電気的に接続され、また開口部８には例えば半田ボー
ル１３が設けられ、信頼性に優れた半導体装置１４を得
ることができる。
【００１４】この半導体装置１４の組み立て工程におい
て、キャリアフィルム１０は生産性を向上させるために
リール状で用いることが望ましく、このため取り扱い上
キャリアフィルム１０を構成するカバーレジスト層９は
可撓性にも優れていることが望ましい。そこで検討を重
ねた結果、フルオレン骨格を有するエポキシアクリレー
ト樹脂からなるカバーレジスト層９は、１８０℃から２
６０℃の加熱硬化で形成することにより可撓性にも優れ
た膜となることが明らかとなった。
【００１５】図２に、カバーレジスト層９の形成におけ
る硬化温度と破断伸び率との関係を示す。破断伸び率と
は、膜の両端を引っ張って破断した瞬間の伸び率のこと
であり、破断伸び率が大きいほど可撓性に優れた膜であ
ると判断される。図２からわかるように、硬化温度を１
８０℃〜２６０℃とすることにより、破断伸び率が１０
％以上の可撓性に優れたカバーレジスト層９を得ること
ができる。
【００１６】
【実施例】以下、実施例により本発明を具体的に示す
が、本発明はこれに限定されるものではなく、適宜本発
明の範囲内で変更できるものである。
【００１７】実施例 図１は、導体配線パターンを有する耐熱性樹脂フィルム
上に、フルオレン骨格を有するエポキシアクリレート樹
脂からなるカバーレジスト層を形成したキャリアフィル
ムの製造工程の一例を示す概略断面図である。
【００１８】銅箔１、ポリイミドなどの耐熱性樹脂フィ
ルムからなるベース層２、および熱可塑性ポリイミドな
どからなる接着層３より構成されるテープ基材４をまず
用意した（図１（ａ））。次に銅箔１をフォトリソプロ
セスにより所定の形状にエッチングし、銅配線パターン
５を形成した（図１（ｂ））。次いで、ベース層２、お
よび接着層３にレーザ加工法によりスルーホール６を形
成し、（図１（ｃ）），さらにスルーホール６にメッキ
法で金属を充填して、半導体装置と電気的に接続するた
めのバンプ７を得た（図１（ｄ））。次いで、銅配線パ
ターン５とベース層２の全面にフルオレン骨格を有する
エポキシアクリレート樹脂を、スピンコート法で塗布し
た後、７５℃で２０分の乾燥を行い、６００ｍＪ／ｃｍ
2 の露光、１％炭酸ソーダ水溶液で３分間のディップ現
像を行うことにより開口部８を有するカバーレジスト層
９を得た。最後に２３０℃、３０分の加熱によりカバー
レジスト層９を硬化させることによりキャリアフィルム
１０が形成された（図１（ｅ））。フルオレン骨格を有
するエポキシアクリレート樹脂からなるカバーレジスト
層９は、開口部８にニッケル、あるいは金メッキを施し
ても問題のない耐薬品性を有するほか、３００℃以上の
耐熱性を有し、吸水率も０．７％と低く耐湿性にも優れ
ているので、半導体装置の組み立て工程における耐熱性
上、吸水上の問題点もなく、信頼性に優れたキャリアフ
ィルム１０を得ることができた。また、硬化時における
収縮率も６％とポリイミド樹脂の５０％に比較して極め
て小さく、キャリアフィルム１０にそりが発生してしま
うこともなかった。
【００１９】フルオレン骨格を有するエポキシアクリレ
ート樹脂の塗布を、スピンコート法に代えてダイコート
法、またはカーテンコート法、または印刷法でそれぞれ
行ったほかは、上記と同じ方法でキャリアフィルムを形
成したが、どの塗布法で行った場合も、上記と同様の優
れた性質の、信頼性に優れたキャリアフィルムが得られ
た。
【００２０】
【発明の効果】本発明のキャリアフィルムは、導体配線
パターンを有する耐熱性樹脂フィルム上に、フルオレン
骨格を有するエポキシアクリレート樹脂からなるカバー
レジスト層を形成しているので、そりもなく、耐熱性、
耐湿性、耐薬品性に優れているので、これを用いること
により信頼性に優れた半導体装置を形成することができ
る。
【００２１】さらに、キャリアフィルムの形成におい
て、フルオレン骨格を有するエポキシアクリレート樹脂
からなるカバーレジスト層を１８０℃から２６０℃の加
熱硬化により形成することにより、可撓性に優れて半導
体装置の組み立て工程における取り扱い性のよいキャリ
アフィルムを得ることができる。
【図面の簡単な説明】
【図１】本発明のキャリアフィルムの製造工程の一例を
示す概略断面図であり、（ａ）ないし（ｅ）はキャリア
フィルムを得るまでの工程を示し、（ｆ）はそのキャリ
アフィルムを用いた半導体装置の構造の一例を示す。
【図２】カバーレジスト層の形成における硬化温度と破
断伸び率との関係を示したグラフである。
【図３】従来のキャリアフィルムの構造を示す概略断面
図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 導体配線パターンを有する耐熱性樹脂フ
    ィルム上に、フルオレン骨格を有するエポキシアクリレ
    ート樹脂からなるカバーレジスト層を形成したことを特
    徴とするキャリアフィルム。
  2. 【請求項２】 請求項１に記載のキャリアフィルムを製
    造する方法において、該フルオレン骨格を有するエポキ
    シアクリレート樹脂からなるカバーレジスト層を１８０
    ℃ないし２６０℃の加熱により硬化形成することを特徴
    とするキャリアフィルムの製造方法。
JP9229454A 1997-08-26 1997-08-26 キャリアフィルムおよびその製造方法 Expired - Fee Related JP3033539B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9229454A JP3033539B2 (ja) 1997-08-26 1997-08-26 キャリアフィルムおよびその製造方法
US09/140,648 US6156414A (en) 1997-08-26 1998-08-26 Carrier film and process for producing the same
US09/661,801 US6333136B1 (en) 1997-08-26 2000-09-14 Carrier film and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9229454A JP3033539B2 (ja) 1997-08-26 1997-08-26 キャリアフィルムおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH1167849A JPH1167849A (ja) 1999-03-09
JP3033539B2 true JP3033539B2 (ja) 2000-04-17

Family

ID=16892463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9229454A Expired - Fee Related JP3033539B2 (ja) 1997-08-26 1997-08-26 キャリアフィルムおよびその製造方法

Country Status (2)

Country Link
US (2) US6156414A (ja)
JP (1) JP3033539B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
US20070297151A1 (en) * 2006-06-27 2007-12-27 Mosley Larry E Compliant conductive interconnects
JP5406605B2 (ja) * 2009-06-25 2014-02-05 新日鉄住金化学株式会社 耐熱性樹脂及びこれを含んだ樹脂組成物
JP5699610B2 (ja) * 2011-01-11 2015-04-15 富士通株式会社 実装構造体及びその製造方法、並びに、電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6198725A (ja) * 1984-10-19 1986-05-17 Nippon Kayaku Co Ltd 紫外線硬化型樹脂組成物
US4684678A (en) * 1985-05-30 1987-08-04 Minnesota Mining And Manufacturing Company Epoxy resin curing agent, process, and composition
US5260150A (en) * 1987-09-30 1993-11-09 Sharp Kabushiki Kaisha Photo-mask with light shielding film buried in substrate
US5153051A (en) * 1987-11-16 1992-10-06 Motorola, Inc. Multilayer thermoplastic substrate
JP2891557B2 (ja) * 1991-03-20 1999-05-17 新日本製鐵株式会社 エポキシアクリレート樹脂系成形材料
JPH0570528A (ja) * 1991-09-11 1993-03-23 Nippon Steel Corp アルカリ可溶型感光性樹脂及びそれを用いたアルカリ現像型感光性樹脂組成物
US5928839A (en) * 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
JP3316015B2 (ja) * 1993-02-02 2002-08-19 東京応化工業株式会社 耐熱性感光性樹脂組成物
JP3329877B2 (ja) * 1993-03-02 2002-09-30 互応化学工業株式会社 プリント回路基板製造用レジストインク組成物、それを用いたレジスト膜及びプリント回路基板
JPH0850353A (ja) * 1994-08-05 1996-02-20 Hitachi Ltd 感光性樹脂組成物およびそれを用いたプリント配線板
JP2917867B2 (ja) * 1995-08-14 1999-07-12 日本電気株式会社 多層配線基板
TW341022B (en) * 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same

Also Published As

Publication number Publication date
JPH1167849A (ja) 1999-03-09
US6333136B1 (en) 2001-12-25
US6156414A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
WO1999065075A1 (fr) Dispositif semi-conducteur et procede correspondant
US20060030140A1 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP4352294B2 (ja) 半導体装置の製造方法
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JP3033539B2 (ja) キャリアフィルムおよびその製造方法
JP3178417B2 (ja) 半導体キャリアおよびその製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JP2007517410A (ja) パターン回路およびその製造方法
JP3110389B2 (ja) 印刷配線板とその製造方法
JP2003045917A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2586745B2 (ja) 印刷配線板の製造方法
JP2002151622A (ja) 半導体回路部品及びその製造方法
JP3821426B2 (ja) 電子部品実装用基板
JPH08139225A (ja) 半導体パッケージおよびその製造方法
KR20000062154A (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
JP3077182B2 (ja) 印刷配線板の製造方法
JP3503229B2 (ja) 半導体装置およびその製造方法
JP3685564B2 (ja) 半導体パッケージ用プリント回路基板の製造方法
JP2001274204A (ja) ２メタル基板とｂｇａ構造
JP2000031335A (ja) 半導体パッケージ用部材及びその製造方法
JP3129217B2 (ja) ファインピッチコネクタ部材
JP3777687B2 (ja) チップキャリア
JP2833315B2 (ja) Ｔａｂ用テープキャリア
JPH0795556B2 (ja) テープキャリアの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees