JP2007517410A - パターン回路およびその製造方法 - Google Patents

Abstract

正確に位置合わせした隆起特徴部を有するパターン回路を提供する。フォトレジストオンフォトレジストパターニングを用いた回路製造方法についても提供する。

Description

本発明は、基板上のパターン回路特徴部およびパターン回路の製造方法に関する。

銅をエッチングした厚膜回路パターン、またはポリマー膜ベースにポリマーを印刷した厚膜回路パターンを、フレキシブル回路またはフレキシブルプリント配線基板と称することがある。フレキシブル回路は一般に、誘電体材料層等のベース基板の上に支持された、導電性の配線パターンを含む。もともとは、配線用ハーネスの代わりに用いるために設計されたものであるが、フレキシブル回路は往々にして、現在の、最先端の電子アセンブリに必要とされる小型化および動作のための唯一のソリューションである。フレキシブル回路は、微細なピッチの配線、複雑な回路設計および可撓性等の属性を呈している。薄く、軽量で、複雑な装置に理想的であるので、フレキシブル回路設計によるソリューションは、片面導電性経路から、複雑な、多層３次元パッケージにわたっている。電子装置、医療機器、ハードディスクドライブサスペンション、インクジェットプリンタペンおよびタッチセンサまたはフィンガーセンサは、フレキシブル回路の一般的な用途である。

多層配線モジュールは、半導体業界で広く用いられており、機械的に集積回路チップを支持して、チップをプリント配線に電気的に接続する。配線モジュールは、シングルチップまたは複数のチップを支持するように構成することができ、通常は、ＳＣＭ（シングルチップモジュール）またはＭＣＭ（マルチチップモジュール）という名称により、識別される。

配線モジュールは、プリント配線に備えられる、信号線、電力線および他の部品に、集積回路チップを電気的に接続する働きをする配線を提供する。特に、配線モジュールは、チップに高密度に搭載した入力および出力（Ｉ／Ｏ）をプリント配線基板上の対応するＩ／Ｏに再配分する配線を提供する。電気的配線の他に、配線モジュールは通常、チップをプリント配線基板に機械的に接続する働きをして、放熱および環境からの保護といった他の機能を行うこともできる。

本発明の一態様は、基板を提供するステップと、フォトレジストの第１のパターン層を前記基板上に作製するステップと、導電性材料を、フォトレジストが形成したパターンでフォトレジスト層の厚さより薄い厚さに成膜するステップと、導電性材料の少なくとも一部分を露光するように、フォトレジストの第２のパターン層をフォトレジストの前記第１のパターン層と少なくとも部分的に重ねて作製するステップと、導電性材料の最も厚い部分の高さがフォトレジストの第１の層の高さを超えないように、追加の導電性材料を、フォトレジストの前記第１および第２の層で形成した前記パターンで成膜するステップと、を含む、方法を特徴とする。

本発明の別の態様は、基板を提供するステップと、未硬化のフォトレジスト層を前記基板に塗布するステップと、少なくとも一部分を除いて、パターンを前記フォトレジストに硬化するステップと、前記未硬化のフォトレジストを前記少なくとも一部分から除去することにより、少なくとも１つの第１のキャビティを前記フォトレジスト内に形成するステップと、導電性材料を前記第１のキャビティ内に、フォトレジスト層の厚さより薄い厚さに成膜するステップと、第２の未硬化のフォトレジスト層を前記フォトレジストおよび導電性材料層に塗布するステップと、第２の部分が前記少なくとも１つの第１のキャビティと少なくとも部分的に重なっている、少なくとも１つの前記第２の部分を除いて、パターンを前記フォトレジストに硬化するステップと、前記未硬化のフォトレジストを前記少なくとも１つの第２の部分から除去することにより、第２のキャビティが前記少なくとも１つの第１のキャビティと少なくとも部分的に重なっている、少なくとも１つの前記第２のキャビティを前記フォトレジスト内に形成するステップと、導電性材料の最も厚い部分の高さがフォトレジスト材料の第１の層の高さを超えないで、導電性材料を前記少なくとも１つの第２のキャビティ内に所望の厚さに成膜するステップと、を含む、方法を特徴とする。

本発明の別の態様は、第１の面および第２の金属コート面を有する誘電体膜を提供するステップと、未硬化のフォトレジスト層を前記誘電体膜の前記第２の金属コート面に塗布するステップと、少なくとも一部分を除いて、パターンを前記フォトレジストに硬化するステップと、前記未硬化のフォトレジストを前記少なくとも一部分から除去することにより、少なくとも１つのキャビティを前記フォトレジスト内に形成するステップと、金属を前記第１のキャビティ内にフォトレジスト層の厚さより薄い厚さに成膜するステップと、第２の未硬化のフォトレジスト層を前記フォトレジストおよび金属層に塗布するステップと、第２の部分が前記少なくとも１つの第１のキャビティと部分的に重なっている、少なくとも１つの前記第２の部分を除いて、パターンを前記フォトレジストに硬化するステップと、前記未硬化のフォトレジストを前記少なくとも１つの第２の部分から除去することにより、第２のキャビティが前記少なくとも１つの第１のキャビティと少なくとも部分的に重なっている、少なくとも１つの前記第２のキャビティを前記フォトレジストに形成するステップと、金属の最も厚い部分の全高さがフォトレジストの第１の層の高さを超えないで、金属を前記少なくとも１つの第２のキャビティ内に所望の厚さに成膜するステップと、を含む、方法を特徴とする。

本発明の別の態様は、基板を提供するステップと、未硬化のネガフォトレジスト層を前記基板に塗布するステップと、少なくとも一部分を除いて、パターンを前記フォトレジストに硬化するステップと、前記未硬化のフォトレジストを前記少なくとも一部分から除去することにより、少なくとも１つのキャビティを前記フォトレジスト内に形成するステップと、導電性材料を前記第１のキャビティ内にフォトレジスト層の厚さより薄い厚さに成膜するステップと、ポジフォトレジスト層を前記ネガフォトレジストおよび導電性材料層に塗布するステップと、第２の部分が前記少なくとも１つの第１のキャビティと部分的に重なっている、露光したポジフォトレジストパターンを少なくとも１つの前記第２の部分に形成するステップと、前記露光したポジフォトレジストを前記少なくとも一部分から除去することにより、少なくとも１つの前記第２のキャビティを前記フォトレジストに形成するステップと、構造の導電性材料の部分の最も高い部分の全厚さがフォトレジスト材料の第１の層の高さを超えないで、導電性材料を前記少なくとも１つの第２のキャビティ内に所望の厚さに成膜するステップと、を含む、方法を特徴とする。

本発明の別の態様は、基板と、配線パターンを有する導電性層と、配線の一部分上の隆起特徴部（ｒａｉｓｅｄ ｆｅａｔｕｒｅ）であって、隆起特徴部の幅が隆起特徴部を配置する配線部分の幅と実質的に同じである、隆起特徴部と、を備える、物品を特徴とする。

本発明の別の態様は、基板と、配線パターンを有する導電性層と、配線の一部分上の隆起特徴部であって、同じかまたは異なる導電性材料の少なくとも２つの層を有し、２つの層のＸおよびＹ寸法が実質的に同じであり、２つの層が実質的に縦方向に位置合わせされている、隆起特徴部と、を備える、物品を特徴とする。

本発明の少なくとも１つの実施形態の利点は、回路特徴部をパターニングする際に、フレキシブル回路を露光装置（ｐｈｏｔｏｔｏｏｌ）に正確に位置合わせする必要性を除いたことである。

本発明の少なくとも１つの実施形態の別の利点は、より微細なピッチ配線上に回路特徴部を形成可能にすることである。

本発明の少なくとも１つの実施形態の別の利点は、重要でない方向に隆起回路特徴部を位置合わせするだけでよいことである。これにより、結合領域の特徴部の幅を最大にすることが可能になる。

本発明の少なくとも１つの実施形態の利点は、回路特徴部の特性寸法の５０％以上の撮像位置決め誤差を許容できることである。

本発明の他の特徴および利点は、以下の図面、詳細な説明および特許請求の範囲から明らかになるであろう。

本発明の態様は、電子実装および配線用途のための、厚さを分化した回路特徴部を製造する追加の方法を含む。これらの方法では、２つの別々の回路めっきステップに関連して、２つの積層フォトレジスト層を増大することを含む追加のプロセス用いている。このプロセスは特に、多層金属層パッケージおよびフレキシブル回路上の微細ピッチ配線等の任意の回路構成に適用することができる。これには、ダイ接着バンプまたは回路の他の隆起特徴部が、高い配線密度と合わせて必要である。本発明の少なくとも１つの実施形態は、隆起特徴部と他の回路特徴部との良好な位置決めを提供する。

本発明の少なくとも１つの実施形態の重要な利点は、基板と露光装置とを正確に位置合わせして、微細なピッチの配線上の位置合わせした回路特徴部を撮像する必要がないことである。本発明の方法では、フォトレジストオンフォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ−ｏｎ−ｐｈｏｔｏｒｅｓｉｓｔ）パターニングと凹部形成とを組み合わせて用いることにより、所望の多段構造を形成する。ネガフォトレジストタイプとして、湿式タイプまたは乾式タイプを用いることができる。本明細書で説明するプロセスでは、乾式タイプのネガフォトレジストおよび片面のみを導電性のコーティングを施した基板を用いるが、本明細書に記載の教示により、２層金属層回路に容易に拡張可能である。

従来の隆起回路特徴部形成プロセスでは、フォトリソグラフィプロセスおよびエッチングにより、誘電体膜上に回路配線を形成して、次に第２のフォトリソグラフィプロセスを用いて、これらの配線上に隆起回路特徴部を形成する。これには、すでに形成した配線と所望の回路特徴部の撮像とを正確に位置合わせすることが必要である。このプロセスは、位置合わせの許容誤差による制限が有り、装置の位置合わせ能力を超える微細なピッチの回路に適用することができない。この制約の他に、フォトレジスト材料は、回路特徴部を形成することになっている微細な開口部に必ずしも流入するわけではない。

ボールグリッドアレイ、フリップチップ配列および他の集積回路パッケージ（ＩＣＰ）構成等の多数の電子実装構造、ならびに、ディスプレイパネル、プリント配線基板、または追加の回路層を製造するには、配線接続およびバイアパッド等の、他の比較的より薄い特徴部の間で、比較的厚い隆起回路特徴部を形成する能力が必要である。

通常の処理方法では、他の薄膜回路特徴部の間で比較的大きな「キャプチャパッド」を画定して電気めっきを行い、次に、キャプチャパッドをのぞくすべての特徴部をマスキングすることにより、これらの隆起特徴部を形成する。続いてこの上に、比較的小さな隆起コンタクトパッドを電気めっきする。より小さなコンタクトパッドを画定する第２の露光めっきステップの間に発生する、位置決め誤差を許容するように、キャプチャパッドは比較的大きなものである必要がある。最大位置決め誤差がδμｍであると仮定すると、円形キャプチャパッドは、次の式から与えられる直径Ｄを有することが必要である。
ｄ＋２δ
式中、ｄはより小さな隆起コンタクトパッド特徴部の直径であり、より小さな特徴部を確実にキャプチャパッドに位置決めするようになっている。位置決め誤差の原因となるキャプチャパッドに必要な余分なスペースが、スペースの損失となり、この余分なスペースがなければ、回路配線および他の特徴部を配置することが可能である。

しかしながら、ＩＣＰ業界の動向では、より高い配線密度が重要視されている。本発明の処理方法の少なくとも１つの態様により、市場競争力のある有利な可能性を提供することができるのは、大きなキャプチャパッドを必要としない隆起回路特徴部を製造することができるからである。

本発明の一実施形態では、真空スパッタリング技術を用いて、誘電体基板に、クロム、ニッケルまたはこれらの合金のシード層を任意に積層することもできる。次に、ニッケル、銅、金、プラチナ、パラジウムまたはこれらの合金の薄膜層を、真空スパッタリング技術を用いて成膜して、約５００ｎｍまでの厚さの第１の導電性層を形成する。これに続いて、スズ、ニッケル、銅、金、プラチナ、パラジウムまたはこれらの合金等の導電性材料のめっきを行い、第１の導電性層の厚さを、全部で約１μｍから約５μｍの厚さに厚くする。このプロセスを、誘電体基板の片面または両面に行ってもよい。これらのステップに替えて、導電性材料層を片面または両面に積層した誘電体基板を用いてもよい。積層導電性層は通常、約１〜５μｍの厚さである。いずれの場合でも、誘電体基板を、ポリエステル、ポリイミド、液晶ポリマー、ポリ塩化ビニル、アクリラートまたはポリオレフィン等の、約１０μｍ〜約６００μｍの厚さのポリマー膜とすることもできる。適した厚さは、これらの例示の範囲に限定されないことに留意されたい。

標準の乾式または湿式積層技術を用いて、第１のネガフォトレジスト層を、導電性コーティングを有する誘電体基板の少なくとも片面に積層する。例えば、乾燥膜を用いてホットローラ積層を行ってもよいし、または乾燥膜を積層する前に水分を一体化した表面に加えてもよい。適した乾燥膜としては、マサチューセッツ州ウォーターベリー（Ｗａｔｅｒｂｕｒｙ）のマクダーミッド社（ＭａｃＤｅｒｍｉｄ．Ｉｎｃ）からＳＦ３１０として入手可能である。フォトレジストの厚さは、約１μｍ〜約５０μｍである。次に、マスクまたは露光装置を介して、紫外線または他の適した放射線でフォトレジストを露光することにより、レジストの露光した部分を架橋する。適したエネルギーレベルは、波長が約３６５ｎｍで約５０ｍＪ／ｃｍ^２〜約５００ｍＪ／ｃｍ^２である。マスクは、導電性層特徴部、例えば、配線のネガ画像である。次に、フォトレジストの露光しない部分を、適した溶剤で現像する。例えば、水溶性レジストの場合は、希釈水溶液、例えば、０．５〜１．５％ナトリウムまたは炭酸カリウム水溶液を、露光しない部分を除去するまで塗布して、所望のパターンを得る。基板を水溶液に浸したり、または水溶液を基板にスプレイしたりすることにより、現像を行ってもよい。

次に、標準の電気めっきまたは無電解めっき法を用いて、導電性材料の他の層を、既存の導電性層の露光した部分に、フォトレジストの厚さより薄い厚さにめっきする。例えば、４０μｍの厚さの乾燥膜フォトレジストを用いる場合、追加の導電性層を、１〜５μｍの第１の導電性層の上に約１５μｍ〜約２５μｍの厚さにめっきする。

次に、標準の乾式または湿式積層技術を用いて、第２のフォトレジスト層を、金属コート誘電体基板の少なくとも片面に積層する。例えば、乾燥膜を用いてホットローラ積層を行ってもよいし、または乾燥膜を積層する前に水分を一体化した表面に加えてもよい。十分なフロー特性を有するフォトレジストを、予め形成したパターンに充填する。次に、マスクまたは露光装置を介して、紫外線または他の適した放射線でフォトレジストを露光することにより、レジストの露光した部分を架橋する。適したエネルギーレベルは、波長が約３６５ｎｍで約５０ｍＪ／ｃｍ^２〜約５００ｍＪ／ｃｍ^２である。隆起特徴部の位置（例えば、ダイ接着または配線バンプ）についてはＵＶ光に露光しないようにして、フォトレジスト層を露光してもよい。次に、フォトレジストの露光しない部分を、適した溶剤で現像する。通常、隆起特徴部の第２のフォトレジスト層内の開口部は、隆起特徴部の第１のフォトレジスト層に形成した開口部よりも大きい。第２のフォトレジスト層内のより大きな開口部により、隆起特徴部を構築する際の位置決め誤差をさらに許容することができる。ネガフォトレジストの代わりに、ポジレジストを用いてもよい。

あるいは、隆起特徴部を配置する領域の第２のレジスト層にチャネルを形成するように、第２のフォトレジスト層を撮像してもよい。チャネルを形成するための露光しないフォトレジストを除去することにより、隆起特徴部を所望する配線の一部分上に、矩形のキャビティを形成することになる。矩形キャビティ内の導電性材料をめっきすることにより、隆起特徴部を形成する。このプロセスでは、前のパラグラフで説明した代替例よりもゆるやかな位置合わせでよいのは、材料平面の２つの方向ではなく、一方向にフォトレジスト層を正確に位置合わせすればよいからである。

別の電気めっきステップを用いて、隆起特徴部の最大高さが第１のフォトレジスト層の高さを超えない隆起特徴部を形成する。このステップに適した導電性材料としては、スズ、ニッケル、銅、金、プラチナ、パラジウムまたはこれらの合金が挙げられる。

所望の場合には、回路を濃縮ベース浴でめっきして、架橋されたレジストで覆われていない誘電体基板部分をエッチングすることにより、基板を含む誘電体膜に特徴部をエッチングしてもよい。誘電体基板の露出している部分は、フォトレジスト層内の開口部により露光した基板の非金属化部分であってもよいし、または誘電体基板の非金属化面上にあってもよい。このエッチングステップでは、ポリマー膜のマスクしていない領域を、濃縮アルカリエッチング液に接触させることが必要である。米国特許第５，２２７，００８号明細書および米国特許第６，４０３，２１１号明細書に記載されているように、ホールおよび関連ボイドを誘電体膜に導入するのに有効なアルカリエッチャントとしては、アルカリ金属水酸化物およびこれらのアミンとの混合物の水溶液が挙げられる。誘電体膜を制御しながら薄くしていくための時間要件は、ポリマー膜のタイプおよび厚さに依存する。５０℃〜１２０℃に加熱したアルカリエッチャントを用いる膜エッチングでは通常、約１０秒〜約２０分の時間が必要である。

通常、次に、約２０℃〜約８０℃、好ましくは約２０℃〜約６０℃のアルカリ金属水酸化物の２〜５％水溶液中で、回路から全フォトレジストを除去する。続いて、第１の導電性層の露光した部分を、ミネソタ州メープルプレーン（Ｍａｐｌｅ Ｐｌａｉｎ）のエレクトロケミカルズ社（Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌｓ Ｉｎｃ．）からパーマエッチ（ＰＥＲＭＡ−ＥＴＣＨ）という商品名で入手可能な硫酸過酸化水素エッチャント等のエッチャントでエッチングする。

本発明の一実施形態について、図１ａ〜１ｉにより説明する。図１ａは、第１の導電性層１１０および厚い積層フォトレジスト層１１５を有する基板１０５を示す。図１ｂは、フォトレジスト層を放射線パターンで露光して、架橋部分１２０および非架橋部分１２５を形成した後の構造を示す。図１ｃは、フォトレジスト層の非架橋部分を現像して、第１の導電性層に所望の回路配線パターンを形成したパターン化マスクを形成した後の構造を示す。図１ｄは、連続電解めっき法を用いて、露光した第１の導電性層に第２の導電性層１３０を電気めっきにより成膜した構造を示す。電気めっき層の厚さはフォトレジスト層の厚さの数分の一で、通常約２０％〜約７５％である。図１ｅは、積層した第２のフォトレジスト層１３５を有する構造を示す。図１ｆは、第２のフォトレジスト層を放射線パターンで露光して、架橋部分１４０および非架橋部分１４５を形成した後の構造を示す。図１ｇは、第２のフォトレジスト層の非架橋部分を現像して、所望の隆起特徴部用のマスク、例えば、ダイ接着バンプを回路パターン上に形成した後の構造を示す。第１および第２のパターン化フォトレジスト層はともに、所望の隆起特徴部を画定する領域を形成する。これらは、電解めっき水溶液に接触可能である。図１ｈは、第２の連続電解めっきを、隆起特徴部を所望する領域１５０にのみ、導電性材料を成膜する、次のステップを示す。第１および第２の連続電解めっきの厚さの合計は、第１のフォトレジスト層の厚さを超えない。これにより、明確な対称形の隆起特徴部を形成する。隆起特徴部の幅は、回路配線または他の下部の回路特徴部（例えば、キャプチャパッド）の幅と同じである。図１ｉは、フォトレジスト層を除去して、第１の導電性層の露光した部分をエッチングした後の構造を示す。得られる物品は、隆起特徴部の占めるスペースの量ができるだけ小さく、これらを確実に機能させる、厚さが様々な回路である。本発明の方法では、フォトレジスト層を正確に位置合わせする必要がないので、撮像位置決め誤差が５０％以上の特性寸法の回路特徴部を許容することができる。

本発明の別の実施形態について、図２ａ〜２ｅに示す。プロセスフローの主な態様について図示している。フラッシュめっき等の、周辺プロセスステップは図示していない。この実施形態では、隆起回路特徴部を、以下の方法をさらに用いて形成する。図２ａは、初期構成を示す。これは、フォトレジストをコートする表面上に第１の導電性層（例えば、銅）（図示せず）を有する誘電体基板１０５（例えば、ポリイミド）に第１の感光性レジスト（フォトレジスト）１１５をコーティングすることにより、形成する。図２ｂは、第１のフォトレジスト層を次に放射線パターンで露光して架橋部分１２０を形成して、フォトレジストの非架橋部分を現像して（すなわち、剥離して）、所望の回路画像またはパターンを生成することを示している。図２ｃは、導電性材料を回路パターンに電解めっきする、次のステップを示す。めっきした導電性材料１３０を、フォトレジスト現像プロセスにより露光した第１の導電性層の部分上に成膜する。第２の導電性層の厚さは、第１のフォトレジスト層の厚さより薄い。図２ｄは、めっき後に第１のフォトレジスト層を除去せずに、第２のフォトレジスト層を構造にコートして、放射線パターンで露光して、架橋部分１４０を形成して、フォトレジストの非架橋部分を現像して、回路撮像（例えば、配線）の特徴部の前後軸に垂直に延びるチャネル特徴部を形成する、次のステップを示す。第１のフォトレジスト層のレベルまでは導電性材料をめっきしないようにしているので、第１のフォトレジスト層および第２のフォトレジストが形成するチャネルの側壁により、明確なキャビティ１５５を形成する。これらのキャビティは、回路特徴部（例えば、配線）の一部分に配置されている。次に、さらにめっきを施して、キャビティを第１のフォトレジスト層の高さまで導電性材料で充填する。第２のめっきステップを行った後で、フォトレジストを全て除去する。次に、図２ｅに示すように、第１の導電性層の露光した部分をエッチングして、隆起特徴部１５０を有する絶縁配線を残す。隆起特徴部の幅は、回路配線の幅と同じである。本発明による正確さにより、隆起特徴部を、周囲の回路構成に対して最小誤差で位置合わせすることができる。

フォトレジスト層に画定された開口部は、第２のフォトレジスト層を第１のフォトレジスト層に正確に位置合わせすることなく形成されることに留意されたい。本発明の方法により、微細なピッチの特徴部をＸ方向に設計することができ、粗いピッチの特徴部をＹ方向に設計することができる。第２の現像したフォトレジスト層により画定されたチャネルは、第１のフォトレジスト層内の回路パターンに正確に位置合わせする必要がない。これは、回路パターンは一般に、Ｘ方向に沿って延びているからである。チャネル撮像をＹ方向に正確に位置合わせする必要がないのは、チャネル撮像のピッチが粗いからである。

前述の説明では概ね、例えば、正方形および矩形といった、長さ寸法を有する隆起特徴部の形成について説明しているが、本発明の方法を、例えば、円形および楕円形といった、湾曲した寸法を有する隆起特徴部に用いることもできる。図３は、例えば、本発明の方法により形成した円形隆起特徴部を有する実際のフリップチップ回路を示す。図３に示す構造を形成するためには、直径が約１００μｍの円形パッドを終端部に有する配線のために、成膜して現像した第１のフォトレジスト層をパターン化した。導電性材料を電気めっきして、部分的にパターンに充填した後で、フォトレジストの第２の層を成膜して現像した。フォトレジストの第２の層のパターンは、直径が約１５０μｍの連続した円形開口部を含む。円形開口部を、前のステップにより形成した円形パッド特徴部におおよそ重ねて配置した。導電性材料を再び電気めっきして、パッド特徴部の高さがおおよそ第１のフォトレジスト層の高さになるように形成した。次に、フォトレジスト層を除去して、隆起円形パッド特徴部を有する配線を残した。隆起パッド特徴部は、実質的に同じ直径を有する、２つの層の成膜した導電性材料を含み、実質的に縦方向に位置合わせされている。本発明の方法のこの実施形態により、第１のフォトレジスト層により、所望の隆起特徴部の直径を設定した。第２のフォトレジスト層内の開口部は、十分な正確さで円形特徴部と重ねて導電性材料を円形特徴部上にめっきするだけでなく、異なるパッドと接続する配線上にもめっきすることが可能である。

本発明について、以下の実施例により説明する。

本発明を実証するために、回路および隆起特徴部を有する物品を作製した。片面に３μｍの銅を有する３８μｍ厚さのポリイミド膜を基板として用いた。３０μｍ厚さのフォトレジスト層を銅の上にコートした。フォトレジスト部分を放射線に露光して（架橋させ）、フォトレジストの非架橋部分を現像することにより、５０μｍ配線パターンを形成した。次に、１５μｍ厚さの銅層を、残余のフォトレジストの間で露光した銅部分上にめっきした。次に、３０μｍ厚さの第２のフォトレジスト層を、この構造の上にコートした。フォトレジスト部分を放射線に露光して（架橋させ）、フォトレジストの非架橋部分を現像することにより、１００μｍ幅のチャネルパターンを、第２のフォトレジスト層に形成した。次に、第１および第２のフォトレジスト層の残余の部分から形成した矩形開口部内に予めめっきした銅部分の上に、１５μｍ厚さの第２の銅層をめっきした。フォトレジストを除去して、特定の領域に隆起特徴部を有する配線を露出した。次に、３μｍの銅をエッチングして、基板上のもともとの銅コーティングを除去することにより、配線を分離する。

本発明の範囲および精神から逸脱することなく、本発明の各種の変更および代替について、当業者には明らかになるであろう。本発明は、本明細書で説明した実施形態に必要以上に限定されるものではないことを理解されたい。

本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法の一実施形態のステップを示す。 本発明の方法を用いて形成したフリップチップ回路のデジタル撮像を示す。

Claims (20)

1. 基板を提供するステップと、
   フォトレジストの第１のパターン層を前記基板上に作製するステップと、
   導電性材料を、前記フォトレジストが形成したパターンで前記フォトレジスト層の厚さより薄い厚さに成膜するステップと、
   前記導電性材料の少なくとも一部分を露光するように、フォトレジストの第２のパターン層をフォトレジストの前記第１のパターン層と少なくとも部分的に重ねて作製するステップと、
   前記導電性材料の最も厚い部分の高さがフォトレジストの前記第１の層の高さを超えないように、追加の導電性材料を、フォトレジストの前記第１および第２の層で形成した前記パターンで成膜するステップと、を含む、方法。
2. 前記フォトレジストの少なくとも一部分を除去するステップをさらに含む、請求項１に記載の方法。
3. 前記基板が、金属コート誘電体材料を備える、請求項１に記載の方法。
4. 前記金属コーティングが５μｍより薄い厚さである、請求項３に記載の方法。
5. 前記第１の成膜した導電性材料の厚さが、第１のフォトレジスト層の厚さの約２０％〜約７５％である、請求項１に記載の方法。
6. 前記第１のフォトレジスト層が、約４０μｍの厚さである、請求項１に記載の方法。
7. 前記第１の成膜した導電性材料が、約１５〜約２５μｍの厚さである、請求項６に記載の方法。
8. 前記基板が誘電体材料であり、フォトレジストの前記第１のパターン層を作製する前に、導電性材料を前記誘電体材料に成膜する、請求項１に記載の方法。
9. 前記誘電体材料上の前記導電性材料をスパッタリングにより成膜する、請求項８に記載の方法。
10. 前記誘電体材料上の前記導電性材料を積層により成膜する、請求項８に記載の方法。
11. 前記導電性材料を覆うフォトレジストを除去した後で、前記誘電体材料上の前記導電性材料の露光した部分を除去するステップをさらに含む、請求項８に記載の方法。
12. 基板を提供するステップと、
    未硬化のフォトレジスト層を前記基板に塗布するステップと、
    少なくとも一部分を除いて、パターンを前記フォトレジストに硬化するステップと、
    前記未硬化のフォトレジストを前記少なくとも一部分から除去することにより、少なくとも１つの第１のキャビティを前記フォトレジスト内に形成するステップと、
    導電性材料を前記第１のキャビティ内に、前記フォトレジスト層の厚さより薄い厚さに成膜するステップと、
    第２の未硬化のフォトレジスト層を前記フォトレジストおよび導電性材料層に塗布するステップと、
    第２の部分が前記少なくとも１つの第１のキャビティと少なくとも部分的に重なっている、少なくとも１つの前記第２の部分を除いて、パターンを前記フォトレジストに硬化するステップと、
    前記未硬化のフォトレジストを前記少なくとも１つの第２の部分から除去することにより、第２のキャビティが前記少なくとも１つの第１のキャビティと少なくとも部分的に重なっている、少なくとも１つの前記第２のキャビティを前記フォトレジスト内に形成するステップと、
    導電性材料の最も厚い部分の高さがフォトレジスト材料の前記第１の層の高さを超えないで、導電性材料を前記少なくとも１つの第２のキャビティ内に所望の厚さに成膜するステップと、を含む、方法。
13. 第１の面および第２の金属コート面を有する誘電体膜を提供するステップと、
    未硬化のフォトレジスト層を前記誘電体膜の前記第２の金属コート面に塗布するステップと、
    少なくとも一部分を除いて、パターンを前記フォトレジストに硬化するステップと、
    前記未硬化のフォトレジストを前記少なくとも一部分から除去することにより、少なくとも１つのキャビティを前記フォトレジスト内に形成するステップと、
    金属を前記第１のキャビティ内にフォトレジスト層の厚さより薄い厚さに成膜するステップと、
    第２の未硬化のフォトレジスト層を前記フォトレジストおよび金属層に塗布するステップと、
    第２の部分が前記少なくとも１つの第１のキャビティと部分的に重なっている、少なくとも１つの前記第２の部分を除いて、パターンを前記フォトレジストに硬化するステップと、
    前記未硬化のフォトレジストを前記少なくとも１つの第２の部分から除去することにより、第２のキャビティが前記少なくとも１つの第１のキャビティと少なくとも部分的に重なっている、少なくとも１つの前記第２のキャビティを前記フォトレジストに形成するステップと、
    金属の最も厚い部分の全高さがフォトレジストの前記第１の層の高さを超えないで、金属を前記少なくとも１つの第２のキャビティ内に所望の厚さに成膜するステップと、を含む、方法。
14. フォトレジストの少なくとも一部分を除去するステップと、
    前記除去したフォトレジストで覆われていた前記部分の前記誘電体基板上の前記コートされた金属を除去するステップと、をさらに含む、請求項１３に記載の方法。
15. 基板を提供するステップと、
    未硬化のネガフォトレジスト層を前記基板に塗布するステップと、
    少なくとも一部分を除いて、パターンを前記フォトレジストに硬化するステップと、
    前記未硬化のフォトレジストを前記少なくとも一部分から除去することにより、少なくとも１つのキャビティを前記フォトレジスト内に形成するステップと、
    導電性材料を前記第１のキャビティ内に前記フォトレジスト層の厚さより薄い厚さに成膜するステップと、
    ポジフォトレジスト層を前記ネガフォトレジストおよび導電性材料層に塗布するステップと、
    第２の部分が前記少なくとも１つの第１のキャビティと部分的に重なっている、露光したポジフォトレジストパターンを少なくとも１つの前記第２の部分に形成するステップと、
    前記露光したポジフォトレジストを前記少なくとも一部分から除去することにより、第２のキャビティが少なくとも１つの前記第１のキャビティと少なくとも部分的に重なっている、少なくとも１つの前記第２のキャビティを前記フォトレジストに形成するステップと、
    構造の導電性材料の部分の最も高い部分の全厚さがフォトレジスト材料の前記第１の層の高さを超えないで、導電性材料を前記少なくとも１つの第２のキャビティ内に所望の厚さに成膜するステップと、を含む、方法。
16. 基板と、
    配線パターンを有する導電性層と、
    配線の一部分上の隆起特徴部であって、前記隆起特徴部の幅が前記隆起特徴部を配置する前記配線部分の幅と実質的に同じである、隆起特徴部と、を備える、物品。
17. 前記隆起特徴部が角形である、請求項１６に記載の物品。
18. 基板と、
    配線パターンを有する導電性層と、
    配線の一部分上の隆起特徴部であって、同じかまたは異なる導電性材料の少なくとも２つの層を有し、前記２つの層のＸおよびＹ寸法が実質的に同じであり、前記２つの層が実質的に縦方向に位置合わせされている、隆起特徴部と、を備える、物品。
19. 前記隆起特徴部が丸形である、請求項１８に記載の物品。
20. 前記隆起特徴部が円形である、請求項１９に記載の物品。
    

Images