JP2006202959A - 配線板の製造方法 - Google Patents

Abstract

【課題】 配線上にバンプが形成された配線板の、配線の微細化、狭ピッチ化を容易にする。
【解決手段】 絶縁基板の表面に導体パターンを形成し、前記導体パターン上にバンプを形成する配線板の製造方法であって、絶縁基板の表面に導電性のシード層を形成する工程と、前記シード層上に、導体パターンを形成するための開口部を有する第１レジストを形成する工程と、前記第１レジストの開口部内に電気めっきにより導体を充填する工程と、前記第１レジストおよび充填した導体上に第２レジストを形成し、前記第２レジストの前記バンプを形成する領域を開口する工程と、前記導体パターンの側面と前記第１レジストとが密着した状態で、前記第１レジストの開口部内に充填した導体を電極とした電気めっきにより、前記第２レジストの開口部内にバンプを形成する工程とを有する。
【選択図】 図３

Description

本発明は、配線板の製造方法に関し、特に、COF（Chip On Film）と呼ばれる形態の半導体装置に用いる配線板の製造方法に適用して有効な技術に関するものである。

従来、絶縁基板に配線（導体パターン）を設けた配線板上に半導体チップを実装した半導体装置には、COFと呼ばれる形態の半導体装置がある。以下、前記COFと呼ばれる形態の半導体装置のことを、単にCOFと称する。

前記COFは、たとえば、図７（ａ）および図７（ｂ）に示すように、絶縁基板１の一表面に配線（導体パターン）４が設けられた配線板上に、前記半導体チップ７が実装されている。このとき、前記配線板の配線４と、前記半導体チップ７の外部電極７０１は、たとえば、スタッドバンプ等のバンプ６を介して電気的に接続される。またこのとき、前記配線板の配線４は、たとえば、ニッケル・クロム合金めっき等のシード層２を介して、前記絶縁基板１と接着されている。

また、前記COFは、たとえば、液晶ディスプレイを駆動させるドライバICのような半導体装置に適用されている。前記液晶ディスプレイ用のドライバICは、液晶ディスプレイの高精細化にともない、多ピン化、高密度化が進んでいる。特に、コンピュータ用のディスプレイやテレビ受像器等の大型の液晶ディスプレイを駆動させるドライバICでは、多ピン化、高密度化に加え、小型化も進んでおり、配線板の配線の狭ピッチ化が進んでいる。

また、前記COFを製造する場合、前記配線板上に前記半導体チップを搭載（実装）する工程では、従来、図８（ａ）に示すように、前記半導体チップ７の外部電極７０１上に前記バンプ６を設けておくのが一般的である。このとき、前記外部電極７０１上に設けたバンプ６と前記配線４は、はんだ接合材を用いた接合、あるいは熱圧着や超音波を併用した熱圧着で電気的に接続している。しかしながら、近年の半導体チップ７の小型化および高機能化にともなう外部電極７０１の高密度化や、前記半導体チップ７の薄型化にともない、前記半導体チップ７の外部電極７０１上に前記バンプ６を形成することが困難になりつつある。そのため、近年、前記半導体チップ７の外部電極７０１上でなく、図８（ｂ）に示すように、前記配線板の配線４上に前記バンプ６を設けておく方法が提案されている。

前記配線板の配線４上に前記バンプ６を設ける方法としては、たとえば、前記絶縁基板１の表面に前記配線４を形成した後、前記配線４のあらかじめ定められた位置に、ディスペンサを用いる方式や印刷方式等により、銅ペースト，銀ペースト，はんだペースト等の導電性ペーストを塗布する方法が提案されている（たとえば、特許文献１を参照。）。また、その他にも、たとえば、前記絶縁基板１の表面に前記配線４を形成した後、前記配線４上にめっきレジストを形成し、電気銅めっき等のめっき処理で前記バンプ６を形成する方法が提案されている。

しかしながら、近年の前記半導体チップ７の外部電極７０１の高密度化にともない、前記配線４のピッチ（導体ピッチ）が30μｍ程度と非常に狭くなってきており、幅（導体幅）も15μｍ程度の配線板が要求されるようになってきている。この場合、前記特許文献１に記載されたような方法では、導電性ペーストを塗布する際の位置合わせが困難であるという問題が生じる。また、形成する前記バンプ６が小さいので、印刷不良によるバンプの形状不良が起こりやすいという問題も生じる。

一方、前記めっきで前記バンプ６を形成する場合、たとえば、図９（ａ）および図９（ｂ）に示すように、前記絶縁基板１の配線４を形成した面にめっきレジスト９を形成し、前記めっきレジスト９のバンプを形成する領域に開口部９Ａを形成する。前記めっきレジスト９には、通常、図９（ａ）および図９（ｂ）に示したように、形成するバンプ１つに対して１個の開口部を形成している。このとき、配線４の狭ピッチ化が進んで配線の幅（導体幅）ＣＷが小さくなると、それにともない前記開口部９Ａの開口面積が小さくなり、めっき液が前記開口部９Ａ内に入りにくくなる。特に、大型ディスプレイ用のドライバICに用いる配線板では、前記配線４の導体幅ＣＷ、言い換えると、バンプ６を形成するための開口部９Ａの径が15μｍ程度になりつつある。このように、前記開口部９Ａの径が小さくなると、めっき液が入りにくくなるので、前記バンプ６の高さのばらつきや、形状不良が起こりやすいという問題が生じる。

また、前記開口部９Ａの位置は、主に、露光装置の精度で決まるが、その精度は一般的に配線の幅方向において左右に10μｍ程度の誤差（ずれ）がある。そのため、前記開口部９Ａを形成するときに、図１０に示すような、配線幅方向の位置ずれが生じやすい。このように、前記開口部９Ａの位置がずれた状態で前記バンプ６を形成すると、前記バンプ６の形状不良により製造歩留まりが低下する、あるいは半導体チップを実装するときの実装不良の原因になるといった問題が生じる。そのため、前記バンプ６の小型化、言い換えると前記配線４の微細化が難しくなってきている。
特開平５−１３５０５号公報

本発明が解決しようとする問題点は、前記背景技術で説明したように、前記配線４上にバンプ６を形成する配線板では、前記配線４の微細化、狭ピッチ化が難しくなってきているという点である。そのため、たとえば、COF等の半導体装置の多ピン化、小型化が難しくなってきている。

本発明の目的は、配線上にバンプが形成された配線板において、配線の微細化、狭ピッチ化を容易にすることが可能な配線板の製造方法を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本発明は、絶縁基板の表面に導体パターンを形成する工程と、前記導体パターンのあらかじめ定められた位置にバンプを形成する工程とを有する配線板の製造方法であって、前記導体パターンを形成する工程は、前記絶縁基板の表面にシード層を形成する工程と、前記シード層上に、導体パターンを形成するための開口部を有する第１レジストを形成する工程と、前記第１レジストの開口部内に電気めっきにより導体を充填する工程とを有し、前記バンプを形成する工程は、前記第１レジストの開口部内に電気めっきにより導体を充填した後、前記第１レジストおよび充填した導体上に第２レジストを形成し、前記第２レジストの前記バンプを形成する領域を開口する工程と、前記導体パターンの側面と前記第１レジストとが密着した状態で、前記第１レジストの開口部内に充填した導体を電極とした電気めっきにより、前記第２レジストの開口部内に前記バンプを形成する工程とを有することを主要な特徴とする。

本発明の配線板の製造方法は、前記バンプを形成するときに、前記導体パターンの側面と前記第１レジストが密着した状態になっている。そのため、電気めっきで前記バンプを形成すれば、第２レジストの１つの開口部内に複数本の導体パターンが露出していても、前記バンプが隣接する導体パターンの方向に成長するのを抑制できる。このことから、隣接するバンプ同士の接触、短絡を防ぐことができ、前記導体パターンの微細化、狭ピッチ化が容易になる。

また、前記第２レジストの１つの開口部内に複数本の導体パターンを露出させた場合、形成するバンプ１個に対して１個の開口部を形成した場合に比べて開口面積が広くなる。そのため、前記第２レジストの開口部内にめっき液が入りやすくなる。また、配線幅方向に対する開口部の位置精度を考慮しなくてもよくなる。このことから、前記バンプの高さのばらつきや、形状不良を低減することができる。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

本発明の配線板の製造方法では、絶縁基板の表面にめっきで導体パターンを形成した後、前記導体パターンを形成するときに用いためっきレジスト（第１レジスト）を残しておき、前記導体パターンおよび前記第１レジスト上に第２レジストを形成し、めっきでバンプを形成する。このとき、前記第２レジストの開口部は、１つの開口部の底面に、複数本の導体が露出するように形成する。このようにすることで、前記導体パターンの微細化、狭ピッチ化が容易になるとともに、前記バンプの高さのばらつきや形状不良を低減することが可能となる。

図１乃至図５は、本発明による一実施例の配線板の製造方法を説明するための模式図であり、図１（ａ），図１（ｂ），図１（ｃ）は導体パターンを形成する各工程の断面図、図２（ａ）はバンプ形成用の第２レジストを形成する工程の平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’線断面図、図２（ｃ）は図２（ａ）のＢ−Ｂ’線断面図、図３（ａ）はバンプを形成する工程の平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ’線断面図、図３（ｃ）は図３（ａ）のＤ−Ｄ’線断面図、図４（ａ）および図４（ｂ）は第２レジストおよび第１レジストを除去する工程の断面図、図５（ａ）および図５（ｂ）はシード層の不要な部分を除去する工程の断面図である。なお、図４（ａ）および図５（ａ）は、図３（ａ）のＣ−Ｃ’線断面図、図４（ｂ）および図５（ｂ）は図３（ａ）のＤ−Ｄ’線断面図に相当する断面図である。

本実施例の配線板の製造方法は、たとえば、COFと呼ばれる実装形態の半導体装置に用いられる配線板、特に、配線の幅やピッチ、間隙が狭く、かつ、配線上にバンプが形成された配線板を製造するときに適用することができる方法である。以下、図１乃至図５を参照しながら、本実施例の配線板の製造方法について説明する。

本実施例の配線板の製造方法では、まず、図１（ａ）に示すように、絶縁基板１の一表面にシード層２を形成する。このとき、前記絶縁基板１には、たとえば、一方向に長尺なポリイミドテープを用いる。また、前記シード層２は、配線（導体パターン）を形成するときの下地となる層であり、たとえば、厚さが0.05μｍから0.5μｍ程度の無電解ニッケル・クロムめっき層を形成する。

次に、図１（ｂ）に示すように、前記シード層２上に、導体パターンを形成するための開口部３Ａを有する第１レジスト３を形成する。このとき、前記第１レジスト３は、たとえば、感光性のドライフィルムレジストを前記シード層２上に貼り合わせた後、露光、現像処理を行って前記開口部３Ａを形成する。

次に、図１（ｃ）に示すように、前記第１レジスト３の開口部３Ａ内に導体４を充填して導体パターンを形成する。このとき、前記導体４は、たとえば、前記シード層２を電極とした電気銅めっきで形成する。

次に、図２（ａ），図２（ｂ），図２（ｃ）に示すように、前記第１レジスト３および充填した導体４上に第２レジスト５を形成し、前記第２レジスト５のバンプを形成する領域を開口する。このとき、前記第２レジスト５も、前記第１レジスト３と同様に、感光性のドライフィルムレジストを貼り合わせた後、露光、現像処理を行って前記バンプを形成するための開口部５Ａを形成する。またこのとき、前記第２レジスト５に形成する開口部５Ａは、図２（ａ），図２（ｂ），図２（ｃ）に示したように、１つの開口部５Ａの底面に、複数本の導体４が露出するように形成する。

次に、図３（ａ）および図３（ｂ）に示すように、前記第２レジスト５の開口部５Ａ内にバンプ６を形成する。このとき、前記バンプ６は、たとえば、前記第１レジスト３に充填した導体４（シード層２）を電極とした電気銅めっきで形成する。

前記電気銅めっきは、通常、電極となる導体の表面上に積層するように成長する。そのため、本実施例のように、前記第２レジスト５の開口部５Ａに露出している導体４の側面が前記第１レジスト３と密着している場合、前記電気銅めっきは、図３（ｂ）に示したように、前記充填された導体４の露出面上にのみ析出する。このとき、前記第１レジスト３に充填された各導体４は前記第１レジスト３で絶縁されているので、前記導体４の露出面上に析出した電気銅めっき（バンプ６）は隣接する導体４の方向へは成長しにくい。そのため、前記導体４の間隙を5μｍ程度まで狭くした場合でも、隣接するバンプ６同士が接触、短絡するのを防げる。また、１つの開口部５Ａの開口面積が広いので、めっき液が入りやすく、バンプ６の高さのばらつきや形状不良が起こりにくい。

前記手順により前記バンプ６を形成したら、次に、図４（ａ）および図４（ｂ）に示すように、前記第２レジスト５および第１レジスト３を除去する。このとき、前記第１レジスト３と前記第２レジスト５が同じ材料であれば、一度の工程で除去できる。

次に、図５（ａ）および図５（ｂ）に示すように、前記シード層２の不要な部分を除去する。このとき、前記シード層２は、たとえば、厚さが0.05μｍから0.5μｍ程度であるので、不要な部分はフラッシュエッチング、すなわち、前記導体パターン４をエッチングレジストとしたエッチングで除去することができる。その後、必要に応じて、前記導体パターン４および前記バンプ６の表面に、すずめっき、金めっき等の機能めっきや、はんだ保護膜等の保護膜を形成すれば、バンプ付きの配線板を得ることができる。

図６は、本実施例の製造方法で製造した配線板を用いた半導体装置の一例を示す模式図であり、図６（ａ）は半導体装置の平面図、図６（ｂ）は図６（ａ）のＥ−Ｅ’線断面図である。なお、図６（ｂ）の断面図は、断面であることを示すハッチングを省略している。

本実施例の配線板の製造方法は、たとえば、液晶ディスプレイ駆動用のドライバIC等のCOFと呼ばれる実装形態の半導体装置に用いる配線板に適用することが好ましい。前記COFは、たとえば、図６（ａ）および図６（ｂ）に示すように、絶縁基板１の一表面に配線（導体パターン）４が設けられており、前記配線４が設けられた面に半導体チップ７が実装されている。このとき、前記配線板の配線４と半導体チップ７の外部電極７０１は、前記配線板の配線４上に形成したバンプ６を介して電気的に接続される。またこのとき、前記バンプ６と前記外部電極７０１の接続部の周辺は、たとえば、はんだ接合材８等で固定される。

前記液晶ディスプレイ駆動用のドライバIC（半導体装置）は、液晶ディスプレイの高精細化にともない多ピン化が進んでいる。特に、コンピュータ用のディスプレイやテレビ受像器等の大型の液晶ディスプレイを駆動させるためのドライバICは、高精細化にともなう多ピン化に加え、装置の小型化が進んでおり、たとえば、前記配線４のピッチＣＰおよび間隙ＣＳがそれぞれ、30μｍ，15μｍ程度の配線板が要求されるようになってきている。そのため、従来の印刷法等でバンプ６を形成することが困難になっていた。

しかしながら、本実施例の製造方法を用いることで、前記バンプ６の高さのばらつきや形状不良、あるいは隣接する配線の方向への成長を低減することができる。そのため、前記配線４の微細化、狭ピッチ化が容易であり、配線４のピッチＣＰおよび間隙ＣＳがそれぞれ、30μｍ，15μｍ程度の配線板でも容易に製造することができる。また、前記バンプ６の高さのばらつきが低減するので、前記配線板を用いて半導体装置を製造したときに、バンプ６と半導体チップ７の外部電極７０１の間での接続不良が起こりにくくなる。

以上説明したように、本実施例の配線板の製造方法によれば、第１レジスト３の開口部３Ａに導体４を充填して配線（導体パターン）を形成した後、前記第１レジスト３を残した状態で第２レジスト５を貼り合わせてバンプ６を形成することにより、第２レジスト５の開口部５Ａが、１つの開口部の底面に複数本の導体４が露出するように形成されていても、前記バンプ６が隣接する配線の方向へ成長するのを抑制することができる。そのため、導体パターン４の微細化、狭ピッチ化が容易になる。

また、前記第２レジスト５の開口部５Ａを、１つの開口部の底面に複数本の導体４が露出するように形成することで開口面積が広くなり、めっき液が開口部５Ａ内に入りやすくなる。そのため、前記バンプ６の高さのばらつきや形状不良を低減することができる。

また、隣接するバンプ６同士の接触を防ぎ、かつ、高さのばらつきや形状不良を低減できるので、配線板の製造歩留まりを向上させることができる。

また、前記バンプ６の高さのばらつきや形状不良を低減できるので、前記配線板に半導体チップ７を実装したときの、前記バンプ６と半導体チップ７の外部電極７０１の接続不良を低減することができる。

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

たとえば、本発明の配線板の製造方法は、前記実施例で示したようなCOFと呼ばれる実装形態の半導体装置に用いる配線板に限らず、他の、配線板の配線（導体パターン）と半導体チップの外部電極をバンプで接続する形態の半導体装置に用いる配線板を製造するときにも適用することができる。また、前記半導体装置に用いる配線板（インターポーザ）に限らず、他の用途で用いる配線板、たとえば、バーンイン試験で用いる配線板を製造するときに適用することもできる。また、その他にも、マザーボード，ドーターボードと呼ばれる、前記半導体装置等の複数個の電子装置（部品）を実装する配線板等を製造するときに適用してもよい。

また、前記実施例では、前記導体パターン４は、前記絶縁基板１の表面に形成したシード層２（ニッケル・クロム合金めっき）を電極とした電気めっきで形成したが、他の方法、たとえば、無電解めっきで形成することも可能である。前記導体パターン４を無電解銅めっきで形成する場合、前記シード層２はＰｄ等の触媒を用いて形成しておけばよい。また、前記無電解めっきで導体パターン４を形成するときには、前記導体パターン４全体を無電解めっきで形成してもよいし、無電解めっきを数μｍ析出させた後、前記無電解めっきを電極とした電気めっきを行ってもよい。

本発明による一実施例の配線板の製造方法を説明するための模式図であり、図１（ａ），図１（ｂ），図１（ｃ）は導体パターンを形成する工程の断面図である。 本発明による一実施例の配線板の製造方法を説明するための模式図であり、図２（ａ）はバンプ形成用の第２レジストを形成する工程の平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’線断面図、図２（ｃ）は図２（ａ）のＢ−Ｂ’線断面図である。 本発明による一実施例の配線板の製造方法を説明するための模式図であり、図３（ａ）はバンプを形成する工程の平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ’線断面図、図３（ｃ）は図３（ａ）のＤ−Ｄ’線断面図である。 本発明による一実施例の配線板の製造方法を説明するための模式図であり、図４（ａ）および図４（ｂ）は第２レジストおよび第１レジストを除去する工程の断面図である。 本発明による一実施例の配線板の製造方法を説明するための模式図であり、図５（ａ）および図５（ｂ）はシード層を除去する工程の断面図である。 本実施例の製造方法で製造した配線板を用いた半導体装置の一例を示す模式図であり、図６（ａ）は半導体装置の平面図、図６（ｂ）は図６（ａ）のＥ−Ｅ’線断面図である。 従来のCOF型の半導体装置の一例を示す模式図であり、図７（ａ）は半導体装置の平面図、図７（ｂ）は図７（ａ）のＦ−Ｆ’線断面図である。 従来のCOF型の半導体装置の製造方法を説明するための模式図であり、図８（ａ）は半導体チップ側にバンプを形成した例を示す図、図８（ｂ）は配線板側にバンプを形成した例を示す図である。 従来のバンプ付き配線板の製造方法の一例を説明するための模式図であり、図９（ａ）は平面図、図９（ｂ）は図９（ａ）のＧ−Ｇ’線断面図である。 図９に示したバンプの形成方法の課題を説明するための模式図である。

符号の説明

１…絶縁基板
２…シード層
３…第１レジスト
３Ａ…第１レジストの開口部
４…導体（導体パターン，配線）
５…第２レジスト
５Ａ…第２レジストの開口部
６…バンプ
７…半導体チップ
７０１…半導体チップの外部電極
８…接合材
９…めっきレジスト
９Ａ…めっきレジストの開口部

Claims (2)

1. 絶縁基板の表面に導体パターンを形成する工程と、前記導体パターンのあらかじめ定められた位置にバンプを形成する工程とを有する配線板の製造方法であって、
   前記導体パターンを形成する工程は、前記絶縁基板の表面に導電性のシード層を形成する工程と、前記シード層上に、導体パターンを形成するための開口部を有する第１レジストを形成する工程と、前記第１レジストの開口部内に電気めっきにより導体を充填する工程とを有し、
   前記バンプを形成する工程は、前記第１レジストの開口部内に電気めっきにより導体を充填した後、前記第１レジストおよび充填した導体上に第２レジストを形成し、前記第２レジストの前記バンプを形成する領域を開口する工程と、前記導体パターンの側面と前記第１レジストとが密着した状態で、前記第１レジストの開口部内に充填した導体を電極とした電気めっきにより、前記第２レジストの開口部内に前記バンプを形成する工程とを有することを特徴とする配線板の製造方法。
2. 前記第２レジストを開口する工程は、１つの開口部の底面に、複数本の前記導体が露出するように開口することを特徴とする請求項１に記載の配線板の製造方法。
   
   

Images