JP2006118945A - 薄膜プローブシートおよび半導体チップ検査装置 - Google Patents
薄膜プローブシートおよび半導体チップ検査装置 Download PDFInfo
- Publication number
- JP2006118945A JP2006118945A JP2004306141A JP2004306141A JP2006118945A JP 2006118945 A JP2006118945 A JP 2006118945A JP 2004306141 A JP2004306141 A JP 2004306141A JP 2004306141 A JP2004306141 A JP 2004306141A JP 2006118945 A JP2006118945 A JP 2006118945A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- probe sheet
- contact
- contact terminals
- film probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Abstract
【解決手段】 半導体チップの高集積化に伴う狭ピッチかつ高密度な電極パッドへの接触、および半導体チップの検査を行う高精度な薄膜プローブシートとして、尖った先端を有し電極パッドと同程度に高密度化および狭ピッチ化した微細接触端子の端子周辺領域にあらかじめ端子金属と選択的に除去可能な金属膜が配設された大きな空間領域を形成することにより、検査工程でのダメージの発生を大幅に低減し、微細化と同時に耐久性が向上した検査装置を供する。
【選択図】 図3
Description
図1は、本発明の実施の形態1における薄膜プローブシートの全体断面構成図、図2は、図1の薄膜プローブシートにおける製造工程を示す説明図、図3は、図1の薄膜プローブシートにおける断面構成、および形状概要の関係を示す説明図、図4は、図3のA部の接触端子における詳細構造を示す断面模式図である。
図5は、本発明の実施の形態2における接触端子のシリコン穴型へのめっき析出性の概要を示す断面の模式図である。
図6は、本発明の実施の形態3における薄膜プローブシートと液晶表示パネル対応半導体素子の電極パッドとの配置を示す構造図、図7は、本発明の実施の形態3における電極パッドと接触端子の配置概要の関係を示す平面図、および金バンプが形成された半導体素子の電極パッドのめっき析出状態を示す断面の模式図である。
図8は、本発明の実施の形態4における薄膜プローブシートの課題を示す平面外観模式図、図9は、図8の薄膜プローブシートにおいて接触端子近傍にダミー配線を形成した平面外観、および配線構成の模式図、図10は、図8の薄膜プローブシートにおいて接触端子領域にダミー配線、および支持金属を形成した模式図である。
図11は、本発明の実施の形態5における薄膜プローブシートの接触端子を接続させた薄膜プローブシートの一例を示す概要図、図12は、図11の薄膜プローブシートを搭載した検査用プローブカードの形態の概要を示す断面図、図13は、図11の薄膜プローブシートを搭載した半導体チップ検査装置の全体概要を示す断面図、図14は、本発明の実施の形態5における半導体チップ検査装置による電極パッドが並設された半導体チップに対する検査の外観を示す概要図である。
Claims (9)
- 被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、かつ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、
前記複数の接触端子の近傍周辺領域に接触端子を構成する第1の金属膜と選択的に除去可能な第2の金属膜を配設し、前記第2の金属膜を後工程で除去することで接触端子間に隙間を設け、前記接触端子の高さを高くしたことを特徴とする薄膜プローブシート。 - 被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、かつ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、
前記薄膜プローブシートを構成する基材シートは、前記複数の接触端子が配設される領域が周辺の領域より凹状に窪んだ形状を有していることを特徴とする薄膜プローブシート。 - 被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、かつ配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、
前記複数の接触端子の近傍周辺領域に配設された第2の金属膜のうち、前記接触端子上に形成された領域のみ選択的に残し、前記第2の金属膜の周辺が絶縁層を構成する樹脂基材で覆われたことを特徴とする薄膜プローブシート。 - 請求項1〜3のいずれか1項に記載の薄膜プローブシートにおいて、
前記接触端子の先端形状は、四角錐、または四角錐台形状の面を頂点とすることを特徴とする薄膜プローブシート。 - 請求項1〜4のいずれか1項に記載の薄膜プローブシートにおいて、
前記接触端子は、ニッケル、ロジウム、パラジウム、イリジウム、ルテニウム、タングステン、クロム、銅、または錫からなる群より選択された少なくとも1種の金属、あるいは前記金属の合金膜を積層した構成であることを特徴とする薄膜プローブシート。 - 請求項1記載の薄膜プローブシートにおいて、
前記第2の金属膜は、ニッケル、銅、錫より選択された少なくとも1種の金属であることを特徴とする薄膜プローブシート。 - 被検査対象物に配設された電極と電気的に接触する複数の接触端子と、絶縁層のスルーホールを介して前記接触端子から引き出された個々の配線と、前記配線と電気的に接続され、かつ多層配線基板の電極に接続される複数の周辺電極とを有する薄膜プローブシートであって、
前記複数の接触端子の近傍周辺領域に配設された第2の金属膜のうち、前記接触端子上に選択的に残される金属膜の形状が、多角形、あるいは円筒形の支柱状からなり、かつ前記接触端子を構成する第1の金属膜と選択的に除去された第2の金属膜の形成された空間領域の窪みの深さ、または高さがあらかじめ形成された四角錐形状、もしくは四角錐台形状の高さより十分大きな寸法からなり、前記接触端子の高さを高くしたことを特徴とする薄膜プローブシート。 - 請求項1〜7のいずれか1項に記載の薄膜プローブシートにおいて、
前記薄膜プローブシートを搭載した配線基板、および押しつけ力を付与する押しつけ手段を有することを特徴とする薄膜プローブシート。 - 請求項1〜8のいずれか1項に記載の薄膜プローブシートを備えたことを特徴とする半導体チップ検査装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306141A JP4535494B2 (ja) | 2004-10-20 | 2004-10-20 | 薄膜プローブシートの製造方法および半導体チップの検査方法 |
KR1020050097989A KR100740026B1 (ko) | 2004-10-20 | 2005-10-18 | 박막 프로브 시트 및 반도체 칩 검사 장치 |
US11/253,575 US20060094162A1 (en) | 2004-10-20 | 2005-10-20 | Thin film probe sheet and semiconductor chip inspection system |
KR1020070019170A KR100801395B1 (ko) | 2004-10-20 | 2007-02-26 | 프로브 시트의 제조 방법 |
US12/883,982 US20110014727A1 (en) | 2004-10-20 | 2010-09-16 | Thin film probe sheet and semiconductor chip inspection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306141A JP4535494B2 (ja) | 2004-10-20 | 2004-10-20 | 薄膜プローブシートの製造方法および半導体チップの検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006118945A true JP2006118945A (ja) | 2006-05-11 |
JP4535494B2 JP4535494B2 (ja) | 2010-09-01 |
Family
ID=36262541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004306141A Expired - Fee Related JP4535494B2 (ja) | 2004-10-20 | 2004-10-20 | 薄膜プローブシートの製造方法および半導体チップの検査方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20060094162A1 (ja) |
JP (1) | JP4535494B2 (ja) |
KR (2) | KR100740026B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008147803A1 (en) * | 2007-05-23 | 2008-12-04 | Texas Instrument Incorporated | Probe test system and method for testing a semiconductor package |
US7537943B2 (en) | 2006-10-24 | 2009-05-26 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
US8062911B2 (en) | 2006-12-28 | 2011-11-22 | Renesas Electronics Corporation | Method of manufacturing a semiconductor integrated circuit device and a method of manufacturing a thin film probe sheet for using the same |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4708269B2 (ja) * | 2006-06-22 | 2011-06-22 | シャープ株式会社 | 半導体装置、及び半導体装置の検査方法 |
JP4910833B2 (ja) * | 2007-03-29 | 2012-04-04 | セイコーエプソン株式会社 | 液体収容容器、液体収容容器の再生方法、液体収容容器におけるシール方法 |
KR100924559B1 (ko) * | 2008-03-07 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
US8042405B2 (en) * | 2008-07-23 | 2011-10-25 | University Of Kentucky Research Foundation | Method and apparatus for characterizing microscale formability of thin sheet materials |
JP2010276541A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置 |
US8896336B2 (en) | 2010-07-06 | 2014-11-25 | Formfactor, Inc. | Testing techniques for through-device vias |
JPWO2012035688A1 (ja) * | 2010-09-16 | 2014-01-20 | パナソニック株式会社 | 半導体装置、半導体装置ユニット、および半導体装置の製造方法 |
JP6271257B2 (ja) | 2014-01-08 | 2018-01-31 | 東京エレクトロン株式会社 | 基板検査装置及びプローブカード搬送方法 |
KR101970296B1 (ko) * | 2017-04-07 | 2019-04-18 | 이근주 | 태양전지 셀용 웨이퍼의 검사장치 |
WO2023277524A1 (ko) * | 2021-06-28 | 2023-01-05 | 백정균 | 검사용 탐침부재 및 그 제조방법 |
WO2023237546A1 (en) * | 2022-06-07 | 2023-12-14 | Technoprobe S.P.A. | Improved measurement system for the testing of high-frequency devices |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0451535A (ja) * | 1990-06-20 | 1992-02-20 | Hitachi Ltd | 半導体lsi検査装置用プローブヘッドの製造方法および検査装置 |
JPH10308423A (ja) * | 1997-05-09 | 1998-11-17 | Hitachi Ltd | 半導体素子の製造方法および半導体素子へのプロービング方法 |
JPH1123615A (ja) * | 1997-05-09 | 1999-01-29 | Hitachi Ltd | 接続装置および検査システム |
JP2000150594A (ja) * | 1998-11-05 | 2000-05-30 | Hitachi Ltd | 接続装置および押さえ部材付配線フィルムの製造方法並びに検査システムおよび半導体素子の製造方法 |
JP2001168156A (ja) * | 1997-12-29 | 2001-06-22 | Internatl Business Mach Corp <Ibm> | プロダクト・ウエハをテストする方法及び装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0680713B2 (ja) * | 1989-10-11 | 1994-10-12 | 三菱電機株式会社 | ウエハ試験用プローブカードおよびその製造方法 |
US5225037A (en) * | 1991-06-04 | 1993-07-06 | Texas Instruments Incorporated | Method for fabrication of probe card for testing of semiconductor devices |
US5180977A (en) * | 1991-12-02 | 1993-01-19 | Hoya Corporation Usa | Membrane probe contact bump compliancy system |
JP3677027B2 (ja) * | 1994-02-21 | 2005-07-27 | 株式会社ルネサステクノロジ | 接続装置 |
JP3096234B2 (ja) * | 1995-10-30 | 2000-10-10 | 日東電工株式会社 | プローブ構造の製造方法 |
JP3022312B2 (ja) * | 1996-04-15 | 2000-03-21 | 日本電気株式会社 | プローブカードの製造方法 |
JP3420703B2 (ja) * | 1998-07-16 | 2003-06-30 | 株式会社東芝 | 半導体装置の製造方法 |
JP2000049250A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Microelectronics Corp | 半導体装置 |
JP4084498B2 (ja) * | 1998-10-27 | 2008-04-30 | 松下電器産業株式会社 | 検査用基板 |
JP2001033487A (ja) * | 1999-07-22 | 2001-02-09 | Mitsubishi Electric Corp | 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法 |
JP4480258B2 (ja) * | 2000-03-29 | 2010-06-16 | 株式会社日本マイクロニクス | 半導体デバイス検査装置における電気的接触装置 |
JP2003031610A (ja) * | 2001-07-16 | 2003-01-31 | Nec Corp | 半導体装置及びそのワイヤーボンディング方法 |
KR20040089244A (ko) * | 2003-04-11 | 2004-10-21 | 주식회사 유림하이테크산업 | 프로브 카드의 니들 어셈블리 |
US7332921B2 (en) * | 2004-03-26 | 2008-02-19 | Cypress Semiconductor Corporation | Probe card and method for constructing same |
KR100633456B1 (ko) * | 2004-11-24 | 2006-10-16 | 주식회사 유니테스트 | 깊게 파진 트렌치를 구비하는 프로브 카드 및 그 제조방법 |
-
2004
- 2004-10-20 JP JP2004306141A patent/JP4535494B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-18 KR KR1020050097989A patent/KR100740026B1/ko not_active IP Right Cessation
- 2005-10-20 US US11/253,575 patent/US20060094162A1/en not_active Abandoned
-
2007
- 2007-02-26 KR KR1020070019170A patent/KR100801395B1/ko not_active IP Right Cessation
-
2010
- 2010-09-16 US US12/883,982 patent/US20110014727A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0451535A (ja) * | 1990-06-20 | 1992-02-20 | Hitachi Ltd | 半導体lsi検査装置用プローブヘッドの製造方法および検査装置 |
JPH10308423A (ja) * | 1997-05-09 | 1998-11-17 | Hitachi Ltd | 半導体素子の製造方法および半導体素子へのプロービング方法 |
JPH1123615A (ja) * | 1997-05-09 | 1999-01-29 | Hitachi Ltd | 接続装置および検査システム |
JP2001168156A (ja) * | 1997-12-29 | 2001-06-22 | Internatl Business Mach Corp <Ibm> | プロダクト・ウエハをテストする方法及び装置 |
JP2000150594A (ja) * | 1998-11-05 | 2000-05-30 | Hitachi Ltd | 接続装置および押さえ部材付配線フィルムの製造方法並びに検査システムおよび半導体素子の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7537943B2 (en) | 2006-10-24 | 2009-05-26 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
US8062911B2 (en) | 2006-12-28 | 2011-11-22 | Renesas Electronics Corporation | Method of manufacturing a semiconductor integrated circuit device and a method of manufacturing a thin film probe sheet for using the same |
US8206997B2 (en) | 2006-12-28 | 2012-06-26 | Renesas Electronics Corporation | Method of manufacturing a semiconductor integrated circuit device and a method of manufacturing a thin film probe sheet for using the same |
WO2008147803A1 (en) * | 2007-05-23 | 2008-12-04 | Texas Instrument Incorporated | Probe test system and method for testing a semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR20070041461A (ko) | 2007-04-18 |
KR100740026B1 (ko) | 2007-07-18 |
US20060094162A1 (en) | 2006-05-04 |
KR100801395B1 (ko) | 2008-02-05 |
KR20060054069A (ko) | 2006-05-22 |
US20110014727A1 (en) | 2011-01-20 |
JP4535494B2 (ja) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100801395B1 (ko) | 프로브 시트의 제조 방법 | |
JP4465995B2 (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
JP2010276541A (ja) | 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置 | |
US7573281B2 (en) | Probe for inspecting one or more semiconductor chips | |
KR20120067977A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
WO2000010016A1 (fr) | Contacteur et procede de production de contacteur | |
KR20010012353A (ko) | 접속 장치 및 프로빙 시스템 | |
KR20070083514A (ko) | 동일 평면상에 있는 접착 패드를 기판에 형성하는 방법과장치 | |
JP2007218890A (ja) | プローブ組立体 | |
JP2796070B2 (ja) | プローブカードの製造方法 | |
JP4615057B1 (ja) | プローブカード | |
JP2004144742A (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
JP3955795B2 (ja) | 半導体装置の製造方法 | |
JP2009257910A (ja) | 二重弾性機構プローブカードとその製造方法 | |
KR100746884B1 (ko) | 접속 장치, 반도체 칩 검사 장치 및 반도체 장치의 제조방법 | |
JP5859834B2 (ja) | プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法 | |
JP4246558B2 (ja) | プローブ用配線基板及び半導体素子の製造方法 | |
JP2002139554A (ja) | 半導体装置の検査方法 | |
JP2009098153A (ja) | 薄膜プローブの製造方法 | |
JP2002139547A (ja) | 電気的特性検査装置におけるプロービング装置およびプロービングシート構造並びに角錐バンプ付プリント配線基板の製造方法 | |
JP2004132699A (ja) | 接続装置、半導体チップ検査装置及び接続装置の製造方法 | |
JP5058032B2 (ja) | コンタクトプローブの製造方法 | |
JP4185225B2 (ja) | コンタクトプローブの検査装置 | |
JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
KR20120110290A (ko) | 일체형 프로브 블록의 제조 방법 및 그 프로브 블록을 포함하는 전기신호 검사 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |