JP2001033487A - 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法 - Google Patents

半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法

Info

Publication number
JP2001033487A
JP2001033487A JP11207175A JP20717599A JP2001033487A JP 2001033487 A JP2001033487 A JP 2001033487A JP 11207175 A JP11207175 A JP 11207175A JP 20717599 A JP20717599 A JP 20717599A JP 2001033487 A JP2001033487 A JP 2001033487A
Authority
JP
Japan
Prior art keywords
probe
integrated circuit
semiconductor integrated
probe card
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11207175A
Other languages
English (en)
Inventor
Megumi Takemoto
めぐみ 竹本
Shigeki Maekawa
滋樹 前川
Yoshihiro Kashiba
良裕 加柴
Yoshinobu Deguchi
善宣 出口
Masahiro Tanaka
将裕 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11207175A priority Critical patent/JP2001033487A/ja
Priority to US09/748,279 priority patent/US6628127B2/en
Publication of JP2001033487A publication Critical patent/JP2001033487A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G01R1/06761—Material aspects related to layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G01R1/06738—Geometry aspects related to tip portion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Abstract

(57)【要約】 【課題】 形成が簡便になる半導体集積回路テスト用の
プローブカードを得ることを目的とする。 【解決手段】 半導体集積回路６の動作を確認するため
の電気信号を、半導体集積回路６のボンディングパッド
７に入出力するための複数の探針９を備えた半導体集積
回路テスト用のプローブカード８において、探針９は、
表面に複数の凸部１０ａを有する絶縁性の基材１０の、
該凸部１０ａ表面に導電膜１１を成膜して形成されてい
るものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
テスト用のプローブカードおよびこのプローブカードの
製造方法に係り、特に探針形成が簡便となり、信頼性に
優れたテストを行うためのものである。
【０００２】
【従来の技術】従来、半導体集積回路テスト用のプロー
ブカードとして、例えば、図１８に示すように、例えば
ポリイミドフィルムまたはガラス基材にてなる絶縁性の
基材１に、一方の面と他方の面とを電気的に接続するた
めのスルーホール２が基材１を貫通して形成される。そ
して、スルーホール２にメッキ等を行い、基材１の一方
の面と他方の面と接続するための配線３が形成される。
【０００３】また一方の面に、半導体集積回路と接触す
るための探針が、例えばメッキ法を用いてニッケル等に
て金属バンプ４として形成される。そして、他方の面の
配線３上の、金属バンプ４の形成位置と相対する位置
に、電気信号を入出力するための電極５が例えば、ハン
ダバンプや、異方導電ゴム等にて形成される。尚、半導
体集積回路テスト用のプローブカードとしては、従来か
ら様々な改良がなされており、先行技術として特開平１
０−９０３０７号公報、特開平１０−１１１３１５号公
報などがある。
【０００４】
【発明が解決しようとする課題】従来の半導体集積回路
テスト用のプローブカードは基材１がポリイミドフィル
ムにて形成されている場合、半導体集積回路との線膨張
係数の差が大きくなるため、高温試験の際に位置ズレが
発生し、テストの信頼性が低下するという問題点があっ
た。また、探針としてある程度の高さを有する金属バン
プ４を形成するためには、１度のメッキでは十分な高さ
に形成することができないため、複数回のメッキを行う
必要があり、プロセスが多くなり煩雑になるという問題
点があった。
【０００５】また、金属バンプ４と電極５とが基材１に
対して相対する位置に形成されているため、複数箇所の
金属バンプ４および電極５の高さにばらつきが生じる
と、半導体集積回路の接触箇所に金属バンプ４が接触し
ない箇所が生じ、テストの信頼性が低下するという問題
点があった。
【０００６】この発明は上記のような問題点を解消する
ためなされたもので、製造方法が簡便となり、かつ、信
頼性に優れたテストを行うことができる半導体集積回路
テスト用のプローブカードおよびプローブカードの製造
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る請求項１
の半導体集積回路テスト用のプローブカードは、半導体
集積回路の動作を確認するための電気信号を、半導体集
積回路の複数箇所に入出力するための複数の探針を備え
た半導体集積回路テスト用のプローブカードにおいて、
探針は、表面に複数の凸部を有する絶縁性の基材の、凸
部表面に導電膜を成膜して形成されているものである。
【０００８】また、この発明に係る請求項２の半導体集
積回路テスト用のプローブカードは、請求項１におい
て、導電膜の最上面は、タングステン膜にて成るもので
ある。
【０００９】また、この発明に係る請求項３の半導体集
積回路テスト用のプローブカードは、半導体集積回路の
動作を確認するための電気信号を、半導体集積回路の複
数箇所に入出力するための複数の探針を備えた半導体集
積回路テスト用のプローブカードにおいて、探針は、絶
縁性の基材に複数の凹部箇所を形成し、凹部箇所に導電
部を埋め込み、導電部の上端を基材の上面より突出させ
て形成されているものである。
【００１０】また、この発明に係る請求項４の半導体集
積回路テスト用のプローブカードは、半導体集積回路の
動作を確認するための電気信号を、半導体集積回路の複
数箇所に入出力するための複数の探針を備えた半導体集
積回路テスト用のプローブカードにおいて、探針は、絶
縁性の基材に形成された複数の貫通孔に導電部が埋め込
まれ、導電部の半導体集積回路と接触する側の一端を基
材の上面より突出させて形成しているものである。
【００１１】また、この発明に係る請求項５の半導体集
積回路テスト用のプローブカードは、請求項４におい
て、導電部の探針形成側と異なる面上に、電気信号を入
出力するための電極を形成するものである。
【００１２】また、この発明に係る請求項６の半導体集
積回路テスト用のプローブカードは、請求項１ないし請
求項５のいずれかにおいて、探針は、表面粗さが０．３
μｍ以下にて形成されているものである。
【００１３】また、この発明に係る請求項７の半導体集
積回路テスト用のプローブカードは、請求項１ないし請
求項６のいずれかにおいて、探針は、半導体集積回路の
接触箇所に接触した際に、半導体集積回路の接触箇所表
面と、探針表面とのなす角が１５度以上３５度以下とな
るように形成されているものである。
【００１４】また、この発明に係る請求項８の半導体集
積回路テスト用のプローブカードは、半導体集積回路の
動作を確認するための電気信号を、半導体集積回路の複
数箇所に入出力するための複数の探針を絶縁性の基材の
一方の面に備えた半導体集積回路テスト用のプローブカ
ードにおいて、基材の探針の形成面と異なる面側と探針
とを電気的に接続するため各探針に対して探針位置と異
なる位置に、基材を貫通させてそれぞれ形成された各ス
ルーホールと、基材の探針の形成面と異なる面側の各ス
ルーホール上に形成され電気信号を入出力するための電
極とを備え、各探針と当該探針と接続されるスルーホー
ルとの相対位置関係がいずれの探針においても同一とな
るように形成されたものである。
【００１５】また、この発明に係る請求項９の半導体集
積回路テスト用のプローブカードは、半導体集積回路の
動作を確認するための電気信号を、半導体集積回路の複
数箇所に入出力するための複数の探針を絶縁性の基材の
一方の面に備えた半導体集積回路テスト用のプローブカ
ードにおいて、基材の探針の形成面と異なる面側と探針
とを電気的に接続するため各探針に対して基材を貫通さ
せてそれぞれ形成された各スルーホールの断面形状を、
略Ｕ字状にて形成し、その凹面側が探針位置に面してい
るものである。
【００１６】また、この発明に係る請求項１０の半導体
集積回路テスト用のプローブカードは、半導体集積回路
の動作を確認するための電気信号を、半導体集積回路の
複数箇所に入出力するための複数の探針を絶縁性の基材
の一方の面に備えた半導体集積回路テスト用のプローブ
カードにおいて、基材の探針の形成面と異なる面側と探
針とを電気的に接続するため各探針に対して各探針位置
と異なる位置に、基材を貫通させて各スルーホールを形
成し、各探針とスルーホールとをそれぞれ接続するため
基材の探針形成面上に形成された配線の長手方向が、い
ずれの探針においても半導体集積回路テスト用のプロー
ブカードのスクラブ方向と直角方向となるように形成さ
れたものである。
【００１７】また、この発明に係る請求項１１の半導体
集積回路テスト用のプローブカードは、請求項１ないし
請求項１０のいずれかに記載の半導体集積回路テスト用
のプローブカードにおいて、基材をガラス基材としたも
のである。
【００１８】また、この発明に係る請求項１２のプロー
ブカードの製造方法は、請求項１１に記載の半導体集積
回路テスト用のプローブカードのガラス基材は、真空雰
囲気にてガラス基材の転移点まで温度を上昇させ、金型
にてプレス成形して形成するものである。
【００１９】また、この発明に係る請求項１３のプロー
ブカードの製造方法は、金型は、金型よりも硬度の高い
材質にて形成された圧子を、金型に押圧することによ
り、所望の凹部を複数個形成するものである。
【００２０】また、この発明に係る請求項１４のプロー
ブカードの製造方法は、請求項１３に記載のプローブカ
ードの製造方法の金型の凹部にガラス基材が充填され形
成されたガラス基材の凸部上に、ＣＶＤ法またはＰＶＤ
法にて導電膜を形成して探針を形成するものである。
【００２１】また、この発明に係る請求項１５のプロー
ブカードの製造方法は、請求項１２または請求項１３に
おいて、複数の凹部を有する金型を形成し、各凹部に導
電部材を配設し、ガラス基材を金型に押圧しプレス成形
して、ガラス基材に導電部材の一部を埋め込み、かつ、
一部をガラス基材から突出させることにより探針を形成
するものである。
【００２２】また、この発明に係る請求項１６のプロー
ブカードの製造方法は、請求項１５において、ガラス基
材の探針形成面と異なる面側を研磨して、ガラス基材を
所定の膜厚に形成し、ガラス基材の所望箇所にスルーホ
ールを形成するものである。
【００２３】また、この発明に係る請求項１７のプロー
ブカードの製造方法は、請求項１５において、導電部材
がガラス基材を貫通するまで押圧するものである。
【００２４】また、この発明に係る請求項１８のプロー
ブカードの製造方法は、請求項１７において、各導電部
材の一端のガラス基材から突出する長さが、均一となる
ように研磨して探針を形成し、各導電部材の他端がガラ
ス基材の面と同一となるように、ガラス基材および導電
部材を研磨するものである。
【００２５】また、この発明に係る請求項１９のプロー
ブカードの製造方法は、請求項１６ないし請求項１９の
いずれかに記載のプローブカードの製造方法において、
各導電部材のガラス基材から突出している一端表面を、
研磨またはウェットエッチングにより丸くし、請求項７
に記載の探針表面を形成するものである。
【００２６】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態について説明する。図１はこの発明の実施の
形態１の半導体集積回路テスト用のプローブカードの構
成を示す断面図である。図において、６は半導体集積回
路、７はこの半導体集積回路６の複数箇所に形成され、
外部と電気信号の入出力を行うボンディングパッドで、
例えばアルミまたはアルミ合金等にて形成され、厚みと
しては１μｍ程度を有するものである。
【００２７】８は半導体集積回路６の動作を確認するた
めに電気信号を、半導体集積回路６の複数箇所のボンデ
ィングパッド７に入出力するための複数の探針９（図１
においては、便宜上１つの探針９および１つのボンディ
ングパッド７のみを示す）を備えた半導体集積回路テス
ト用のプローブカードである。そして、プローブカード
８は以下のように構成されている。１０は表面に複数の
凸部１０ａを備えた絶縁性の基材で、厚みは例えば１０
０〜５０μｍにて形成されている。また、複数の凸部１
０ａ間の間隔は、１００〜１４０μｍ程度にて形成され
ている。
【００２８】１１は凸部１０ａの表面に成膜された導電
膜で、基材１０に密着させるための例えばクロム膜にて
なる密着膜１２と、この密着膜１２上に形成され、導電
膜１１の最上面となるタングステン膜１３とにて構成さ
れている。そして、この凸部１０ａと導電膜１１とにて
探針９が構成されており、探針９は基材１０の平坦面よ
り３０〜５０μｍ突出するように形成されている。１４
は基材１０の探針９の形成面と異なる面側と、探針９と
を電気的に接続するため、各探針９に対して探針９の位
置と異なる位置に、基材１０を貫通させて形成されたス
ルーホールである。
【００２９】１５は探針９とスルーホール１４とを接続
するため基材１０の探針９形成面上に形成された配線
で、密着膜１２と、この密着膜１２上に形成され電気抵
抗の小さい例えば銅またはニッケル膜にてなる金属膜１
６とにて構成されている。１７はスルーホール１４の内
壁および基材１０の探針９形成面と異なる面上に形成さ
れた下層配線で、基材１０に密着させるため例えばクロ
ム膜にてなる密着膜１８と、この密着膜１８上に形成さ
れ電気抵抗の小さい例えば銅、またはニッケル膜にてな
る金属膜１９とにて構成されている。
【００３０】２０は下層配線１７を覆うようにパターニ
ングされて形成された絶縁膜で、例えばポリイミド膜に
て形成されている。２１は絶縁膜２０上に下層配線１７
と電気的に接続するように形成された上層配線で、電気
抵抗の小さい例えば銅またはニッケル膜にてなる。２２
はこの上層配線２１上のスルーホール１４の形成位置上
に形成された電極で、例えばハンダボールにて形成され
ている。２３は電極２２に電気信号を入出力するための
配線基板である。
【００３１】次に、上記のように形成された実施の形態
１のプローブカードの製造方法について説明する。ま
ず、基材としてガラス基材を用いる場合について説明す
る。方法としては金型にてガラス基材をプレス成形して
所望の形状に形成する方法が考えられる。その場合、ま
ず、金型の材料としては、ガラス基材の線膨張率より線
膨張率がやや小さい材料の、例えば、タングステンとモ
リブデンとの合金や、フェライト系ＳＵＳなどを用い
る。これは、金型にてガラス基材をプレス成形した後
に、この金型からガラス基材を離型しやすくするためで
ある。
【００３２】次に、図２に示すように、金型２４より硬
度の高い材質にて先端２５ａが形成されている圧子２５
を、金型２４に押圧して金型２４に圧痕をつけて複数の
凹部２６を形成する。この際の先端２５ａの材質として
は、ダイヤモンド、ルビー、サファイア、超鋼等の硬質
な材質が考えられる。また、この方法にて形成される複
数の凹部２６の深さ方向の形成誤差は、±０．３μｍ程
度の誤差範囲内にて形成することができる。
【００３３】さらに、圧子２５の先端２５ａは十分に研
磨し、滑らかな鏡面にて仕上げることにより、この凹部
２６にて充填され形成される基材の凸部の表面粗さは
０．３μｍ以下にて形成することができる。次に、図３
に示すように、この金型２４を用いて、ガラス基材２７
をその転移点の温度まで上昇させた雰囲気にてプレス成
形すれば、ガラス基材２７は所望の形状に容易に変形す
ることができる。しかし、ここでは精密な成形を必要と
するため、ガラス基材２７成形時に空気などの気泡混入
を防止する必要がある。そこで、雰囲気としては真空雰
囲気２８、例えば０．１Ｔｏｒｒ程度の真空度にて行う
必要がある。
【００３４】ガラス基材２７としては、例えば、Ｔｉ、
Ｎａ、Ｂのいずれかまたは全てなどを含有する低軟化性
ガラスといわれるもので、そのガラス転移点が５５０℃
ないし６００℃程度となる特性を有するものが用いられ
る。また、このガラス基材２７は、このプレス成形時か
ら所定の厚み（例えば、１００〜５０μｍの厚み）にて
形成することは困難であるため、このプレス成形時には
例えば０．５ｍｍ以上の厚みを有するガラス基材２７を
用いる例が考えられる。
【００３５】そして、上記条件によりプレス成形する
と、ガラス基材２７の一部が金型２４の凹部２６に充填
され、図４に示すようにガラス基材２７に複数の凸部１
０ａが形成される。尚、この際のガラス基材をプレス成
形する条件等については以下の実施の形態においても同
様に行うことができるため、その説明を適宜省略する。
【００３６】次に、ガラス基材２７の凸部１０ａ形成面
上に、例えばスパッタ法またはメッキ法などにより厚み
が数百オンク゛ストロームとなる密着膜１２ａを成膜する（図５
（ａ））。次に、例えば、ガラスマスク（図示せず）を
用いて凸部１０ａのみを露出させ、例えばＣＶＤ法また
はＰＶＤ法により厚みが１μｍとなるタングステン膜１
３を凸部１０ａ上のみに成膜する。タングステン膜１３
は、ＣＶＤ法またはＰＶＤ法にて形成されているため、
面粗さは凸部１０ａに依存して精度よく形成される。
【００３７】そして、凸部１０ａ上の密着膜１２および
タングステン膜１３にてなる導電膜１１が形成され、こ
の凸部１０ａと導電膜１１にて探針９が形成される（図
５（ｂ））。このように、形成された探針９の面粗さ
は、０．３μｍ以下にて形成されることとなる。次に、
凸部１０ａ上のみを覆うようにレジストマスク（図示せ
ず）をパターニングして形成し、例えばメッキ法により
厚みが１０μｍとなる金属膜１６ａを成膜する（図５
（ｃ））。
【００３８】次に、密着膜１２ａおよび金属膜１６ａを
パターニングして、密着膜１２および金属膜１６からな
る配線１５を形成する（図５（ｄ））。次に、ガラス基
材２７が所定の厚みとなるように研磨し、基材１０を形
成する（図５（ｅ））。次に、基材１０の探針９形成面
と異なる面上に、例えば炭酸ガスレーザを吸収するレジ
スト材料をコーティングし、炭酸ガスレーザを照射する
ことによりパターニングされたレジストマスク（図示せ
ず）を形成する。次にこのレジストマスクをマスクとし
て、例えばサンドブラスト法により基材１０をエッチン
グして貫通させてスルーホール１４を形成する（図６
（ａ））。尚、ガラス基材の研磨工程と、スルーホール
形成工程とは逆手順にて形成することも可能である。ス
ルーホールを先に形成する場合、スルーホール形成方法
はウェットエッチングを用いる例が考えられる。
【００３９】次に、基材１０の探針９形成面と異なる面
上に、例えばスパッタ法またはメッキ法などにより厚み
が数百オンク゛ストロームとなる密着膜１８ａを成膜する（図６
（ｂ））。次に、例えばメッキ法により厚みが１０μｍ
となる金属膜１９ａを成膜する（図６（ｃ））。次に、
密着膜１８ａおよび金属膜１９ａをパターニングして、
密着膜１８および金属膜１９からなる下層配線１７を形
成する（図６（ｄ））。次に、下層配線１７を覆うよう
に例えばスピンコート法により厚みが１０μｍとなるよ
うに塗布して焼成し、例えばウェットエッチングにてパ
ターニングし絶縁膜２０を形成する（図７（ａ））。
【００４０】次に、例えばメッキ法により厚みが１０μ
ｍとなる金属膜を成膜してパターニングし、上層配線２
１を形成する（図７（ｂ））。次に、上層配線２１上の
スルーホール１４形成位置上に電極２２を形成する（図
７（ｃ））。次に、電極２２上に配線基板２３を配設し
（図７（ｄ））、図１に示すように、半導体集積回路６
のボンディングパッド７にプローブカード８の探針９を
接触させ、半導体集積回路６のテストを行う。
【００４１】この際の、ボンディングパッド７と探針９
とは、図８に示すように、ボンディングパッド７に接触
した際に、ボンディングパッド７の接触箇所表面と、探
針９表面とのなす角２９が１５度以上３５度以下となる
ように形成されているので、確実に探針９はボンディン
グパッド７との電気的接触を得ることができる。この角
２９の範囲は、１５度より小さいと、ボンディングパッ
ド７の表面に形成された酸化膜等を接触時に突き破るこ
とが困難となり、３５度より大きいと、ボンディングパ
ッド７を突き破り半導体集積回路６自体を傷つける可能
性があるために設定された角度範囲である。
【００４２】また、この際探針９の表面粗さは０．３μ
ｍ以下となり滑らかに形成されているため、探針９とボ
ンディングパッド７との接触時にボンディングパッド７
が削れて発生する導電くずが探針９の表面に付着するこ
とが防止され、探針９とボンディングパッド７との接触
不良の低下を防止することができる。尚、上記に示し
た、ボンディングパッド７の接触箇所表面と、探針９表
面とのなす角２９、および、探針９の表面粗さに関する
点は、以下の各実施の形態においても同様であるため、
適宜その説明を省略する。
【００４３】上記のように構成された実施の形態１の半
導体集積回路テスト用のプローブカードによれば、複数
の凸部１０ａを有する基材１０の、該凸部１０ａ表面に
導電膜１１を成膜して探針９を形成したので、凸部１０
ａの形成が簡便で、導電膜１１という薄い膜を形成する
だけでよいため容易に探針９を形成することができる。
【００４４】また、探針９の導電膜１１の最上面膜をタ
ングステン膜１３にて形成しているため、探針９とボン
ディングパッド７との接触における、耐摩耗性を向上す
ることができる。尚、上記実施の形態１においては、ス
ルーホール１４上位置に、絶縁膜２０を形成して電極２
２を形成する例を示したがこれに限られることはなく、
他の位置に形成するようにしても、上記実施の形態１と
同様の効果を奏することは言うまでもない。
【００４５】実施の形態２．図９はこの発明に実施の形
態２の半導体集積回路テスト用のプローブカードの構成
を示す断面図である。図において、上記実施の形態１と
同様の部分は同一符号を付して説明を省略する。１０ｂ
は基材１０に形成された複数の凹部、３０はこの凹部１
０ｂ箇所に埋め込まれた導電部で、この導電部３０の上
端（基材１０に埋め込まれていない側を指す）は基材１
０の平坦面より突出するように形成されている。そし
て、この凹部１０ｂに埋め込まれた導電部３０にて探針
３１が構成されることとなる。
【００４６】次に、上記のように形成された実施の形態
２のプローブカードの製造方法について説明する。ま
ず、基材としてガラス基材を用いる場合について説明す
る。方法としては上記実施の形態１と同様に、金型３２
より硬度の高い材質にて先端が形成されている圧子を、
金型３２に押圧して金型３２に圧痕をつけて複数の凹部
３３を形成する。次に、図１０に示すように、この凹部
３３に導電部材３４を並べる。この導電部材３４として
は、例えば直径が３０〜６０μｍ程度の金属球を利用す
る。そして、ガラス基材２７をその転移点の温度まで上
昇させた真空雰囲気２８にてプレス成形を行う。
【００４７】そして、プレス成形すると、ガラス基材２
７の一部に導電部材３４が埋め込まれ、図１１に示すよ
うにガラス基材２７に複数の凹部１０ｂに導電部３０が
埋め込まれて形成され、探針３１が形成されることとな
る。以後の工程は、上記実施の形態１と同様であるため
その説明を省略する。
【００４８】上記のように構成された実施の形態２の半
導体集積回路テスト用のプローブカードは、基材１０に
形成された凹部１０ｂに導電部３０を埋め込み、その一
端を基材１０の上面より突出させて、探針３１を形成す
ることができるため、その形成は簡便となり、また、探
針３１の突出部が全て導電部３０にて形成されているた
め、上記実施の形態１の場合より、探針３１とボンディ
ングパッドとの接触における、耐摩耗性を向上すること
ができる。
【００４９】実施の形態３．図１２および図１３はこの
発明における実施の形態３の半導体集積回路テスト用の
プローブカードの製造方法を示す断面図である。両図に
基づいて、プローブカードの製造方法について説明す
る。まず、上記実施の形態２と同様に、金型３２に凹部
３３を形成し、図１２に示すように、この凹部３３に導
電部材３５を並べる。
【００５０】この際用いられる導電部材３５は、先端
（凹部３３に配設される側）が径３５μｍ以下の半球面
形状を有するかまたはそれに近似した形状のニッケルま
たはタングステンの金属棒にて形成し、その長さは、プ
ローブカードとして利用される基材の所定の厚みに、探
針としての基材の平坦面より突出させる突出分を加味し
た長さ以上を有するものである。
【００５１】そして、ガラス基材２７をその転移点の温
度まで上昇させた真空雰囲気２８にてプレス成形を行
う。このようにプレス成形すると、図１３（ａ）に示す
ようにガラス基材２７に導電部材３５の一部が埋め込ま
れる。次に、ガラス基材２７を所定の厚みとなるように
研磨して基材３６を形成する。この際、導電部材３５の
一端は基材３６の平坦面から所定長さ突出してなり、導
電部材３５の他端はこの研磨により基材３６の面と同一
となるように形成する。そして、基材３６の貫通孔３７
に導電部３５ａが埋め込まれ探針３８が形成されること
となる（図１３（ｂ））。次に、導電部３５ａの他端側
上に例えばハンダボールにてなる電極３９を形成する
（図１３（ｃ））。
【００５２】上記のように構成された実施の形態３の半
導体集積回路テスト用のプローブカードは、基材３６に
形成された貫通孔３７に導電部３５ａを埋め込み、その
一端を基材３８の平坦面より突出させて探針３８を形成
することができるため、その形成は簡便となり、また、
探針３８の突出部の全てが導電部３５ａにて形成されて
いるため、上記実施の形態２と同様に、探針３８とボン
ディングパッドとの接触における、耐摩耗性を向上する
ことができる。
【００５３】また、上記各実施の形態のように、基材の
探針が形成されている面と探針が形成されていない面と
の配線を、この導電部３５ａが果たしているため、スル
ーホールの形成、基材の両面間の配線形成などの工程が
不要となり形成が更に簡便となる。また、配線距離が導
電部３５ａのみとなるため電気抵抗を小さくすることが
できる。
【００５４】尚、上記実施の形態３では、金型の凹部を
精密に形成する例を示したが、これに限られることはな
く、例えば金型にドリルにより凹部を形成し、そこに導
電部材を配設して形成してもよい。しかしその場合は、
金型の凹部の形成が簡便となるものの、圧子にて形成す
るような精密な凹部を形成することはできない。よっ
て、導電部材の基材に埋め込まれる長さが異なる。
【００５５】そのため、導電部材を基材に埋め込んだ後
に、導電部材の一端の探針形成側を、その端部が基材の
平坦面から突出する長さが均一となるように研磨してそ
ろえ、その後、導電部材の他端の探針形成側と異なる側
が基材の表面と同一となるように導電部材および基材を
研磨して形成して、上記実施の形態３と同様に構成する
ようにしてもよい。
【００５６】また、上記実施の形態２および３では導電
部材の先端形状を半球形状にて形成する例を示したがこ
れに限られることはなく、導電部材を基材に埋め込んだ
後に、先端形状を所望の形状に成形してもよい。方法と
しては、各導電部材のガラス基材から突出している一端
表面を、研磨またはウェットエッチングにより丸くし、
上記実施の形態１にて示したような探針の表面形状とな
るように形成する。
【００５７】また、ウェットエッチングにて形成する場
合は、基材がガラス基材にて形成されている場合は、基
材がエッチング防止のマスクを兼ねるので、レジスト塗
布や露光などの工程は不要となる。またその際、導電部
材の表面にあらかじめ薄い酸化膜を形成しておき、基材
に埋め込むようにすれば、導電部とガラスとの密着性を
向上することができ、エッチング液が基材と導電部との
界面に浸入するのを防止でき、その箇所が選択的にエッ
チングされることが防止されるため、導電部材の先端形
状を所望の形状に精度よく形成することができる。
【００５８】実施の形態４．上記各実施の形態において
は、探針の形成が簡便となる構成について説明したが、
以下半導体集積回路のテスト時の信頼性を向上させる例
について説明する。まず、上記各実施の形態の図１およ
び図９にて示したように、各探針に対して探針位置と異
なる位置に、基材を貫通させてそれぞれ形成された各ス
ルーホールと、基材の探針の形成面と異なる面側の各ス
ルーホール上に形成され電気信号を入出力するための電
極とを備える。
【００５９】そして、図１４（ａ）のプローブカードの
平面図に示すように（この図１４は、図１の平面図を例
に示している。）、各探針と当該探針と接続されるスル
ーホールとの相対位置関係がいずれの探針においても同
一となるように形成する。
【００６０】このように形成すれば、図１４（ａ）のｂ
−ｂ線断面図である図１４（ｂ）に示すように、探針９
と電極２２との間に一定の距離を確保することができ
る。よって、テスト時に配線基板２３にてプローブカー
ド８を固定し、探針９にボンディングパッド７側から力
が負荷されると、探針９と電極２２との距離にてたわみ
を持たせることができため、各探針９とボンディングパ
ッド７との高さにばらつきが生じたとしても、そのばら
つきをこのたわみにより吸収することができ、信頼性に
優れたテストを行うことができる。
【００６１】実際に基材（ガラス基材を用いる場合）の
厚みを１００μｍ程度とし、全体の形成ピッチが１００
μｍにて形成される、すなわち、探針９と電極２２との
距離が１００μｍにて形成される場合、全体として±２
μｍ程度の高さばらつきを吸収することが確認されてい
る。
【００６２】尚、上記他の各実施の形態においても、上
記実施の形態４と同様に、探針、スルーホールおよび電
極との位置関係を有するものであれば、同様に高さばら
つきを吸収することができるという効果を奏することは
言うまでもない。
【００６３】実施の形態５．上記各実施の形態におい
て、スルーホールの断面形状は例えば図１４（ａ）の平
面図に示すように、円形にて形成されている。この実施
の形態５においては、図１５のプローブカードの平面図
に示したように、スルーホールの断面形状を、略Ｕ字状
となる略Ｕ字状スルーホール３９にて形成し、その凹面
側が探針９位置に面するように形成する。
【００６４】このように形成すれば、円形の場合と異な
り、探針９とボンディングパッドとを接触させる際にお
ける、１つの探針９の動きが隣接する探針９に及ぼす影
響を略Ｕ字状スルーホール３９の端部にて遮断すること
ができる。よって、各探針９とボンディングパッドとの
高さばらつきが生じたとしても、各探針９間の動きが連
動しないため、各探針９とボンディングパッドとは接触
することができ、信頼性に優れたテストを行うことがで
きる。
【００６５】尚、上記実施の形態５の図１５では略Ｕ字
状スルーホール３９の形状を三日月形状にて形成する例
を示したが、これに限られることはなく、基材の強度を
低下させない程度の形状であれば、例えばＶ字状、コの
字状など様々な略Ｕ字状スルーホールが考えられ、凹面
側が探針位置に面するように形成されていれば、上記実
施の形態５と同様の効果を奏することは言うまでもな
い。
【００６６】実施の形態６．図１６はこの発明における
実施の形態６の半導体集積回路テスト用のプローブカー
ドの構成を示す平面図である。図において、上記各実施
の形態と同様の部分は同一符号を付して説明を省略す
る。探針９とスルーホール１４とを電気的に接続するた
めの全ての配線１５の長手方向が、プローブカードを半
導体集積回路に接触させる際のスクラブ方向と直角方向
となるように形成されているものである。
【００６７】半導体集積回路のテストの際に、探針９と
ボンディングパッドとは、スクラブ方向に移動させなが
ら接触させている。これはボンディングパッドの上面に
形成される酸化膜を除去しながら確実に電気的導通を得
るためである。その際、図１７に示すように、ボンディ
ングパッド７の導電くず４０が探針９のスクラブ方向側
に発生する。
【００６８】この導電くず４０がプローブカードの配線
１５に付着すると、これら導電くず４０と配線１５とは
同様に金属にて形成されているため密着してしまい、電
気的接触不良が発生し、テストの信頼性が低下する。し
かし、この実施の形態６においては、導電くず４０の発
生方向と異なる側に配線１５の長手方向が形成されてい
るため、導電くず４０が配線１５に付着する可能性を極
めて小さくすることができる。また、導電くず４０が基
材１０に付着した場合は、基材１０がガラス基材にて形
成されている場合、導電くず４０が付着したとしてもそ
れぞれが異質のものにて形成されているため密着するこ
とはなくすぐに剥がれ、悪影響を生じることはない。
【００６９】
【発明の効果】以上のように、この発明の請求項１によ
れば、半導体集積回路の動作を確認するための電気信号
を、半導体集積回路の複数箇所に入出力するための複数
の探針を備えた半導体集積回路テスト用のプローブカー
ドにおいて、探針は、表面に複数の凸部を有する絶縁性
の基材の、凸部表面に導電膜を成膜して形成されている
ので、探針の形成が簡便となる半導体集積回路テスト用
のプローブカードを提供することが可能となる。
【００７０】また、この発明の請求項２によれば、請求
項１において、導電膜の最上面は、タングステン膜にて
成るので、半導体集積回路のテストの際の耐摩耗性を向
上することができる半導体集積回路テスト用のプローブ
カードを提供することが可能となる。
【００７１】また、この発明の請求項３によれば、半導
体集積回路の動作を確認するための電気信号を、半導体
集積回路の複数箇所に入出力するための複数の探針を備
えた半導体集積回路テスト用のプローブカードにおい
て、探針は、絶縁性の基材に複数の凹部箇所を形成し、
凹部箇所に導電部を埋め込み、導電部の上端を基材の上
面より突出させて形成されているので、探針の形成が簡
便となる半導体集積回路テスト用のプローブカードを提
供することが可能となる。
【００７２】また、この発明の請求項４によれば、半導
体集積回路の動作を確認するための電気信号を、半導体
集積回路の複数箇所に入出力するための複数の探針を備
えた半導体集積回路テスト用のプローブカードにおい
て、探針は、絶縁性の基材に形成された複数の貫通孔に
導電部が埋め込まれ、導電部の半導体集積回路と接触す
る側の一端を基材の上面より突出させて形成しているの
で、探針の形成が簡便となる半導体集積回路テスト用の
プローブカードを提供することが可能となる。
【００７３】また、この発明の請求項５によれば、請求
項４において、導電部の探針形成側と異なる面上に、電
気信号を入出力するための電極を形成するので、探針と
電極との電気的接続を導電部のみにて行うことができ構
成が簡素となり、電気抵抗の小さい半導体集積回路テス
ト用のプローブカードを提供することが可能となる。
【００７４】また、この発明の請求項６によれば、請求
項１ないし請求項５のいずれかにおいて、探針は、表面
粗さが０．３μｍ以下にて形成されているので、探針と
半導体集積回路との接触にて発生するくずが付着しにく
く電気的接触の信頼性の高い半導体集積回路テスト用の
プローブカードを提供することが可能となる。
【００７５】また、この発明の請求項７によれば、請求
項１ないし請求項６のいずれかにおいて、探針は、半導
体集積回路の接触箇所に接触した際に、半導体集積回路
の接触箇所表面と、探針表面とのなす角が１５度以上３
５度以下となるように形成されているので、探針と半導
体集積回路の接触箇所との接触を、確実にかつ不具合を
生じることなく行うことができる半導体集積回路テスト
用のプローブカードを提供することが可能となる。
【００７６】また、この発明の請求項８によれば、半導
体集積回路の動作を確認するための電気信号を、半導体
集積回路の複数箇所に入出力するための複数の探針を絶
縁性の基材の一方の面に備えた半導体集積回路テスト用
のプローブカードにおいて、基材の探針の形成面と異な
る面側と探針とを電気的に接続するため各探針に対して
探針位置と異なる位置に、基材を貫通させてそれぞれ形
成された各スルーホールと、基材の探針の形成面と異な
る面側の各スルーホール上に形成され電気信号を入出力
するための電極とを備え、各探針と当該探針と接続され
るスルーホールとの相対位置関係がいずれの探針におい
ても同一となるように形成されたので、各探針間におけ
る高さばらつきが生じたとしても、各探針と半導体集積
回路との接触を確実に行うことができる半導体集積回路
テスト用のプローブカードを提供することが可能とな
る。
【００７７】また、この発明の請求項９によれば、半導
体集積回路の動作を確認するための電気信号を、半導体
集積回路の複数箇所に入出力するための複数の探針を絶
縁性の基材の一方の面に備えた半導体集積回路テスト用
のプローブカードにおいて、基材の探針の形成面と異な
る面側と探針とを電気的に接続するため各探針に対して
基材を貫通させてそれぞれ形成された各スルーホールの
断面形状を、略Ｕ字状にて形成し、その凹面側が探針位
置に面しているので、１つの探針の動きが隣接する探針
に及ぼす影響を略Ｕ字状のスルーホールの端部にて遮断
することが抑制できる半導体集積回路テスト用のプロー
ブカードを提供することが可能となる。
【００７８】また、この発明の請求項１０によれば、半
導体集積回路の動作を確認するための電気信号を、半導
体集積回路の複数箇所に入出力するための複数の探針を
絶縁性の基材の一方の面に備えた半導体集積回路テスト
用のプローブカードにおいて、基材の探針の形成面と異
なる面側と探針とを電気的に接続するため各探針に対し
て各探針位置と異なる位置に、基材を貫通させて各スル
ーホールを形成し、各探針とスルーホールとをそれぞれ
接続するため基材の探針形成面上に形成された配線の長
手方向が、いずれの探針においても半導体集積回路テス
ト用のプローブカードのスクラブ方向と直角方向となる
ように形成されたので、各探針の配線に、探針と半導体
集積回路との接触の際に生じるくずが付着するのを低減
することができる半導体集積回路テスト用のプローブカ
ードを提供することが可能となる。
【００７９】また、この発明の請求項１１によれば、請
求項１ないし請求項１０のいずれかに記載の半導体集積
回路テスト用のプローブカードにおいて、基材をガラス
基材としたので、探針の形成がより一層簡便となる半導
体集積回路テスト用のプローブカードを提供することが
可能となる。
【００８０】また、この発明の請求項１２によれば、請
求項１１に記載の半導体集積回路テスト用のプローブカ
ードのガラス基材は、真空雰囲気にてガラス基材の転移
点まで温度を上昇させ、金型にてプレス成形して形成す
るので、精度よく成形することができるプローブカード
の製造方法を提供することが可能となる。
【００８１】また、この発明の請求項１３によれば、金
型は、金型よりも硬度の高い材質にて形成された圧子
を、金型に押圧することにより、所望の凹部を複数個形
成するので、金型の凹部を精度よく形成でき、各探針の
突出長さを均一に形成することができるプローブカード
の製造方法を提供することが可能となる。
【００８２】また、この発明の請求項１４によれば、請
求項１３に記載のプローブカードの製造方法の金型の凹
部にガラス基材が充填され形成されたガラス基材の凸部
上に、ＣＶＤ法またはＰＶＤ法にて導電膜を形成して探
針を形成するので、面粗さの小さい導電膜を精度よく形
成することができるプローブカードの製造方法を提供す
ることが可能となる。
【００８３】また、この発明の請求項１５によれば、請
求項１２または請求項１３において、複数の凹部を有す
る金型を形成し、各凹部に導電部材を配設し、ガラス基
材を金型に押圧しプレス成形して、ガラス基材に導電部
材の一部を埋め込み、かつ、一部をガラス基材から突出
させることにより探針を形成するので、容易に探針を形
成することができるプローブカードの製造方法を提供す
ることが可能となる。
【００８４】また、この発明の請求項１６によれば、請
求項１５において、ガラス基材の探針形成面と異なる面
側を研磨して、ガラス基材を所定の膜厚に形成し、ガラ
ス基材の所望箇所にスルーホールを形成するので、容易
に所望のガラス基材を形成することができるプローブカ
ードの製造方法を提供することが可能となる。
【００８５】また、この発明の請求項１７によれば、請
求項１５において、導電部材がガラス基材を貫通するま
で押圧するので、確実に導電部材をガラス基材に埋め込
むことができるプローブカードの製造方法を提供するこ
とが可能となる。
【００８６】また、この発明の請求項１８によれば、請
求項１７において、各導電部材の一端のガラス基材から
突出する長さが、均一となるように研磨して探針を形成
し、各導電部材の他端がガラス基材の面と同一となるよ
うに、ガラス基材および導電部材を研磨するので、確実
に探針を形成することができるプローブカードの製造方
法を提供することが可能となる。
【００８７】また、この発明の請求項１９によれば、請
求項１６ないし請求項１９のいずれかに記載のプローブ
カードの製造方法において、各導電部材のガラス基材か
ら突出している一端表面を、研磨またはウェットエッチ
ングにより丸くし、請求項７に記載の探針表面を形成す
るので、確実に探針の表面形状を形成することができる
プローブカードの製造方法を提供することが可能とな
る。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体集積回
路テスト用のプローブカードの構成を示す断面図であ
る。
【図２】 図１に示したプローブカードの製造方法を示
す図である。
【図３】 図１に示したプローブカードの製造方法を示
す図である。
【図４】 図１に示したプローブカードの製造方法を示
す図である。
【図５】 図１に示したプローブカードの製造方法を示
す図である。
【図６】 図１に示したプローブカードの製造方法を示
す図である。
【図７】 図１に示したプローブカードの製造方法を示
す図である。
【図８】 図１に示したプローブカードの探針の形状を
説明するため図である。
【図９】 この発明の実施の形態２による半導体集積回
路テスト用のプローブカードの構成を示す断面図であ
る。
【図１０】 図９に示したプローブカードの製造方法を
示す図である。
【図１１】 図９に示したプローブカードの製造方法を
示す図である。
【図１２】 この発明の実施の形態３による半導体集積
回路テスト用のプローブカードの製造方法を示す断面図
である。
【図１３】 図１２に示したプローブカードの製造方法
の次工程を示す図である。
【図１４】 この発明の実施の形態４による半導体集積
回路テスト用のプローブカードの構成を示す平面図およ
び断面図である。
【図１５】 この発明の実施の形態５による半導体集積
回路テスト用のプローブカードの構成を示す平面図であ
る。
【図１６】 この発明の実施の形態６による半導体集積
回路テスト用のプローブカードの構成を示す平面図であ
る。
【図１７】 図１６に示したプローブカードのスクラブ
状態を示す図である。
【図１８】 従来の半導体集積回路テスト用のプローブ
カードの構成を示す平面図である。
【符号の説明】
６ 半導体集積回路、７ ボンディングパッド、８ プ
ローブカード、９，３１，３８ 探針、１０，３６ 基
材、１０ａ 凸部、１０ｂ 凹部、１１ 導電膜、１３
タングステン膜、１４ スルーホール、１５ 配線、
２２ 電極、２４，３２ 金型、２５ 圧子、２６，３
３ 凹部、２７ ガラス基材、２９ 角、３０，３５ａ
導電部、３７ 貫通孔、３９ 略Ｕ字状スルーホー
ル。
フロントページの続き (72)発明者 加柴 良裕 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 出口 善宣 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 田中 将裕 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2G011 AA16 AA21 AB06 AB07 AC14 AE03 AE22 4M106 AA02 BA01 BA14 DD03 DD04 DD10

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路の動作を確認するための
    電気信号を、上記半導体集積回路の複数箇所に入出力す
    るための複数の探針を備えた半導体集積回路テスト用の
    プローブカードにおいて、上記探針は、表面に複数の凸
    部を有する絶縁性の基材の、上記凸部表面に導電膜を成
    膜して形成されていることを特徴とする半導体集積回路
    テスト用のプローブカード。
  2. 【請求項２】 導電膜の最上面は、タングステン膜にて
    成ることを特徴とする請求項１に記載の半導体集積回路
    テスト用のプローブカード。
  3. 【請求項３】 半導体集積回路の動作を確認するための
    電気信号を、上記半導体集積回路の複数箇所に入出力す
    るための複数の探針を備えた半導体集積回路テスト用の
    プローブカードにおいて、上記探針は、絶縁性の基材に
    複数の凹部箇所を形成し、上記凹部箇所に導電部を埋め
    込み、上記導電部の上端を上記基材の上面より突出させ
    て形成されていることを特徴とする半導体集積回路テス
    ト用のプローブカード。
  4. 【請求項４】 半導体集積回路の動作を確認するための
    電気信号を、上記半導体集積回路の複数箇所に入出力す
    るための複数の探針を備えた半導体集積回路テスト用の
    プローブカードにおいて、上記探針は、絶縁性の基材に
    形成された複数の貫通孔に導電部が埋め込まれ、上記導
    電部の上記半導体集積回路と接触する側の一端を上記基
    材の上面より突出させて形成していることを特徴とする
    半導体集積回路テスト用のプローブカード。
  5. 【請求項５】 導電部の探針形成側と異なる面上に、電
    気信号を入出力するための電極を形成することを特徴と
    する請求項４に記載の半導体集積回路テスト用のプロー
    ブカード。
  6. 【請求項６】 探針は、表面粗さが０．３μｍ以下にて
    形成されていることを特徴とする請求項１ないし請求項
    ５のいずれかに記載の半導体集積回路テスト用のプロー
    ブカード。
  7. 【請求項７】 探針は、半導体集積回路の接触箇所に接
    触した際に、上記半導体集積回路の接触箇所表面と、上
    記探針表面とのなす角が１５度以上３５度以下となるよ
    うに形成されていることを特徴とする請求項１ないし請
    求項６のいずれかに記載の半導体集積回路テスト用のプ
    ローブカード。
  8. 【請求項８】 半導体集積回路の動作を確認するための
    電気信号を、上記半導体集積回路の複数箇所に入出力す
    るための複数の探針を絶縁性の基材の一方の面に備えた
    半導体集積回路テスト用のプローブカードにおいて、上
    記基材の探針の形成面と異なる面側と上記探針とを電気
    的に接続するため上記各探針に対して上記探針位置と異
    なる位置に、上記基材を貫通させてそれぞれ形成された
    各スルーホールと、上記基材の探針の形成面と異なる面
    側の各スルーホール上に形成され上記電気信号を入出力
    するための電極とを備え、上記各探針と当該探針と接続
    されるスルーホールとの相対位置関係がいずれの探針に
    おいても同一となるように形成されたことを特徴とする
    半導体集積回路テスト用のプローブカード。
  9. 【請求項９】 半導体集積回路の動作を確認するための
    電気信号を、上記半導体集積回路の複数箇所に入出力す
    るための複数の探針を絶縁性の基材の一方の面に備えた
    半導体集積回路テスト用のプローブカードにおいて、上
    記基材の探針の形成面と異なる面側と上記探針とを電気
    的に接続するため上記各探針に対して上記基材を貫通さ
    せてそれぞれ形成された各スルーホールの断面形状を、
    略Ｕ字状にて形成し、その凹面側が上記探針位置に面し
    ていることを特徴とする半導体集積回路テスト用のプロ
    ーブカード。
  10. 【請求項１０】 半導体集積回路の動作を確認するため
    の電気信号を、上記半導体集積回路の複数箇所に入出力
    するための複数の探針を絶縁性の基材の一方の面に備え
    た半導体集積回路テスト用のプローブカードにおいて、
    上記基材の探針の形成面と異なる面側と上記探針とを電
    気的に接続するため上記各探針に対して上記各探針位置
    と異なる位置に、上記基材を貫通させて各スルーホール
    を形成し、上記各探針とスルーホールとをそれぞれ接続
    するため上記基材の探針形成面上に形成された配線の長
    手方向が、いずれの探針においても半導体集積回路テス
    ト用のプローブカードのスクラブ方向と直角方向となる
    ように形成されたことを特徴とする半導体集積回路テス
    ト用のプローブカード。
  11. 【請求項１１】 請求項１ないし請求項１０のいずれか
    に記載の半導体集積回路テスト用のプローブカードにお
    いて、基材をガラス基材としたことを特徴とする半導体
    集積回路テスト用のプローブカード。
  12. 【請求項１２】 請求項１１に記載の半導体集積回路テ
    スト用のプローブカードのガラス基材は、真空雰囲気に
    て上記ガラス基材の転移点まで温度を上昇させ、金型に
    てプレス成形して形成することを特徴とするプローブカ
    ードの製造方法。
  13. 【請求項１３】 金型は、上記金型よりも硬度の高い材
    質にて形成された圧子を、上記金型に押圧することによ
    り、所望の凹部を複数個形成することを特徴とする請求
    項１２に記載のプローブカードの製造方法。
  14. 【請求項１４】 請求項１３に記載のプローブカードの
    製造方法の金型の凹部にガラス基材が充填され形成され
    た上記ガラス基材の凸部上に、ＣＶＤ法またはＰＶＤ法
    にて導電膜を形成して探針を形成することを特徴とする
    プローブカードの製造方法。
  15. 【請求項１５】 複数の凹部を有する金型を形成する工
    程と、上記各凹部に導電部材を配設する工程と、ガラス
    基材を上記金型に押圧しプレス成形して、上記ガラス基
    材に導電部材の一部を埋め込み、かつ、一部を上記ガラ
    ス基材から突出させることにより探針を形成する工程を
    備えたこと特徴とする請求項１２または請求項１３に記
    載のプローブカードの製造方法。
  16. 【請求項１６】 ガラス基材の探針形成面と異なる面側
    を研磨して、上記ガラス基材を所定の膜厚に形成する工
    程と、上記ガラス基材の所望箇所にスルーホールを形成
    する工程とを備えたことを特徴とする請求項１２ないし
    請求項１５のいずれかに記載のプローブカードの製造方
    法。
  17. 【請求項１７】 導電部材がガラス基材を貫通するまで
    押圧する工程を備えたことを特徴とする請求項１５に記
    載のプローブカードの製造方法。
  18. 【請求項１８】 各導電部材の一端のガラス基材から突
    出する長さが、均一となるように研磨して探針を形成す
    る工程と、上記各導電部材の他端が上記ガラス基材の面
    と同一となるように、上記ガラス基材および上記導電部
    材を研磨する工程とを備えたことを特徴とする請求項１
    ７に記載のプローブカードの製造方法。
  19. 【請求項１９】 請求項１６ないし請求項１９のいずれ
    かに記載のプローブカードの製造方法において、各導電
    部材のガラス基材から突出している一端表面を、研磨ま
    たはウェットエッチングにより丸くし、請求項７に記載
    の探針表面を形成することを特徴とするプローブカード
    の製造方法。
JP11207175A 1999-07-22 1999-07-22 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法 Pending JP2001033487A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11207175A JP2001033487A (ja) 1999-07-22 1999-07-22 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法
US09/748,279 US6628127B2 (en) 1999-07-22 2000-12-27 Probe card for testing semiconductor integrated circuit and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11207175A JP2001033487A (ja) 1999-07-22 1999-07-22 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法

Publications (1)

Publication Number Publication Date
JP2001033487A true JP2001033487A (ja) 2001-02-09

Family

ID=16535488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11207175A Pending JP2001033487A (ja) 1999-07-22 1999-07-22 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法

Country Status (2)

Country Link
US (1) US6628127B2 (ja)
JP (1) JP2001033487A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133389A (ja) * 2009-12-25 2011-07-07 Micro Gijutsu Kenkyusho:Kk 半導体接触シートとその製造方法
CN113295890A (zh) * 2020-02-24 2021-08-24 京元电子股份有限公司 测试系统及其测试载具

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008408B2 (ja) * 2003-11-07 2007-11-14 日本電子材料株式会社 プローブカード
JP2005241275A (ja) * 2004-02-24 2005-09-08 Japan Electronic Materials Corp プローブカード
JP4535494B2 (ja) * 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
US20060139045A1 (en) * 2004-12-29 2006-06-29 Wesley Gallagher Device and method for testing unpackaged semiconductor die
JP4745007B2 (ja) * 2005-09-29 2011-08-10 三洋電機株式会社 半導体装置及びその製造方法
CN100504398C (zh) * 2005-12-22 2009-06-24 王志忠 安装在测试卡上的探针表面处理的方法
US8836363B2 (en) * 2011-10-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Probe card partition scheme
KR101718717B1 (ko) * 2015-08-11 2017-04-04 (주)다원넥스뷰 프로브 본딩장치 및 이를 이용한 프로브 본딩방법
CN116960017A (zh) * 2023-09-20 2023-10-27 阿尔伯达(苏州)科技有限公司 导电胶测试针卡及应用于导电胶测试针卡的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
JPH10111315A (ja) 1996-10-04 1998-04-28 Mitsubishi Electric Corp プローブカードおよびこれを用いた試験装置
JPH1090307A (ja) 1997-08-29 1998-04-10 Matsushita Electric Ind Co Ltd プローブカードの製造方法
JP3318891B2 (ja) 1998-09-16 2002-08-26 株式会社アライドマテリアル メンブレン型プローブ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133389A (ja) * 2009-12-25 2011-07-07 Micro Gijutsu Kenkyusho:Kk 半導体接触シートとその製造方法
CN113295890A (zh) * 2020-02-24 2021-08-24 京元电子股份有限公司 测试系统及其测试载具

Also Published As

Publication number Publication date
US6628127B2 (en) 2003-09-30
US20010015650A1 (en) 2001-08-23

Similar Documents

Publication Publication Date Title
US6105852A (en) Etched glass solder bump transfer for flip chip integrated circuit devices
KR101227228B1 (ko) 와이어 본드 배선
US6651325B2 (en) Method for forming cantilever beam probe card and probe card formed
CN100442058C (zh) 探针以及探针的制造方法
JP4527267B2 (ja) コンタクタの製造方法
KR100376953B1 (ko) 테스트용 소켓
JP2001033487A (ja) 半導体集積回路テスト用のプローブカードおよびこのプローブカードの製造方法
JP2001004698A (ja) テスト用ソケット、及びその接触端子の製造方法、並びに電子機器あるいは半導体パッケージ
KR20040089244A (ko) 프로브 카드의 니들 어셈블리
KR20000064001A (ko) 프로브 및 프로브 카드
JP2002082130A (ja) 半導体素子検査装置及びその製造方法
US20040130343A1 (en) High density cantilevered probe for electronic devices
US5829126A (en) Method of manufacturing probe card
US7477065B2 (en) Method for fabricating a plurality of elastic probes in a row
JP3955795B2 (ja) 半導体装置の製造方法
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
KR100977166B1 (ko) 니들형 탐침 제조 방법
JP2000292484A (ja) 半導体素子接続装置、半導体素子検査装置および検査方法
WO2006112354A1 (ja) プローブおよびその製造方法
JP2001052779A (ja) コンタクトプローブの構造とその製造方法
JP2008008774A (ja) 半導体集積回路装置の製造方法
JP3721848B2 (ja) Ｍｉｄ基板検査方法
JPH10325844A (ja) 集積回路テスト用プローブパッド
US7685704B2 (en) Method for manufacturing bump of probe card
KR100325466B1 (ko) 칩 사이즈 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041027

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070508