JP2002082130A - 半導体素子検査装置及びその製造方法 - Google Patents

半導体素子検査装置及びその製造方法

Info

Publication number
JP2002082130A
JP2002082130A JP2000274997A JP2000274997A JP2002082130A JP 2002082130 A JP2002082130 A JP 2002082130A JP 2000274997 A JP2000274997 A JP 2000274997A JP 2000274997 A JP2000274997 A JP 2000274997A JP 2002082130 A JP2002082130 A JP 2002082130A
Authority
JP
Japan
Prior art keywords
probe
electrode pad
inspection
semiconductor
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000274997A
Other languages
English (en)
Inventor
Masatoshi Kanamaru
昌敏 金丸
Kiju Endo
喜重 遠藤
Takanori Aono
宇紀 青野
Ryuji Kono
竜治 河野
Toshio Miyatake
俊雄 宮武
Hideyuki Aoki
英之 青木
Naoto Ban
直人 伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000274997A priority Critical patent/JP2002082130A/ja
Priority to US09/722,484 priority patent/US6496023B1/en
Priority to TW090120106A priority patent/TWI227781B/zh
Priority to KR1020010054238A priority patent/KR20020020196A/ko
Publication of JP2002082130A publication Critical patent/JP2002082130A/ja
Priority to US10/316,828 priority patent/US6774654B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07357Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with flexible bodies, e.g. buckling beams
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/849Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/86Scanning probe structure
    • Y10S977/874Probe tip array

Abstract

(57)【要約】 【課題】従来構成では、電極パッド部にプローブを押し
付けると、垂直方向にのみしか押圧力が作用せず、アル
ミナなどからなる酸化膜を破るために、押圧力を大きく
しなければならなかった。 【解決手段】本発明では、第一基板に形成した複数のプ
ローブ位置は、個々の梁上であって、梁の中心からずれ
た位置に形成し、かつ、絶縁層を介して、配線がプロー
ブから2次電極パッド部まで連続してつながっている構
造とした。なお、梁にシリコンからなる両端支持梁を用
い、プローブを両端支持梁の支持部側にずらした位置に
形成した構造とすることで、検査用電極パッドへ接触す
るプローブは、電極パッドの個々の高さばらつきを吸収
し、かつ電極パッドの表面をこすりながら電極パッドに
対して確実に低押圧力でコンタクトを行うことができ、
良好な接触抵抗が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子もしくは
半導体デバイスの試験方法に係り、特に、プロービング
検査およびウエハ状態で行うバーンイン検査など半導体
製造工程における半導体素子の電気的特性を効率的に検
査することにより、高信頼性、高歩留りを達成した半導
体装置および半導体装置の電気的特性の検査方法に関す
る。
【0002】
【従来の技術】ICやLSIなどの半導体装置では、シ
リコンウェハ表面に集積回路を形成するまでのいわゆる
前工程と、このシリコンウェハを個別のチップに切り離
して樹脂やセラミック等で封止するまでのいわゆる後工
程とに大別される。
【0003】これらの半導体装置では前工程中の所定の
段階において、各回路の電気的特性検査が行われ、チッ
プ単位で良品、不良品の判定が行われる。
【0004】上記の電気的特性検査は各回路間の導通の
良否を判別するプロービング検査と、150℃程度の高
温中で熱的、電気的ストレスを回路に付与して不良を加
速選別するバーンイン検査、及び最終的に高周波で検査
を行う最終検査とに大きく分別できる。特に高周波で行
われる最終検査では高速デバイスの検査を超高周波で行
う高速動作の検査方式が望まれている。
【0005】前記各種の検査方法共、被検ウェハーもし
くは被検チップと外部の検査システムとの基本的な接続
手段は同様であり、被検ウェハー上に数十ないし百数十
μmピッチでパターニングされた、数十ないし百数十μ
m角、厚さ1μm程度の個々のアルミニウム合金もしく
はその他の合金の電極パッドに対して、個々に導電性の
微細なプローブを機械的に押圧する方法が採られる。そ
の一例として、先端が20μm程度の曲率を有するタン
グステン針を用いて微細なアルミニウムからなる電極パ
ッドに接触させ電気的に導通を得る場合、電極パッドの
表面に形成された酸化膜を破るためにパッド表面を滑ら
して電気的な接触を得ている。そのため、検査後のパッ
ド表面には大きな傷痕が形成させる。今後、半導体素子
の高集積化にともなって狭ピッチ検査技術もしくは半導
体素子の薄膜電極パッドに対応した電極パッドにダメー
ジを与えない低荷重検査技術が必要となる。
【0006】プロービング検査の従来例として、特開平
1―150863号公報に記載の方式がある。この方式
は基板の上面に両端が固定されたブリッジを形成し、そ
の中央にプローブを形成したもので、プローブから導電
性配線が形成されている。
【0007】また、特開平8―75758号公報に記載
の方式がある。この方式では両端支持梁に幅方向にレバ
ーを形成しそのレバーの先端にプローブを形成してい
る。すなわち、両端支持梁の長手方向の中心線に対して
直角方向にずれた位置(幅方向にずれた位置)にプロー
ブが設けられている。なお、この発明は走査型プローブ
顕微鏡(SPM)および記録再生装置等の情報処理装置
に用いるものである。
【0008】
【発明が解決しようとする課題】上記、従来技術で述べ
たような半導体装置の検査方法では、以下に示すような
問題点があった。
【0009】前者の方式では基板の上面に複数のブリッ
ジを個々に貼り付けているため、狭ピッチの製品には対
応することが困難である。また、プローブは梁の中央に
形成されているため、電極パッドに押し付けると、垂直
方向にのみ押圧力が作用せず、アルミニウム材からなる
電極パッドの表面に形成されたアルミナなどからなる酸
化膜を破ることができず、その結果、抵抗値が大きくな
り良好な導通が得られないことが予測できる。
【0010】後者の方式では、両端支持梁の長手方向の
中心線から垂直方向にずれた位置にプローブを形成し、
梁全体はシリコン基材上に形成しているため、プローブ
の形成面積が大きくなり、かつ、プローブを高精度に位
置決め、固定することに大きな手間を要し、狭ピッチ化
に対応することが困難で、製造歩留まりも低いことが予
測できる。また、梁を反らすために梁上に2種類の電極
を形成しているため、複数個のプローブを形成したとし
ても、プローブ高さばらつきが大きくなり、一定の高さ
でプローブを形成できないことが予測でき、構造が複雑
である。さらにこの方式ではプローブ数が一点しかな
く、プローブを接触させて用いることおよび複数のプロ
ーブを形成して用いることを対象にしていないために、
複数のプローブの高さばらつきおよび例えば、電極パッ
ドへの接触なども想定した構造となっていないことが予
測できる。
【0011】本発明の目的は、これまで述べた多くの問
題点を解決し、半導体装置の電気的特性検査において、
例えば検査用半導体素子の狭ピッチに形成された電極パ
ッドとプローブとを確実にコンタクトさせ、かつ低押圧
力で、電極パッドに不要な傷を形成することがなく、プ
ローブ寿命を飛躍的に増大させることができる半導体検
査装置を実現ことにある。
【0012】それによって製造歩留まりを向上させ、製
造コストを低減し、結果的に安価で高信頼性を有する半
導体装置を得ることにある。
【0013】
【課題を解決するための手段】前記課題を解決するため
に、検査用半導体素子の複数の電極パッドと検査装置に
配置された複数の電気接続基板の第一基板形成された梁
に形成されたプローブを個々に直接接触させて、電気的
に接続しながら半導体素子を検査する装置において、前
記第一基板に形成された複数のプローブは、個々の梁上
の略中心線上であって、梁の支持点側にずらした位置に
形成し、かつ、配線が絶縁層を介してプローブから2次
電極パッド部まで連続してつながっている構造としてい
る。
【0014】前記梁に両端支持梁を用い、プローブを両
端支持梁の長手方向の中心から、前記梁の一方側の支持
部側へずらした位置に形成した構造が好ましく、検査用
電極パッドへ接触するプローブは、電極パッドの個々の
高さばらつきを吸収しかつ電極パッドの表面をこすりな
がら電極パッドに対して確実にコンタクトを行うことが
でき、良好な接触抵抗が得られる。
【0015】また、前記の梁に片持ち梁を用い、プロー
ブを片持ち梁の長手方向の中心線に対して直交する方向
へずらした位置に形成した構造を用いることにより、プ
ローブが電極パッドに接触場合、回転方向に傾きが加え
らる構造を用いても良い。さらに、前記第一基板にシリ
コンを用いることにより、検査における温度上昇時でも
位置ずれを起こすことがない。プローブを垂直方向に対
して45度以上の傾きを有して電極パッドと接触させる
構造とすることにより、電極パッドの表面をこする効果
が大きくなり良好な接触抵抗を得ることができ、低加圧
力で良好な接触抵抗を得ることができるため、電極パッ
ドへの傷も浅くなる。また、狭ピッチの電極パッドに対
応する構造はホトリソプロセスを用いてプローブの補償
パターンをパターニングする手順と、ウエットエッチン
グによってプローブを形成する手順と、ホトリソプロセ
スを用いて多層マスクパターンを形成する手順と、ウエ
ットエッチングによって梁の裏側を加工する手順と、ド
ライエッチングによって梁を形成する手段を用いて第一
基板を形成する加工プロセスを用いることにより達成で
きる。この加工プロセスは狭ピッチまたは高密度に配置
されたプローブを個々の梁で分離するために量産性の良
いウエットエッチングを用いて加工した後、高アスペク
ト比の溝をドライエッチングで加工する方式である。
【0016】検査用半導体素子の複数の電極パッドと検
査装置に配置された複数の電気接続基板の第一基板の梁
に形成されたプローブを個々に直接接触させて、電気的
に接続しながら半導体素子を検査する装置において、前
記半導体素子の電極パッド表面をプローブが、ワイピン
グしながら電気的検査を行う半導体素子の検査方法を用
いることにより、電極パッドへの傷が小さく、低加圧力
でしかも低ダメージのコンタクト方法が可能となる。
【0017】さらに、上記の構造および方式を用いるこ
とにより、たとえ酸化膜が数オングストローム形成され
た電極パッドであったとしても、確実にコンタクトさせ
ることが可能となる。その結果、検査した半導体素子も
しくは電子部品は非常に安価で提供することができる。
【0018】
【発明の実施の形態】本発明に係る実施例の説明を図1
から図18を参照して説明する。
【0019】本発明の代表的な実施例の説明図を図1に
示す。半導体素子が形成された被検ウエハ2には検査用
の電極パッド3aが数十μm角の大きさで複数個形成さ
れている。図1はその一部分を拡大したものである。梁
または薄膜30上に形成されたプローブ6は電極パッド
3aに対してθの角度を持って接触するように構成して
いる。すなわち、梁または薄膜上に形成されたプローブ
が、同図A−A中心線のように電極パッド平面に対して
垂直方向から角度(同図B−B中心線)を持って電極パ
ッドに接触し、矢印31のように電極パッド表面をプロ
ーブ先端部が移動(ワイピング)する構造である。この
構造とすることにより、たとえ表面に酸化膜や汚れが形
成された電極パッドでも、力を作用させた場合、プロー
ブが電極パッドの接触面上を移動することにより、酸化
膜や汚れを除去し、良好に接触し電気的にも抵抗値は小
さくなる。前記梁に両端支持梁を用い、かつプローブが
個々の両端支持梁上に独立もしくは数プローブごと独立
した構造を用いることにより、検査用電極パッドに対す
る高さばらつきを吸収し、かつ電極パッド表面をこする
ことで良好に導通が得られる。
【0020】また、プローブが電極パッド面に対して垂
直に形成されていても、電極パッド部の位置を移動して
設けることによって、プローブとの接触角度を変え、電
極パッド表面をワイピングさせる方法を用いても良い。
すなわち両持ち梁の力の作用中心よりプローブの位置
を、梁の一方の支持部側へずらして設けることで、力が
作用してもプローブ先端が力の作用中心に向かうように
構成したものである。本実施例は、プローブと電極パッ
ドを接触させた場合、どちらか一方が数μm程度移動す
る機構もしくは構造を用いることにより、プローブと電
極パッドが良好に接触し電気抵抗値が小さくなる方法を
提供するものである。
【0021】一実施例に関するウエハ検査装置の構造を
図2のにて説明する。図2に示すように、プローブ形成
基板4には、変形が容易な両持ち梁が形成され、両持ち
梁にはプローブ6が形成されている。プローブ形成基板
4では絶縁層を介して、金属配線7がプローブから貫通
孔17を介して、プローブ形成面の反対面に形成された
電極パッド3bまで連続してつながっている。プローブ
形成基板の詳細な説明に関しては後述する。
【0022】プローブ形成基板4は、電気接続基板8に
半田ボール9により固定されている。本実施例では、半
田ボールを用いてプローブ形成基板の固定及び電気的接
続を同時に行っている。なお、例えば銀ペーストや白金
ペーストもしくは150℃以下で溶解しない金属材料、
複合材料をスクリーン印刷法等によって形成し焼成する
ことにより電気的導通を図り、プローブ形成基板を固定
する方法を用いても良い。電気接続基板8の内部は、多
層配線が形成されており、狭ピッチに配置されている電
極パッド3cを電気接続基板の上部に配置されたポゴピ
ン14の間隔まで広げる役割をしている。
【0023】なお、電気接続基板8に形成された電極パ
ッド3cはマトリックス状に800μmピッチで形成さ
れている。この電気接続基板の材料としてはセラミック
スが好ましく、特に、ムライトを用いることが線膨張率
の点から良い。これは、各種検査の中でバーンイン検査
が150℃の温度雰囲気中で行われる。このため、シリ
コンからなる被検ウエハの電極パッドとプローブとの間
で、相対的な位置ずれを防止するためには、線膨張率が
近い方が好ましい。また、電気接続基板8には検査時に
加わる加圧力により半田ボール9が一定以上つぶれない
ようにするため、座屈防止用の突起10が形成されてい
る。
【0024】前記、電気接続基板8及びプローブ形成基
板4は多層配線基板13に治具11を介して、ボルト1
2により固定されている。なお、治具の材料は、150
℃以上で熱変形が少ない材料、例えば、窒化アルミニウ
ムもしくはインバーなどを用いると良い。多層配線基板
13の内部は、ガラエポ材には多層配線が形成されてい
る構造で、ポゴピン14が多数形成されていて内部多層
配線とつながっている。なお、ポゴピンとはばね機構が
ついた電気的導通端子である。ウエハ検査装置16に
は、多層配線基板13と電気的に導通させるために用い
るポゴピンまたは接続ピン15が多層配線基板の電極パ
ッド3eの間隔で配置されている。また、ウエハ検査装
置16には多層配線基板13と電気的に導通させるため
の方法は、前記の方式に限らず、電気的な接続を可能と
する方法であれば、コネクタのようなものを用いても良
い。
【0025】前述のように、プローブ形成基板からウエ
ハ検査装置までの間に電気接続基板及び多層配線基板の
2枚の基板を介した理由は、電気接続基板はセラミック
スの中に多層配線が形成されているため、非常にコスト
が高く、基板の変更は容易に行えない。そのため、検査
方式が変更した場合や接点の変更などは安価な多層配線
基板を用いて行うことができる。また、他の検査装置へ
の適用を行う場合には安価な多層配線基板を変更するこ
とにより容易に行える。なお、電極パッド数及び電極パ
ッド間隔によっては前記、電気接続基板を用いず、直接
多層配線基板に接続することも可能である。
【0026】被検ウエハ2は固定ステージ1に真空チャ
ックで固定されている。固定ステージ1は周辺機器によ
り、数100μm単位での高さ制御機構及び数グラム単
位での加圧力制御が可能な構造となっており、さらに上
下、左右、円周方向に移動が可能な構造となっている。
そして、被検ウエハ2に形成された電極パッド3aとプ
ローブ形成基板4のプローブ6を高精度に位置合わせし
ながら、互いに接触させることができる構造となってい
る。また、前記の構造では位置合わせ用の移動機能を固
定ステージ側に付加したが、本実施例では前記構造に限
らず、例えば、プローブ形成基板側もしくはプローブ形
成基板側と固定ステージ側の両者に位置合わせ用の移動
機能を付加しても良い。
【0027】次に、ウエハ検査装置16と被検ウエハ2
との間で電気信号の授受を行うための電気的な導通手段
に関する構造について説明する。被検ウエハ2とプロー
ブ形成基板4との位置合わせが終了後、前記の機構を用
いて両者を接触させると被検ウエハの表面保護膜5にプ
ローブ形成基板が押し付けられ、被検ウエハの反りや傾
きを抑制し、プローブ形成基板の両持ち梁が上方に撓
み、その反力で電極パッド3aに一定の押圧力を与え
る。本実施例で電気的導通に必要な押圧力はおよそ2g
程度であった。これ以上の押圧力であれば、良好に電気
的導通が得られる。しかし、押圧力があまり大き過ぎる
と電極パッド3aにダメージを与える。
【0028】なお、被検ウエハ2にはアルミニウムから
なる約80μm角の大きさの電極パッドが形成されてい
る。その電極パッドの周辺にはポリイミド系の樹脂から
なる表面保護膜5が、接触不良等を防止するために形成
されている。また、電極パッド3b及びプローブ6以外
の配線上には、ポリイミドなどからなる絶縁膜18が配
線の段差を埋めるように形成されている。また、前記、
プローブ形成基板表面の絶縁膜は表面保護膜5にダメー
ジを与えない材料で、少なくとも150℃以上の温度に
耐えられる材料であれば、他の絶縁材料を用いても良
い。また、配線はプローブ形成基板に溝を形成し、その
溝の中に埋め込む構造を用いても良い。
【0029】電極パッド3aは、プローブ形成基板4の
プローブ6と接触することにより電気的に導通する。プ
ローブ形成基板4のプローブから金属配線がプローブ形
成基板のプローブ形成面と反対面に形成された電極パッ
ド3bまで形成されている。プローブ形成基板の電極パ
ッド3bと電気接続基板8の下面電極パッド3cは半田
ボールにより電気的に接続されている。電気接続基板8
の下面電極パッド3cと上面電極パッド3dは、電気接
続基板の内部に形成された多層配線により電気的な接続
が施されている。電気接続基板8の上面電極パッド3d
と多層配線基板13との電気的な授受は、多層配線基板
に形成されたポゴピンを用いて行う。
【0030】ポゴピンにはばね機構が付加されているた
め、例えば、基板にうねり等が発生している場合でも、
導通不良を起こすことなく、確実に電気的な接続が得ら
れる。また、この部分にポゴピンを採用したことによ
り、検査対象物が変更した時にも、電気接続基板から下
の部分を容易に交換することが可能である。多層配線基
板13に配置されたポゴピンは、多層配線基板の内部配
線により多層配線基板の上面に形成された電極パッド3
eまでつながっている。また、最終的なウエハ一括検査
装置16との電気的な授受は検査装置に形成されたポゴ
ピンまたは接続端子15を用いている。
【0031】以上のように配置された、各種基板を用い
ることにより、被検ウエハの電極パッドから検査装置ま
で電気的な信号の授受が可能となる。また、前記に記載
したように各種検査の検査装置によって、電気接続基板
から下の部分を容易に交換することが可能であることか
ら、30MHzの駆動周波数で各回路間の導通の良否を
判別するプロービング検査と、5MHzの駆動周波数で
150℃程度の高温中で数時間から数10時間、熱的、
電気的ストレスを回路に付与して不良を加速選別するバ
ーンイン検査、及び最終的に133MHz以上の高周波
の駆動周波数で検査を行う、最終検査などの検査方法に
適用することができる。
【0032】本実施例の半導体検査装置は、前記のプロ
ービング検査に限らずその他の検査方式にも用いること
ができる。例えば、バーンイン検査をウエハレベルでパ
ッキングした状態で連続して電気的特性検査を行う場合
にも、確実に電極パッドとプローブのコンタクトが得ら
れるため用いることができる。また、被検ウエハの周辺
部に数μm程度微動させることができる機構、もしくは
プローブ側に数μm程度微動させることができる機構、
例えば、圧電素子を被検ウエハの側面に付加することに
より、コンタクト後、被検ウエハ全体を動かすことがで
きる構造を適用しても、本実施例と同様のワイピング効
果が得られる。
【0033】次にプローブ形成基板の詳細構造について
図3及び図4を用いて説明する。図3はプローブ形成基
板の詳細図を示したもので、図3(a)に断面図、
(b)にプローブ側から見たプローブ形成基板の平面図
を示している。プローブ形成基板4はシリコン材からな
りマイクロマシニング技術により、両端支持梁19と、
両端支持梁上に形成したプローブ6より構成されてい
る。図3A−A中心線に示したようにプローブの位置は
被検ウエハ2に形成された電極パッド3aの中心位置と
同じ位置に加工されている。なお、被検ウエハ2の電極
パッド3a以外の部分は、電極パッドより数μm高く、
表面保護膜5によって形成されている。前記プローブの
位置は両端支持梁の長手方向の中心B−B中心線からず
れた位置A−A中心線の位置(すなわち、両端支持梁の
一方の支持部側に近づけた位置)に形成されている。な
お、両端支持梁の長手方向と直角方向は梁幅の中心にプ
ローブが形成されている。プローブ6からプローブ形成
基板4の裏面側に形成された電極パッド3bまで複数の
金属からなる配線7が、プローブ形成基板4に形成され
た貫通孔17を介してつながっている。なお、配線7の
表面には保護膜18が形成されている。
【0034】本実施例のシリコンプローブの相対的な位
置精度は、シリコンウエハを、マイクロマシニング技術
を利用して加工しているために非常に良い。その位置精
度は、マスク精度に依存する。一般的なマスク精度は±
1μm以下であり、加工されるプローブの相対的な位置
精度もその範囲内に入る。同図(b)の平面図からプロ
ーブ6は、被検ウエハの複数個の電極パッドと同じ位置
に複数個のプローブが両端支持梁19上に形成されてお
り、梁周辺は空間20となっている。また、両端支持梁
19がプローブ毎に形成されているのは、個々に押圧力
を電極パッドに与えるためである。なお、同図(b)の
平面図に示したX方向及びY方向は平面図から見たとき
の断面方向を示している。以後に示す断面図はこれを基
準にして説明する。
【0035】図4に図3に示した構造を実際に電極パッ
ドに接触させた場合の説明図を示す。同図よりプローブ
形成基板4を被検ウエハ2の電極パッド3aに接触させ
ると両端支持梁19は弧を描いて変形する。この時、プ
ローブ6は両持ち梁の一方側の支持部に片寄って設けて
あるため、電極パッド3aに対して斜めに接触し、梁中
心側に若干移動する。
【0036】一方、図5に梁の中心にプローブを形成さ
せた場合の断面図を示す。なお、同図の断面方向は図3
平面図に示したX方向について示している。同図(a)
に被検ウエハと接触する前の断面図を、(b)に接触後
の断面図を示す。図5(a)の断面図はプローブ形成基
板4に形成された両端支持梁19の中心にプローブ6が
形成されている。電極パッド3aも同様にプローブの中
心位置に形成されている。このような構造のものを接触
させると図5(b)に示すように梁は弧を描くように撓
む。プローブ6は電極パッドに対して垂直に接触する。
この構造では電極パッドへの押圧力は下側にしか働かな
い。一方、図4の構造では下側のみならず横方向への力
も働く。このような構造を用いることにより、電極パッ
ドに対して、傷が浅く、低押圧力で良好なコンタクトを
得ることができる。詳細については後で述べる。
【0037】半導体素子の検査用電極パッドは、半導体
素子の高密度化に伴って微細化が一段と進む。図6を用
いて微細化された電極パッドの構造について説明する。
図6より、被検ウエハ2に形成された電極パッド3aの
膜厚tは薄膜化がいっそう進み、電極パッド幅dは狭く
なる。また、電極パッド間隔Pも狭ピッチ化が進む。な
お、電極パッド3aにアルミニウムなどの材料を用いた
場合、その表面には酸化物21が形成されている。以上
のことを考慮して、電極パッドに接触させるプローブ
は、低押圧力でしかも大きな傷を形成しない低ダメージ
の検査方式が必要である。接触抵抗が大きいと目的の駆
動周波数で検査ができなくなるためである。
【0038】ここで、微小なプローブと電極パッドの接
触抵抗とプローブの先端面積あるいは接触面積の関係に
ついて述べる。図7に電極パッド表面に酸化物が形成さ
れた場合の関係図を示す。一般的に接触抵抗を低下させ
るには電極パッド部と接触している面積が大きいほど良
い。しかし、同一の押圧力と仮定した場合、プローブ先
端面積は小さいほど接触抵抗が低下する。これは同一の
押圧力ではプローブ先端面積が小さいほど面圧が上昇す
るために、電極パッド表面に酸化膜などが存在していた
としても容易に破ることが可能となるためである。
【0039】より詳細な説明を図8から図14を用いて
行う。図8(a)は梁または薄膜19に形成されたプロ
ーブ6の先端面積22aが小さい場合、図8(b)は梁
または薄膜19に形成されたプローブ6の先端面積22
bが大きい場合を示す。このような2種類のプローブを
被検ウエハの電極パッド面に対して垂直に押し付けた場
合の一例を図9に示す。図9(a)はプローブ先端面積
が小さいため、容易に電極パッド3aの表面に形成され
た酸化膜21を破ることができ、電極パッド3aの材料
と十分な接触部23aを得ることが可能である。
【0040】一方、図9(b)はプローブ先端面積が大
きいため、電極パッド3aの表面に形成された酸化膜2
1を破ることができない。このために、電極パッド3a
の材料と十分な接触部23bを得られず、接触抵抗が大
きくなる。そのため、図7に示した同一押圧力でプロー
ブ先端面積が大きくなるほど接触抵抗は増加する。
【0041】一方、検査するためのプローブには、製品
によってその寿命を考慮する必要がある。例えば、バー
ンイン検査の場合では数100回程度、プロービング検
査では20万回程度必要とされている。そのため、先端
面積が小さい場合は、使用回数が増加すると図10に示
すようにプローブ6の先端部がつぶれ、結果的に電極パ
ッド3aの酸化膜21を破れず、良好な接触抵抗を得る
ことができなくなるという問題がある。
【0042】本実施例はこれらのことを鑑みて、プロー
ブを電極パッドに対して斜めに接触させ、電極パッド表
面をワイピングさせることにより低押圧力で電極パッド
に対して低ダメージの検査方法を提供するものである。
より詳細には図11(a)に示すように梁または薄膜1
9に形成されたプローブ6を電極パッド3aに対して斜
めに接触させる構造をとることにより、接触面積cが増
加し、容易に酸化膜21を破ることが可能でありその時
の接触抵抗も低下する。前記プローブの先端形状はプロ
ーブ先端からプローブの底辺に対して数本の稜線が形成
されている。すなわち角が形成されているプローブ構造
が酸化膜を破りやすいため好ましい。
【0043】より接触抵抗を低下させる場合には、図1
1(b)に示すように電極パッドに接触した後、ワイピ
ングさせることにより、酸化膜を除去しながら接触面積
を増加させることができ、より確実に接触抵抗を低下さ
せることができる。
【0044】図12にそのときのプローブ痕を示す。同
図の電極パッド3aの周囲を保護膜5が形成されてい
る。図12(a)は図11(a)に対応しており、図12
(b)は図11(b)に対応している。両者を比較する
とプローブ痕24aに対してプローブ痕24bの方がワ
イピングして広く形成されていることが分かる。
【0045】本実施例は、特に表面に酸化膜が形成され
たアルミニウム、はんだまたはその合金など表面に酸化
膜が形成されやすい金属の電極パッド材に接触抵抗を低
下させる効果がある。また、本発明は電極パッドに深く
傷を付けるのではなく、電極パッド表面を浅くこするこ
とで良好な導通を得ようとするものであることから、低
ダメージの検査方法であり、例えば、表面酸化膜が形成
されにくい金属からなる電極パッドに対してもさらに低
押圧力での検査が可能となるため、非常に有効である。
【0046】また、本実施例のワイピング量は数μm程
度の移動量で効果がある。実験によれば、シリコン製の
プローブに金属配線を施したものを用い、先端面積を9
0平方μmとして個々のプローブの押圧力を5gで実験
を行った結果、3μmのワイピングで接触抵抗が1Ω以
下であった。
【0047】図13を用いて本実施例におけるプローブ
痕の深さについて説明する。一般的に図9(a)に示し
た構造では、電極パッドの厚さが薄い場合、押圧力を増
加させると、電極パッドを突き抜けてしまう。そのた
め、低押圧力で電極パッドへ接触させる必要があるが、
十分な接触抵抗を得るためにプローブ先端を非常に小さ
く形成すると、この構造では前にも述べたように寿命が
短い。本実施例では梁または薄膜19に形成したプロー
ブ6は電極パッドの水平面に対して垂直方向からθの角
度を持って電極パッドへ接触させる。前記、θ角度が4
5度では下方に働く押圧力と横に働く押圧力が同じ力に
なる。θ角度が45度以下では下方に働く押圧力よりも
横に働く押圧力が強くなり、45度以上では横に働く押
圧力よりも下方に働く押圧力が強くなる。すなわち、電
極パッドに対してプローブが接触してかつ、ワイピング
させるためにはθ角度が45度以下とすることが好まし
い。
【0048】一方、梁などに形成するプローブ位置には
制限がある。図14を用いて説明する。梁の中心A−A
中心線からB−B中心線まで位置をM1長さだけずらし
てプローブを形成した場合、両端支持梁におけるプロー
ブ形成側の梁の支点25に応力が働き、あまり梁の支点
25の近くにプローブを形成することが困難となる。そ
のため、プローブ位置は材料及び梁の形状などを考慮し
て形成する必要がある。基本的には材料力学などの文献
に記載されている公式によって計算することができる。
前記、図14に示した構造では梁材料にシリコンを用
い、プローブ変位量10μm、梁厚28μm、梁長さ1
mmの場合、最大120μm程度まで梁の中心からプロ
ーブ位置をずらすことができる。
【0049】本発明の他の実施例として図15に示す。
図15(a)に片持ち梁の断面図を図15(b)にその
平面図を示す。プローブ形成基板4には片持ち梁26及
び貫通孔17が形成されている。片持ち梁26にはプロ
ーブ6が形成されており、その位置は片持ち梁の長手方
向の中心B−B中心線からずれた位置のC−C中心線上
に形成されている。このように形成されたプローブを電
極パッドに接触させ場合、ねじれが生じながら、良好に
接触させることができる。なお、図中20は空間を示し
ており、配線7はプローブ6から貫通孔17を介して電
極パッド3bまでつながっている。
【0050】本実施例のプローブをワイピングさせるた
めの構造は、基本的にプローブ位置が梁の長手方向の中
心及びそれと交わる垂直方向の中心位置からずれた位置
にプローブが形成されていることにより、ワイピングや
回転などの効果を有することができる。また、プローブ
は梁とかならずしも一体構造である必要はなく、例え
ば、梁を形成した後、プローブだけ痕で形成した構造を
用いることもできる。
【0051】図16は本発明の他の実施例を説明する図
である。図16(a)は押圧前を、(b)は押圧後を示
す。変形が容易な内部に配線が形成されたシート材料2
9にはプローブ6を形成されている。押圧治具28を押
圧機構27で矢印31に示すように押圧すると(b)に
示すように押圧治具28がシート材料29を変形させ、
その結果、プローブ6は斜めに維持された状態で電極パ
ッド(図示せず)と接触し、ワイピングさせることがで
きる。また、押圧機構27を用いず、全体を真空パック
のようなもので密閉し、真空状態で押圧する構造を用い
ても良い。
【0052】一方、狭ピッチでプローブを形成する方法
について図17を用いて説明する。図17(a)は図3
に示した断面方向のX方向断面図を、図17(b)はY
方向の断面図を示す。シリコンを材料に加工する場合、
一般的にはシリコンの異方性エッチング技術を用いて構
造体を形成する。これはシリコンの異方性エッチング技
術はウエットエッチングであることから量産性に優れて
いるためである。この技術は例えば、(100)結晶面
にマスキングを施した部分以外の位置をエッチングする
と、(111)結晶面だけがエッチング速度は遅くな
り、最終的に(100)結晶面33と(111)結晶面
32で囲まれた構造体が形成される。そのため、図17
(b)に示すように梁とプローブを合わせた高さMとプ
ローブ間ピッチPとの間には数1の関係で表される。
【0053】
【数1】
【0054】例えば、シリコンウエハを用いて、梁とプ
ローブを合わせた高さMを30μm厚とした場合、最小
プローブ間ピッチは、42.4μmとなりそれ以下のピ
ッチでは、個々に独立した梁の形成が困難となる。
【0055】そこで、狭ピッチで加工でき、しかも量産
性に優れた加工プロセスについて図18を用いて説明す
る。図18は今まで説明してきたプローブ形成基板の形
成についてマイクロマシニング技術を用いた加工工程に
ついて説明する。なお、図18のA−A破線の左側に図
3に示したX方向の断面図を右側に図3に示したY方向
の断面図を示す。
【0056】図18より、始めに、図18(a)に示すよ
うに厚さ500μm(100)方位のシリコンウエハ3
4を準備する。次に0.5μm厚さの熱酸化膜を形成
し、ホトリソプロセスを用いて、シリコンウエハ34の
表面に形成された熱酸化膜35上にレジスト塗布・パタ
ーン露光・現像・熱酸化膜のエッチングを片面から行
い、プローブ6を形成するためのマスクパターンを形成
する。目的のプローブ先端形状を得るために、マスクパ
ターン形状にはエッチングによる角落ちに対処するため
の補償パターンが形成されている。その後、70℃の水
酸化カリウム水溶液を用いてシリコンを20μm段差の
異方性エッチング加工を片面から行い、図18(b)に示
すようにプローブ6を形成する。この時、プローブ形成
部には(111)結晶面32からなる斜面が形成され
る。
【0057】前記シリコンのエッチング加工は、水酸化
カリウム水溶液だけではなく、その他のウエットエッチ
ング液、例えば、エチレンジアミンピロカテコール、テ
トラメチルアンモニウムハイドロオキサイド、ヒドラジ
ンを用いることができる。さらに、異なる深さの孔を時
間差で一括してエッチング加工を行うために、多層マス
ク法を用いる。
【0058】図18(c)に示すようにホトリソプロセス
を用いて、酸化・レジスト塗布・パターン露光・現像・
熱酸化膜のエッチング・酸化を繰り返し行う。より詳細
には酸化膜形成後、浅い孔から順番にパターニングを行
う。なお、図18に示した構造のプローブ形成基板は異
なる孔が3種類ある。はじめに酸化膜35cを形成し、
プローブを分離するためのパターニングを行う。次に両
面酸化を行い、酸化膜35bを形成し、梁を所定の厚さ
までエッチングするためのパターニングを行う。次に両
面酸化を行い、酸化膜35aを形成する。
【0059】図18(d)に示すように一番深いエッチ
ング孔37aのパターニングを行った後、異方性エッチ
ング加工を途中まで行う。図18(e)に示すように二
番目に深い孔の酸化膜35aを除去して、さらに一番目
と二番目の孔37b加工を所定の深さまで同時に異方性
エッチング加工を行う。次に、図18(f)に示すよう
に酸化膜35bを除去した後、矢印31に示す方向から
酸化膜35cをマスキング材としてドライエッチング加
工を行い、垂直な壁に囲まれた空間20の加工が行え
る。
【0060】その結果、プローブ6及び両端支持梁19
は個々に分離される。この時、梁は梁厚30μm、プロ
ーブ間ピッチ25μmの狭ピッチで加工することができ
た。ここで、ドライエッチング加工ではなく、異方性エ
ッチング加工を適用しても、梁の分離加工を行うことは
可能であるが、前記に述べたように異方性エッチング加
工では斜面が形成されるために狭ピッチの梁を形成する
ことは困難となる。前記ドライエッチング加工装置には
誘導結合型のプラズマエッチング[ICP―RIE(Inductive
ly Coupled Plasma―RIE)]装置を用いることにより
アスペクト比20程度の垂直な壁を有するエッチング加
工を行える。
【0061】前記加工技術では、異方性エッチングのマ
スク材に熱酸化膜を適用した例について説明したが、マ
スク材としてシリコンナイトライド膜、薄い熱酸化膜の
上にシリコンナイトライド膜を形成した複合膜を用いて
も良い。
【0062】その後、図18(g)に示すように、構造
体全面に酸化膜を形成した後、両面に金属薄膜をスパッ
タリング装置により形成し、電着レジストを用いたホト
リソプロセスにより、金属薄膜のパターニングを行っ
た。次にメッキ装置を用いて銅及びニッケル材料を形成
して多層配線36を形成した。スパッタリング装置を用
いた金属薄膜はCr又はTiを20nm、その上にAu
を1000nm積層した膜を用いた。このCrやTi
は、下地とAuの密着性を向上させるために形成したも
のである。前記配線材料は150℃以上で溶解せず、電
気的導通がある薄膜形成可能な材料であれば他の材料を
用いても良い。
【0063】配線などに用いる装置もスパッタリング装
置以外の装置、例えば、蒸着装置やCVD(Chemical Va
por Deposition)装置を用いても良い。さらに、配線の
形成方法はリフトオフ法に限らず、電着レジストまたは
スプレーレジスト塗布装置等3次元的にレジストパター
ンの形成が可能なレジストを用いて基板全面に薄膜を形
成した後、ホトリソを行い、エッチングによって形成
し、その後めっきで形成しても良い。その上にCuを1
0μm、さらにその上にNiを2μmめっき装置によ
り、プローブから電極パッドまで多層配線42を形成し
た。
【0064】以上、説明した各実施例発明のプローブ形
成基板を、バーンイン検査に適用した結果、被検ウエハ
の電極パッドとプローブ末端端子との接触抵抗が2Ω以
下と低く、テスト周波数も100MHz以上得られた。
また、その時の寿命は2万回以上であった。その時に温
度雰囲気を常温から150℃まで変化させたが、被検ウ
エハの電極パッドとプローブは極めて良好にコンタクト
されていた。また、本実施例では被検ウエハを対象とし
て説明したが、例えばベアチップの検査もしくははんだ
ボールが形成された素子の検査にも適用することができ
る。
【0065】また、特にバーンイン向けソケット用テー
プへのコンタクト応用に用いることができる。各実施例
の検査装置を用いて検査した半導体素子または半導体チ
ップなどのデバイスは、電極パッドにおける傷が浅いた
め、低ダメージの電極パッドの製品を作り出すことがで
きる。そのため、検査後にはんだボールを形成する時で
も良好に形成することができ、他の検査時でも同じ電極
パッドを用いることができる。
【0066】以上のことより狭ピッチで、しかも信頼性
の高い電気的検査が可能になり、検査した半導体素子も
しくは電子部品は非常に安価で提供することができる
【0067】
【発明の効果】本発明のプローブを電極パッド表面でワ
イピングさせる構造を適用した検査装置を用いて各種検
査を行うことにより、電極パッド部へプローブ痕が小さ
く、確実にコンタクトが取れるために信頼性が高く、ま
た、検査時間を短縮することができる。さらに狭ピッチ
に対応した加工技術を適用することで、従来コンタクト
が困難であった製品への適用範囲が広がる。また、量産
性に優れており、低コストで信頼性の高い半導体デバイ
スを提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例に関する斜視図。
【図2】本発明の一実施例に関する装置構成図。
【図3】本発明の一実施例に関する断面図及び平面図。
【図4】本発明の一実施例に関するプローブと電極パッ
ドに関する断面図。
【図5】従来例に関する断面図。
【図6】半導体ウエハの詳細図。
【図7】接触抵抗と接触面積に関する説明図。
【図8】プローブ先端の詳細図。
【図9】電極パッドとの接触面積に関する図。
【図10】寿命に関する説明図。
【図11】本発明の一実施例に関する断面図。
【図12】本発明の一実施例に関するプローブ圧痕図。
【図13】本発明の一実施例に関する断面図。
【図14】本発明の一実施例に関する断面図。
【図15】本発明の他の一実施例に関する断面図及び平面
図。
【図16】本発明の他の一実施例に関する断面図。
【図17】本発明の狭ピッチに関する断面図。
【図18】本発明の一実施例に関する構造体の加工プロセ
ス。
【符号の説明】
1…固定ステージ、2…被検ウエハ、3…電極パッド、
4…プローブ形成基板、5…表面保護膜、6…プロー
ブ、7…配線、8…電気接続基板、9…半田ボール、10
…突起、11…治具、12…ボルト、13…多層配線基板、14
…ポゴピン、15…ポゴピンまたは接続ピン、16…ウエハ
検査装置、17…貫通孔、18…保護膜、19…両端支持梁、
20…空間、21…酸化膜、22…プローブ先端、23…接触
部、24…圧痕、25…支点、26…片持ち梁、27…押圧機
構、28…押圧治具、29…絶縁シート、30…梁または薄
膜、31…矢印、32…(111)結晶面、33…(100)
結晶面、34…シリコンウエハ、35…熱酸化膜、36…多層
配線、37…エッチング孔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青野 宇紀 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 河野 竜治 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 宮武 俊雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 青木 英之 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 伴 直人 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 2G003 AA10 AC01 AG04 AH05 AH07 2G011 AA09 AB08 AC21 AE03 AF07 4M106 AA01 BA01 BA14 CA01 CA27 CA56 DD06 DD10 DD13 DD23 DJ02 DJ04 DJ05 DJ06 DJ07

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】検査用半導体素子の複数の電極パッドと、
    検査装置に配置された複数の電気接続基板のうち、第一
    基板に形成された複数の梁上にプローブを設け、前記プ
    ローブを個々に直接接触させて、電気的に接続しながら
    半導体素子を検査する装置において、 前記プローブは、前記梁の支持部側の位置に形成され、
    絶縁層を介して、配線がプローブから2次電極パッド部
    まで連続してつながっていることを特徴とする半導体検
    査装置。
  2. 【請求項2】請求項1に記載の半導体検査装置におい
    て、 前記梁に両端支持梁を用い、前記プローブを両端支持梁
    の長手方向の中心から、前記梁の一方の支持部側へずら
    した位置に形成したことを特徴とする半導体検査装置。
  3. 【請求項3】請求項1に記載の半導体検査装置におい
    て、 前記梁に片持ち梁を用い、プローブを片持ち梁の長手方
    向と直交する方向の中心から長手方向と直交する方向へ
    ずらした位置に形成したことを特徴とする半導体検査装
    置。
  4. 【請求項4】検査用半導体素子の複数の電極パッドと、
    検査装置に配置された複数の電気接続基板のうち、第一
    基板に形成された複数の梁上にプローブを設け、前記プ
    ローブを個々に直接接触させて、電気的に接続しながら
    半導体素子を検査する装置において、 前記プローブは、前記梁の力の作用点よりずらして設け
    たことを特徴とする半導体検査装置。
  5. 【請求項5】請求項1から3のいずれか1項に記載の半
    導体検査装置において、 前記プローブを電極パッド面に垂直な方向に対して45
    度以上の傾きを有して電極パッドと接触させる構造とし
    たことを特徴とする半導体検査装置。
  6. 【請求項6】検査用半導体素子の複数の電極パッドと、
    検査装置に配置された複数の電気接続基板のうち、第一
    基板に形成された複数の梁上にプローブを設け、前記プ
    ローブを個々に直接接触させて、電気的に接続しながら
    半導体素子を検査する装置の製造方法において、 ホトリソプロセスを用いてプローブの補償パターンをパ
    ターニングする手順と、ウエットエッチングによってプ
    ローブを形成する手順と、ホトリソプロセスを用いて多
    層マスクパターンを形成する手順と、ウエットエッチン
    グによって梁の裏側を加工する手順と、ドライエッチン
    グによって梁を形成する手段を用いて第一基板を形成し
    たことを特徴とする半導体検査装置の製造方法。
  7. 【請求項7】検査用半導体素子の複数の電極パッドと検
    査装置に配置された複数の電気接続基板の第一基板の梁
    に形成されたプローブを個々に直接接触させて、電気的
    に接続しながら半導体素子を検査する半導体素子の検査
    方法において、 前記半導体素子の電極パッド表面をプローブが、ワイピ
    ングしながら電気的検査を行うことを特徴とする半導体
    素子の検査方法。
JP2000274997A 2000-09-06 2000-09-06 半導体素子検査装置及びその製造方法 Withdrawn JP2002082130A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000274997A JP2002082130A (ja) 2000-09-06 2000-09-06 半導体素子検査装置及びその製造方法
US09/722,484 US6496023B1 (en) 2000-09-06 2000-11-28 Semiconductor-device inspecting apparatus and a method for manufacturing the same
TW090120106A TWI227781B (en) 2000-09-06 2001-08-16 Semiconductor-device inspecting apparatus and a method for manufacturing the same
KR1020010054238A KR20020020196A (ko) 2000-09-06 2001-09-04 반도체소자 검사장치 및 그 제조방법
US10/316,828 US6774654B2 (en) 2000-09-06 2002-12-12 Semiconductor-device inspecting apparatus and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000274997A JP2002082130A (ja) 2000-09-06 2000-09-06 半導体素子検査装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002082130A true JP2002082130A (ja) 2002-03-22

Family

ID=18760684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000274997A Withdrawn JP2002082130A (ja) 2000-09-06 2000-09-06 半導体素子検査装置及びその製造方法

Country Status (4)

Country Link
US (2) US6496023B1 (ja)
JP (1) JP2002082130A (ja)
KR (1) KR20020020196A (ja)
TW (1) TWI227781B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009061A1 (ja) * 2004-07-15 2006-01-26 Renesas Technology Corp. プローブカセット、半導体検査装置および半導体装置の製造方法
JP2007115798A (ja) * 2005-10-19 2007-05-10 Fujitsu Ltd カーボンナノチューブパッド及び電子デバイス
JP2013134901A (ja) * 2011-12-26 2013-07-08 Mitsubishi Heavy Ind Ltd 多点計測用接続器
CN107909258A (zh) * 2017-11-08 2018-04-13 国网山东省电力公司德州供电公司 一种电能表台区识别方法及系统

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441315B1 (en) * 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6612161B1 (en) * 2002-07-23 2003-09-02 Fidelica Microsystems, Inc. Atomic force microscopy measurements of contact resistance and current-dependent stiction
JP4008408B2 (ja) * 2003-11-07 2007-11-14 日本電子材料株式会社 プローブカード
JP2005140677A (ja) * 2003-11-07 2005-06-02 Japan Electronic Materials Corp プローブシート及びこれを用いたプローブシートユニット
JP2005233858A (ja) * 2004-02-23 2005-09-02 Japan Electronic Materials Corp プローブカード
JP4145293B2 (ja) * 2004-12-28 2008-09-03 株式会社ルネサステクノロジ 半導体検査装置および半導体装置の製造方法
JP2006253014A (ja) * 2005-03-11 2006-09-21 Tyco Electronics Amp Kk ピッチ変換コネクタおよびその製造方法
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US9644269B2 (en) * 2014-01-30 2017-05-09 Varian Semiconductor Equipment Associates, Inc Diffusion resistant electrostatic clamp
TWI627418B (zh) * 2016-05-13 2018-06-21 南韓商英泰克普拉斯有限公司 半導體元件檢查裝置
WO2018118075A1 (en) 2016-12-23 2018-06-28 Intel Corporation Fine pitch probe card methods and systems
US11268983B2 (en) 2017-06-30 2022-03-08 Intel Corporation Chevron interconnect for very fine pitch probing
US10775414B2 (en) 2017-09-29 2020-09-15 Intel Corporation Low-profile gimbal platform for high-resolution in situ co-planarity adjustment
US11061068B2 (en) 2017-12-05 2021-07-13 Intel Corporation Multi-member test probe structure
US11204555B2 (en) 2017-12-28 2021-12-21 Intel Corporation Method and apparatus to develop lithographically defined high aspect ratio interconnects
US10488438B2 (en) 2018-01-05 2019-11-26 Intel Corporation High density and fine pitch interconnect structures in an electric test apparatus
US20210048450A1 (en) * 2018-02-06 2021-02-18 Hitachi High-Tech Corporation Method for Manufacturing Semiconductor Device
US11543454B2 (en) * 2018-09-25 2023-01-03 Intel Corporation Double-beam test probe
US10935573B2 (en) 2018-09-28 2021-03-02 Intel Corporation Slip-plane MEMS probe for high-density and fine pitch interconnects
TWI745829B (zh) * 2020-01-13 2021-11-11 華邦電子股份有限公司 半導體裝置及針痕偏移檢測方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038599A (en) * 1974-12-30 1977-07-26 International Business Machines Corporation High density wafer contacting and test system
JPH01150863A (ja) 1987-12-07 1989-06-13 Mitsubishi Electric Corp プローブカード
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
JP3502875B2 (ja) * 1994-06-03 2004-03-02 株式会社ルネサステクノロジ 接続装置およびその製造方法
JP3234722B2 (ja) 1994-09-02 2001-12-04 キヤノン株式会社 円弧状反りレバー型アクチュエータ、該アクチュエータの駆動方法及び情報入出力用プローブを用いた情報処理装置
US6310484B1 (en) * 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
JP3022312B2 (ja) * 1996-04-15 2000-03-21 日本電気株式会社 プローブカードの製造方法
US5914613A (en) * 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6520778B1 (en) * 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
JP3123483B2 (ja) * 1997-10-28 2001-01-09 日本電気株式会社 プローブカード及びプローブカード形成方法
US6200143B1 (en) * 1998-01-09 2001-03-13 Tessera, Inc. Low insertion force connector for microelectronic elements
US6020747A (en) * 1998-01-26 2000-02-01 Bahns; John T. Electrical contact probe
US6181144B1 (en) * 1998-02-25 2001-01-30 Micron Technology, Inc. Semiconductor probe card having resistance measuring circuitry and method fabrication
US6239590B1 (en) * 1998-05-26 2001-05-29 Micron Technology, Inc. Calibration target for calibrating semiconductor wafer test systems
JP2000002746A (ja) * 1998-06-12 2000-01-07 Nitto Denko Corp プローブ構造
US6084420A (en) * 1998-11-25 2000-07-04 Chee; Wan Soo Probe assembly for testing
JP2000227446A (ja) * 1998-11-30 2000-08-15 Japan Electronic Materials Corp プローブカード
JP3620982B2 (ja) * 1998-12-07 2005-02-16 株式会社ルネサステクノロジ 半導体検査装置の製造方法
JP3452824B2 (ja) * 1999-01-29 2003-10-06 日本電信電話株式会社 弾性電気接点微小プローブ装置及びその製法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009061A1 (ja) * 2004-07-15 2006-01-26 Renesas Technology Corp. プローブカセット、半導体検査装置および半導体装置の製造方法
JP2006032593A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp プローブカセット、半導体検査装置および半導体装置の製造方法
US7656174B2 (en) 2004-07-15 2010-02-02 Renesas Technology Corp. Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device
JP2007115798A (ja) * 2005-10-19 2007-05-10 Fujitsu Ltd カーボンナノチューブパッド及び電子デバイス
JP2013134901A (ja) * 2011-12-26 2013-07-08 Mitsubishi Heavy Ind Ltd 多点計測用接続器
CN107909258A (zh) * 2017-11-08 2018-04-13 国网山东省电力公司德州供电公司 一种电能表台区识别方法及系统

Also Published As

Publication number Publication date
US6496023B1 (en) 2002-12-17
US20030102880A1 (en) 2003-06-05
US6774654B2 (en) 2004-08-10
TWI227781B (en) 2005-02-11
KR20020020196A (ko) 2002-03-14

Similar Documents

Publication Publication Date Title
JP2002082130A (ja) 半導体素子検査装置及びその製造方法
KR100385963B1 (ko) 반도체 검사장치 및 이를 이용한 반도체장치 제조방법
KR100623544B1 (ko) 프로우브 카드, 반도체 검사 장치 및 반도체 장치의 제조 방법
US7218131B2 (en) Inspection probe, method for preparing the same, and method for inspecting elements
KR100938038B1 (ko) 전송 회로, 접속용 시트, 프로브 시트, 프로브 카드,반도체 검사 장치, 및 반도체 장치의 제조 방법
JP4521611B2 (ja) 半導体集積回路装置の製造方法
JP4465995B2 (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
EP0999451A2 (en) Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element
US7573281B2 (en) Probe for inspecting one or more semiconductor chips
US7685705B2 (en) Method of fabricating a probe card
JP2007101373A (ja) プローブシート接着ホルダ、プローブカード、半導体検査装置および半導体装置の製造方法
JP2009204393A (ja) プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法
JP2002151557A (ja) コンタクタ、プローブカード及びコンタクタの製造方法
KR20000064001A (ko) 프로브 및 프로브 카드
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JP3735556B2 (ja) 半導体装置の製造方法及び半導体装置
JP3955795B2 (ja) 半導体装置の製造方法
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
KR100214162B1 (ko) 마이크로 팁 상부에 수직형 프로브를 가지는 웨이퍼프로브카드 및 그 제조방법
JP2000171483A (ja) 半導体検査装置の製造方法
JP2002134572A (ja) 半導体素子検査装置
JP2001118889A (ja) 半導体検査装置及びその製造方法
JP2001165993A (ja) 半導体検査装置の製造方法
JP2003004769A (ja) 接続装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061221