JP3620982B2

JP3620982B2 - 半導体検査装置の製造方法

Info

Publication number: JP3620982B2
Application number: JP34644498A
Authority: JP
Inventors: 敦細金; 昌敏金丸; 竜治河野; 喜重遠藤; 昭彦有賀; 直人伴; 英之青木
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1998-12-07
Filing date: 1998-12-07
Publication date: 2005-02-16
Anticipated expiration: 2018-12-07
Also published as: JP2000171483A

Description

【０００１】
【発明の属する技術分野】
本発明はウエハ上に形成された半導体素子あるいは半導体デバイスの検査方法に係り、特にプロービング検査およびバーンイン検査など半導体製造工程における電気的特性測定用の検査装置に関する。
【０００２】
【従来の技術】
ＩＣ（集積回路）やＬＳＩ（大規模集積回路）などの半導体素子では、シリコンウエハ表面に回路を形成するまでの前工程と、このシリコンウエハを個別のチップに切り離して樹脂やセラミック等で封止するまでの後工程とに大別される。これらの半導体装置では、前工程中の所定の段階において各回路の電気的特性検査が行われ、チップ単位で良品、不良品の判定が行われる。上記の電気的特性検査は各回路間の導通の良否を判別するプロービング検査と、１５０℃程度の高温中で熱的、電気的ストレスを回路に付与して不良を加速選別するバーンイン検査とに分別できる。
【０００３】
プロービング検査、バーンイン検査共、被検ウエハと外部の検査システムとの基本的な接続手段は略同じである。すなわち、被検ウエハ上に数十ないし数百μｍピッチでパターニングされた、数十ないし数百μｍ角、厚さ１μｍ程度の個々のアルミニウム合金あるいはその他の合金の電極パッドに対して、個々に導電性の微細なプローブを機械的に押圧する方法が採用されている。
【０００４】
従来、用いられていたプローブの構造を図１３および図１４に示す。
【０００５】
図１３では個々のプローブ１４１は主にタングステン製で先端径数十μｍ、長さ数十ｍｍの細針であり、先端位置が被検ウエハの各電極パッドに対応するよう基板１４２および絶縁治具１４３に固定あるいは成形されている。
【０００６】
図１４では個々のプローブ１５１は主にめっきの積み上げにより成形された半球状の金属突起あるいはシリコン基板の異方性エッチング穴をめっき型として形成した角錐状の金属突起などであり、ポリイミドなどの有機薄膜１５２の表面にこの集合体が形成されている。
【０００７】
また、後述する上記二例の問題点を解決する手段として、特開平６−１２３７４６号公報、特開平７−７０５２号公報、及び特開平８−５０１４６号公報、特開平９−２４３６６３号公報が公開されている。
【０００８】
特開平６−１２３７４６号公報では弾性変形可能なカードに切り込みを入れて個別に弾性変形可能な複数のプローブニードルを均一に形成し、この複数のプローブニードルのそれぞれの先端部に半導体素子の電極に接触可能な複数の接触子を設けている。
【０００９】
また、特開平７−７０５２号公報では単結晶シリコン、酸化シリコン、窒化シリコン、ポリシリコン、あるいは金属層の少なくとも一層からなる片持ち梁構造とし、その表面に導通用の金属皮膜を形成した、さらに，この片持ち梁構造体を導通配線パターンを形成した絶縁基板で保持して電気特性測定用プローブとしている。
【００１０】
一方、特開平９−２４３６６３号公報ではシリコン基板をダイアフラム状に加工し、コンタクト面に複数のコンタクトプローブを形成した構造のダイアフラム部に、エラストマを充填して電気特性を測定するためのプローブを形成している。
【００１１】
【発明が解決しようとする課題】
上記、従来技術で述べたような半導体装置の検査方法では、以下に示すような問題点があった。
【００１２】
図１３に示したプローブ構造では、個々のプローブを高精度に位置決め・固定することに多大な時間を必要とし、プローブ構造体を安価に量産することが困難であった。また、個々のプローブを位置決め・固定するための領域を多く必要としたため、基板内により多くのプローブを配置することが困難であり、一回に検査できる電極パッド数あるいはチップ数が限られていた。さらに、個々のプローブ長が数十ｍｍ程度と大きいため、各プローブ内の規制容量が大きく、１００ＭＨｚ程度以上の高速デバイスの検査が実質不可能であった。
【００１３】
また、個々のプローブ先端の曲率半径が大きく、被検ウエハの電極パッド表面に形成された絶縁性の自然酸化膜を破壊するために、大きな押圧荷重および電極パッド表面をスクライブ（けがき）する動作を必要とするため、プローブ先端の摩耗を早め、プローブの寿命（耐用検査回数）が短かったばかりか、スクライブにより発生する電極パッドの塵埃が、半導体装置製造における環境を汚染する問題があった。
【００１４】
また、図１４に示したプローブ構造では、ポリイミドなどの有機薄膜表面に被検ウエハの電極パッドに対応して微細なピッチでプローブが配置されるため、被検ウエハの反りやプローブの高さのばらつきにより生じるプローブと対応する電極パッドとの距離のばらつきを独立に吸収することが困難であった。また、被検ウエハと大きく線膨張係数の異なるポリイミドなどの有機薄膜を基材としているため、１５０℃程度の高温中で行われるバーンイン検査では、被検ウエハとの間に大きな熱膨張差が生じ、中心から離れた位置にあるプローブでは電極パッドとプローブとの位置ずれが生じる場合があった。
【００１５】
また、特開平６−１２３７４６号公報では、カードが合成樹脂あるいは金属で構成されるため、被検ウエハの電極パッド位置に対応した微細なピッチでのプローブ配置、すなわち個々に弾性変形が可能な複数のプローブニードルの形成が困難であった。
【００１６】
特開平７−７０５２号公報ではシリコン系基材で形成した個々の片持ち梁プローブを、改めてそれとは別の絶縁基板表面に接合するために製造歩留まりが低下し、さらに個々のプローブの高さが不均一という問題があった。
【００１７】
特開平９−２４３６６３号公報では、エラストマ（弾性材）を利用して、被検ウエハの歪みに沿ってシリコン基板内に形成したダイアフラム部が変形すると記載されているが、この方式ではダイアフラムの厚みのばらつきが考慮されておらず、うねりや厚みのばらつきを持ったダイアフラムを変形させた場合、コンタクトプローブの高さの制御ができない。そのため、被検ウエハの電気的特性測定用パッドの深さ方向を制御できないため、押圧力が不足する場合は被検ウエハの電気的特性測定用パッド部に接触しない部分が出てくる。また、押圧力をかけ過ぎた場合は被検ウエハの電気的特性測定用パッド部に深くめり込み、被検ウエハを破壊する問題があった。
【００１８】
また、上記のいずれのプローブ構造共、プローブの先端と外部の検査システムとの電気的接続のための配線が、基板中のプローブ形成面と同一表面に形成されるため、すべての外部接続端子を基材の外周近傍に集中して形成せざるを得ず、同外部接続端子の形成可能領域が限定され、多くのプローブを外部と電気的に接続することが困難であり、例えば被検ウエハの全電極パッドを一括して検査するというような大領域同時検査が困難であった。
【００１９】
本発明の目的は、これまで述べた多くの問題点を解決し、半導体装置の電気的特性検査において、例えば被検ウエハの全電極パッドを一括検査するというような大領域同時検査を可能とし、それによって製造歩留まりを向上させ、製造コストを低減し、安価で高信頼性を有する半導体装置を得ることにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、半導体素子と検査装置を直接接触させて、電気的に接続しながら半導体素子を検査する方法において、プローブが形成された基板にプローブが押圧力によって変化することができる梁構造あるいはダイアフラム構造が形成され、検査用半導体素子の電極パッドが形成された被検ウエハを押圧または固定する機構あるいは前記基板のプローブまたはプローブ周辺部を押圧する機構を設けることにより達成できる。また、上記プローブが形成された基板にシリコンを用い、プローブをシリコンまたは金属あるいはそれらの複合材から構成し、絶縁物を介して導電性材料を用いた配線によって、プローブ形成基板の裏面側まで配線されている構造を用いると良い。また、該プローブの先端部に平面部を有することにより、プローブ高さを均一にしかも高精度に形成することが可能である。
【００２１】
プローブは個々に独立した両持ち梁に形成された構造が好ましく、プローブを中心面内に形成し、その周囲を卍型形状に梁を形成した構造を用いても良い。これらの梁を含めた構造体の加工には異方性エッチングあるいはドライエッチングを用いる。上記ドライエッチングにはＩＣＰ−ＲＩＥ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ−ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）装置を用いることにより、梁と梁の間隔を狭く形成することが可能で、デバイスの狭ピッチ化にも対応することができる。
【００２２】
配線は検査ウエハに異方性エッチングあるいはドライエッチングを用いて、該基板を貫通させ、スパッタ、蒸着あるいはめっきを用いて該基板のプローブ形成面とその裏面とを電気的に配線する方法を用いる。また、検査ウエハの貫通孔はドライエッチングを用いて形成する方式が良い。さらに、上記の構造および方法を用いて検査した半導体素子あるいは電子部品は非常に安価で提供することができる。
【００２３】
【発明の実施の形態】
以下、図面を用いて本発明の実施例を説明する。図１は本発明による半導体検査装置の検査ウエハの構造の一実地例を示す断面図である。
【００２４】
検査ウエハ１１は、両持ち梁又はダイアフラム１２（以後はダイアフラムで説明する）と、プローブ１３と、貫通孔１４とで構成されている。ダイアフラム１２部には、プローブ１３が形成されており、プローブ１３は検査ウエハ１１の底面より数μｍから数十μｍ突き出している。貫通孔１４はプローブ１３と同数個形成されており、検査ウエハ１１の全面は酸化シリコン膜１５で被覆されている。プローブ１３と配線１６は、酸化シリコン膜１５の上に形成してある。配線１６は、個々のプローブ１３からそれぞれの貫通孔１４を経て検査ウエハ１１の反対側面に形成した二次側電極パッド１７まで形成されている。
【００２５】
図２は本発明による半導体検査装置の構造の一実施例を示す断面図である。
【００２６】
被検ウエハ２１は、図示していない、ＸＹＺθ方向に移動が可能なウエハ固定ステージ２２に真空吸着されている。ウエハ固定ステージ２２は、図１で説明した検査ウエハ１１に形成されたプローブ１３と、被検ウエハ２１に形成された一次側電極パッド２３とを高精度に位置合わせして接続することができる。
【００２７】
押圧機構支持基板２４には、検査ウエハ１１に形成された二次側電極パッド１７と外部端子とを電気的に接続するため、弾性構造の一般にポゴピン２５と呼ばれる接続端子と内部配線２６とが形成されている。押圧機構支持基板２４と検査ウエハ１１とは、ポゴピン２５と二次側電極パッド２３とを位置合わせして接続した後に固定される。次に、押圧機構支持基板２４に固定された検査ウエハ１１を、ウエハ固定ステージ２２に吸着した被検ウエハ２１に押し当てる。
【００２８】
これにより、一次側電極パッド２３とプローブ１３が接触し、ダイアフラム１２が変形し、一定の荷重がプローブ１３と一次側電極パッド２３間にかかり、全プローブにおいて均一な電気的特性検査が可能になる。なお、ここではウエハ固定ステージ２２にＸＹＺθ方向の移動機構を備えている構成で説明したが、移動機構を押圧機構支持基板２４あるいはウエハ固定ステージ２２と押圧機構支持基板２４の両方に付加しても良い。
【００２９】
上記の説明では、ポゴピン２５を用いて検査ウエハ１１に形成された二次側電極パッド１７と外部電極を接続したが、ポゴピン２５の代用としてはんだバンプを用いた構造としても良い。
【００３０】
図３は図２で説明した半導体検査装置にさらに押圧機構を付加した構造の断面図である。
【００３１】
ポゴピン２５又ははんだバンプだけで、ダイアフラム１２に十分な押圧力が付加されない場合、ダイアフラム１２さらにその他の部位を押圧するためにエラストマ４１、４２を設ける。ただし、エラストマ４１、４２以外の弾性構造体を設けても良い。なお、図２、図３では、検査ウエハ１１の全面を被覆する酸化シリコン膜１５を省略してある。
【００３２】
図４は本発明の検査ウエハの加工工程を示す断面図である。
【００３３】
（ａ）基板となるシリコンウエハ１１は直径８インチ、厚さ６００μｍとし、被検ウエハ２１と同形状のものを使用する方が良い。これにより、製造コストの低減や検査装置の省スペース化を図ることができる。例えば、被検ウエハ２１が直径８インチの場合は、検査ウエハ１１も直径８インチが良い。
【００３４】
（ｂ）シリコンウエハ１１の表面に厚さ０．７μｍの酸化シリコン膜１５を形成する。その後、フォトリソグラフィ工程によりシリコンエッチング用のパターンを形成する。すなわち、酸化シリコン膜１５の表面にフォトレジストを塗布し、パターンを描いたフォトマスクを用いて露光、現像、エッチングすることにより、酸化シリコン膜１５を部分的に除去し、開口部分を有するパターンを形成する。次に８０℃の３５％水酸化カリウム水溶液で異方性エッチングを行い、酸化シリコンパターンの開口部からシリコンウエハ１１を侵食させて高さ５０μｍのプローブ１３を形成する。
【００３５】
ここで、シリコンウエハ１１をエッチングするためのパターンに酸化シリコン膜１５を用いたが、代わりに窒化シリコン膜を用いても良い。また、シリコンウエハ１１のエッチング液に水酸化カリウム水溶液を用いたが、それ以外の異方性エッチング液、例えばテトラメチルアンモニウムハイドロオキサイド、エチレンジアミンピロカテコール、ヒドラジン等を用いても良い。
【００３６】
（ｃ）酸化シリコン膜パターンを除去し、再度シリコンウエハ１１の全面に酸化シリコン膜１５を１μｍ形成する。（ｂ）と同様にフォトリソグラフィ工程によりシリコンエッチング用のパターンを形成し、異方性エッチングにより厚さ１００μｍ、長さ２ｍｍのダイアフラム１２を形成する。
【００３７】
（ｄ）酸化シリコン膜パターンを除去し、シリコンウエハ１１の全面に酸化シリコン膜１５を形成する。フォトリソグラフィ工程によりシリコンエッチング用のパターンを形成し、ＲＩＥ（ＲｅａｃｒｉｖｅＩｏｎＥｔｃｈｉｎｇ）装置により貫通孔１４を形成する。この時の貫通孔１４は直径１００μｍである。ただし、貫通孔の大きさは個々の半導体チップの大きさの中に電極パッド数分が形成できればこれ以外の大きさでも良い。
【００３８】
（ｅ）酸化シリコン膜パターンを除去し、シリコンウエハ１１の全面に酸化シリコン膜１５を０．５μｍ形成する。この酸化シリコン膜１５はプローブ１３と二次側電極パッド１７とをつなぐ配線１６を流れる電流の検査ウエハ内部への漏電を防止するものであるため、これ以外の厚さで形成しても良い。また、酸化シリコン膜ではなく、１５０℃以上で溶融しなければその他の絶縁膜を形成しても良い。
【００３９】
（ｆ）フォトリソグラフィ工程により酸化シリコン膜１５の表面にフォトレジストパターンを形成後、シリコンウエハ１１の全面にスパッタリング装置を用いて、まずクロム膜を０．１μｍ形成し、続いてニッケル膜を１μｍ形成する。その後、リフトオフ法を用いてフォトレジストとフォトレジスト上のクロム膜とニッケル膜を除去し、配線１６および二次側電極パッド１７を形成する。
【００４０】
配線１６および二次側電極パッド１７の成膜装置はスパッタリング装置に限らず、蒸着装置やＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）装置を用いても良い。また、配線１６および二次側電極パッド１７の形成方法はリフトオフ法に限らず、検査ウエハ１１の全面に絶縁膜を形成し、さらに全面に配線用の薄膜を形成後、フォトリソグラフィ工程でエッチングにより形成しても良い。なお、この時のエッチングはエッチング液を用いたウェットエッチングでも、イオンミリング装置などを用いたドライエッチングでもどちらでも良い。さらに、配線材料は１５０℃以上で溶融せず、導電性があり、薄膜形成可能な材料、例えば金、銅、白金、チタン、コバルト、モリブデン、タングステンなどでも良い。
【００４１】
図５は本発明によるプローブの形状を示す側面図および平面図である。
【００４２】
（ａ）は異方性ウェットエッチングにおいてダイアフラム１２に形成されたプローブ１３である。異方性ウェットエッチングは、アルカリ系エッチング液においてシリコンの結晶面の違いによってエッチング速度が異なることを利用した加工方法である。このため、（１００）面のシリコンウエハの場合、（１００）面と（１１１）面で囲まれた角錐状のプローブ１３が形成される。
【００４３】
（ｂ）は（ａ）よりさらにエッチングが進行した状態のプローブを示したものである。（１００）面と（１００）面及び（１００）面と（１１１）面が互いに交叉する稜には（１００）面および（１１１）面以外にも多くの結晶面が現れている。このため、（１１０）面や（３１１）面などの（１００）面や（１１１）面よりエッチレートの速い結晶面が現れるような形状になる。
【００４４】
（ｃ）はＲＩＥ装置などのドライエッチングにより円柱状に突起を形成した後、ダイアフラム１２の表面および円柱の先端部に酸化シリコンなどのマスクパターンを形成し、シリコンウエハを傾斜させてさらにイオンミリング装置などでドライエッチングを行い円錐状に形成したプローブである。このとき、傾斜させたシリコンウエハは自転および公転させながらドライエッチングを行った方が良い。
【００４５】
（ｄ）はＲＩＥ装置などのドライエッチングにより先端部と同じ径の円柱状に形成したプローブである。（ｅ）および（ｆ）は異方性ウェットエッチングとドライエッチングとの複合エッチングによるプローブである。（ｅ）は（ａ）と（ｄ）の組み合わせ、（ｆ）は（ｃ）と（ｄ）の組み合わせである。このように、プローブ１３の形状に特に制限はないが、プローブ１３の高さが決まっているとき（ａ）から（ｃ）の方法ではプローブ１３の先端部面積と比較してダイアフラム１２に接するプローブ１３の面積が大きいため、プローブ間ピッチをあまり狭くできない。
【００４６】
プローブ間ピッチが狭い場合は（ｄ）から（ｆ）のような形状が良いが、強度的には（ａ）から（ｃ）の形状より劣る。従って、プローブ１３の形状は一次側電極パッドのピッチ、押圧力、梁又はダイアフラムのたわみ量、プローブ高さなどを考慮しながら決定する方が良い。
【００４７】
一方、（ａ）から（ｆ）のプローブ１３には先端の一次側電極と接触する部分に、プローブ１３の形成時にエッチングしない平坦部を形成しておくと良い。異方性ウェットエッチングによりプローブ１３の先端に平坦部を設けずに尖った形状を形成すると、尖った瞬間にマスクが消滅してしまう。異方性ウェットエッチングとはいえ、エッチング液温などを精密に管理しない限り、シリコンウエハ内では数％のエッチングによるばらつきが生じるため、プローブ１３の先端部の高さが不均一になってしまう。
【００４８】
しかしながら、プローブ１３の先端に平坦部を形成すると、プローブ１３の高さは均一になる。このため、被検ウエハ２１の一次側電極パッド２３と検査ウエハ１１のプローブ１３を接続した場合に、検査ウエハ１１の全てのダイアフラム１２の変位量が一定になる。従って、検査ウエハ１１の全てのプローブ１３の荷重が一定になるため、被検ウエハ２１の全ての一次側電極パッド２３に対して均一で高精度な検査が可能になる。なお、プローブ１３の先端の平坦部６１の形状は四角形、円形に限らず、その他の多角形でも良い。
【００４９】
図６は半導体チップに形成される一次側電極パッドの配列である。
【００５０】
パッド配列には（ａ）主にＤＲＡＭ（読取専用記憶素子）のように半導体チップ７１の中心線に沿って電極パッド７２がほぼ一直線状に並んだものと、（ｂ）主にマイコンのように半導体チップ７３の周辺部に電極パッド７４が直線状に並んだものとに大別できる。（ａ）および（ｂ）とも個々の電極パッド７２、７３の寸法は数十μｍ角から数百μｍ角であり、パッド間ピッチも数十μｍから数百μｍである。
【００５１】
図７は本発明による梁あるいはダイアフラムの構造を示す平面図である。
【００５２】
（ａ）（ｂ）（ｃ）は中心部に一直線状に並んだ半導体チップ用である。（ａ）は本発明による両持ち梁構造である。検査ウエハ１１に形成された両持ち梁１２のそれぞれに対してプローブ１３が一個ずつ形成されている。プローブ間ピッチは、一次側電極パッド間ピッチに対向させるが、梁幅、梁長、梁厚は全てのプローブで同寸法とし、プローブにかかる荷重を一定にする。
【００５３】
（ｂ）は本発明によるダイアフラム構造である。プローブ１３の並ぶ方向にスリット８１を形成し、ダイアフラム１２のたわみ量を均一にして個々のプローブ１３にかかる荷重を一定にしている。一次側電極のパッド間ピッチが狭い場合や、両持ち梁構造と同スペースでプローブ荷重を増大させたい場合に有効である。
【００５４】
（ｃ）は四方向にスリット８１を設けた構造である。一次側電極のパッド間ピッチが狭く両持ち梁は形成できないがプローブ荷重は減少させたい場合に有効である。（ｄ）（ｅ）（ｆ）は周辺部に直線状に並んだ半導体チップ用であり、（ｄ）は（ａ）の、（ｅ）は（ｂ）の、（ｆ）は（ｃ）の応用例である。特に（ｆ）はプローブ１３が配置された中心部と周辺部とを接続する両持ち梁１２を卍型に形成し、プローブ１３の変位量を増大させる構造になっている。卍型に限らず、例えば、渦巻型など梁長を長くするような構造にすればプローブの変位量をさらに増大させることができる。
【００５５】
図８は本発明による両持ち梁の構造を示す断面図と平面図である。
【００５６】
ＲＩＥ装置などを用いたドライエッチングあるいは弗酸−硝酸−酢酸の混合液などを用いた等方性エッチングにより、両持ち梁１２の付け根部分９１、９２に丸みを形成することで、両持ち梁１２の剛性および耐久性を増大させ、繰り返し検査における信頼性を向上させることができる。丸みを形成することは両持ち梁に限らず、ダイアフラムや片持ち梁においても有効な手段である。
【００５７】
図９はエッチング方法による貫通孔の形状を示す平面図と断面図である。（ａ）（ｂ）（ｃ）のいずれもＸ＝２ｍｍ、Ｙ＝２ｍｍ、Ｚ＝６００μｍの（１００）面のシリコンウエハにｄ＝１００μｍの貫通孔を形成するものとし、貫通孔が互いに重ならないようにＬ＝１００μｍの間隔を開けて並ぶように形成する。
【００５８】
（ａ）は異方性ウェットエッチングによって、シリコンウエハ１０１の片側から貫通孔１０２を形成したものである。異方性ウェットエッチングにおいては約５４．７°の斜面を持つ４つの（１１１）面１０３に囲まれた逆四角錐状の貫通孔１０２が形成される。この時、Ｄ１＝２Ｚ／ｔａｎ５４．７°＋ｄ＝９４９μｍ、Ｐ１＝Ｄ１＋Ｌ＝１０４９μｍとなり、□２ｍｍのシリコンウエハ１０１には４個の貫通孔１０２しか形成できない。
【００５９】
（ｂ）は異方性ウェットエッチングによってシリコンウエハ１０１の両側から貫通孔１０４を形成したもので、逆四角錐状の貫通孔をつなぎ合せた鼓状の形状をしている。この時、Ｄ２＝Ｚ／ｔａｎ５４．７°＋ｄ＝５２４μｍ、Ｐ２＝Ｄ２＋Ｌ＝６２４μｍとなり、□２ｍｍのシリコンウエハ１０１には９個の貫通孔１０４形成できる。
【００６０】
（ａ）、（ｂ）とも貫通孔１０２、１０４のｄの寸法を小さくしたところで□２ｍｍのシリコンウエハ１０１に形成できる数量に変化はなく、異方性ウェットエッチングにおける加工限界がある。
【００６１】
一方、（ｃ）はＲＩＥ装置などのドライエッチングによってシリコンウエハ１０１に貫通孔１０５を形成したものである。ドライエッチングのために貫通孔１０５はマスクパターンとほぼ同形状のほぼ垂直な形状になる。このため、Ｄ３＝ｄ＝１００μｍ、Ｐ３＝Ｄ３＋Ｌ＝２００μｍとなり、□２ｍｍのシリコンウエハ１０１には１００個の貫通孔１０５が形成されることになる。
【００６２】
また、ＲＩＥ装置の加工限界をアスペクト比（加工深さ／加工幅）で表すことがある。特にＩＣＰ−ＲＩＥ装置の場合のアスペクト比は、１５から２０といわれている。厚さ６００μｍのシリコンウエハ１０１を片側から加工する場合は、貫通孔１０５の最小加工寸法は３０μｍから４０μｍとなる。さらに、両側から加工する場合は、貫通孔１０５の最小加工寸法は１５μｍから２０μｍとなる。そのため、□２ｍｍのシリコンウエハ１０１には数千個形成できる。従って、個々の半導体チップの真上に、それぞれの半導体チップに形成された電極パッドと同数の貫通孔を形成することができる。これにより配線を短くでき、配線抵抗も低減できる。
【００６３】
図１０は本発明による被検ウエハと検査ウエハの全体概要を示す斜視図である。被検ウエハ２１には半導体チップ１１１が数百個形成されており、それぞれの半導体チップ１１１には電極パッド２３が数十個から百数十個形成されている。また、検査ウエハ１１には両持ち梁あるいはダイアフラム１２が被検ウエハ２１の半導体チップ１１１と同数あるいはそれ以上形成されており、それぞれの両持ち梁あるいはダイアフラム１２には半導体チップ１１１に形成された電極パッド２３に対向してプローブが形成されている。さらに、検査ウエハ１１にはそれぞれの両持ち梁あるいはダイアフラム１２の周辺に貫通孔１４が形成され、個々のプローブからの配線が貫通孔１４から取り出される。
【００６４】
図１１は本発明によるバーンイン検査用パックの構造を示す断面図である。検査ウエハ１１には変形が容易な両持ち梁１２またはダイアフラム１２が形成され、両持ち梁１２あるいはダイアフラム１２にはプローブ１３が形成されている。検査ウエハは図５で説明した加工工程を経て被検ウエハと同サイズあるいはそれ以下のサイズに形成する。また、例えば、径８インチの被検ウエハに対して径６インチの検査ウエハを切断して組み合せ、径８インチの被検ウエハを一括検査することも可能である。これは歩留まりなどを考慮したもので、例えば、検査ウエハの一部が破損した場合でも容易に交換することで製造コストを低減することが可能である。
【００６５】
また、バーンイン検査では１５０℃前後という高温で長時間の電気的測定を行うため、被検ウエハ２１と同じ材質であるシリコンを検査ウエハ１１に用いることで、熱膨張によるプローブの位置ずれなども発生しない。被検ウエハ２１はウエハ固定ステージ２２に真空チャックで固定されている。また、検査ウエハ１１は押圧機構支持基板２４に固定される。ウエハ固定ステージ２２はＸＹＺθ方向に移動が可能であり、これにより被検ウエハ２１と検査ウエハ１１は高精度に位置合わせできる。位置合わせ後、全体をバーンイン検査用パック１２１で固定する。バーンイン検査用パック１２１の材質は、１５０℃以上で熱変形が小さく、窒化アルミニウムやインバーなどのシリコンとの熱膨張係数差が小さいものが良い。
【００６６】
但し、バーンイン検査用パック１２１には、被検ウエハ２１に形成された電極パッド２３と検査ウエハ１１に形成されたプローブ１３との電気的測定用の配線２６を取り出すための端子１２２が形成されている。一般にバーンイン検査においては、被検ウエハに形成された数百個のチップに形成された数万個の電極パッドの全てに検査ウエハに形成されたプローブを接続させる必要があるが、本発明のバーンイン検査用パックを用いることにより電気的測定が容易にできる。
【００６７】
図１２は本発明によるバーンイン検査用パックの周辺装置の概略を示す断面図である。バーンイン検査装置１３１の中には恒温槽１３２があり、恒温槽１３２の中にバーンイン検査用パック１２１が複数個配置されている。恒温槽１３２の温度管理は温度制御装置１３３により制御されている。バーンイン検査用パック１２１には数万本の配線１３４がつながっており、高速スイッチング回路１３５を介して、テスタ回路１３６に接続されている。高速スイッチング回路１３５は配線１３４を切替えるためのもので、テスタ回路１３６の入力配線数を減少することができる。
【００６８】
また、前記高速スイッチング回路１３５はシリコン製であるため、バーンイン検査用パック１２１の中の検査ウエハ１１に高速スイッチング回路を作り込み、バーンイン検査用パック１２１からの配線を大幅に減少させた構造とすることもできる。
【００６９】
このバーンイン検査用パックの技術は、プロービング検査装置にも適用することが可能である。このため、ウエハレベルで検査することができ、検査時間の短縮化によるコスト低減が図れる。また、検査ウエハ１１に形成される被検ウエハ２１に形成された個々の半導体チップ１１１と同数だけ形成するだけでなく、それ以上でも良い。これにより、検査ウエハ１１に形成されたプローブ１３が寿命などにより使用できなくなった場合でも、検査ウエハ１１と被検ウエハ２１の位置を変えるだけで、再び被検ウエハ一括検査が可能になる。
【００７０】
以上のような本発明をプロービング検査装置およびバーンイン検査装置に適用し、検査ウエハの配線１６の接触抵抗が０．５Ω以下、テスト周波数２００ＭＨｚ以上という結果が得られた。また、その時のプローブ１３の寿命は３０万回以上であった。また、本発明は被検ウエハの電極パッドの検査を確実に行うことが可能であるため、ＬＳＩ用の電極および微細パターン引き出し用あるいは接続用のコネクタなどに用いることができる。さらに、本発明ではプローブ形成基板にシリコンを用いているため、前記プローブ形成基板加工時に抵抗あるいは回路などを組み込みまたは形成することが可能である。
【００７１】
【発明の効果】
本発明によれば、半導体装置製造工程の一工程である電気的特性検査工程において、被検体の電極パッドの大領域一括検査が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例に関する検査ウエハの断面図である。
【図２】本発明の一実施例に関する検査体構造の断面図である。
【図３】本発明の他の一実施例に関する検査体構造の断面図である。
【図４】本発明の一実施例に関する検査ウエハ加工工程の断面図である。
【図５】本発明の一実施例に関するプローブの側面図および平面図である。
【図６】半導体チップの電極パッドの配列を示す平面図である。
【図７】本発明の一実施例に関する梁およびダイアフラムを示す平面図である。
【図８】本発明の一実施例に関する断面図および平面図である。
【図９】本発明の一実施例に関する平面図および断面図である。
【図１０】本発明の一実施例に関する斜視図である。
【図１１】本発明の一実施例に関する断面図である。
【図１２】本発明の一実施例に関する断面図である。
【図１３】従来技術に関する断面図である。
【図１４】他の従来技術に関する断面図である。
【符号の明】
１１…検査ウエハ、１２…両持ち梁あるいはダイアフラム、１３…プローブ、１４…貫通孔、１５…絶縁膜、１６…配線、１７…二次側電極パッド、２１…被検ウエハ、２２…ウエハ固定ステージ、２３…一次側電極パッド、２４…押圧機構支持基板、２５…ポゴピン、２６…内部配線、３１…はんだボール、４１、４２…エラストマ、６１…平坦部、７１…半導体チップ、７２…電極パッド、７３…半導体チップ、７４…電極パッド、８１…スリット、９１、９２…丸み、１０１…シリコンウエハ、１０２…貫通孔、１０３…（１１１）面、１０５…貫通孔、１１１…半導体素子、１２１…バーンイン検査用パック、１２２…端子、１３１…バーンイン検査装置、１３２…恒温槽、１３３…温度制御装置、１３４…配線、１３５…高速スイッチング回路、１３６…テスタ回路、Ｘ…シリコンウエハの横寸法、Ｙ…シリコンウエハの縦寸法、Ｚ…シリコンウエハの高さ寸法、Ｐ１、Ｐ２、Ｐ３…貫通孔間ピッチ、ｄ、Ｄ１、Ｄ２、Ｄ３…貫通孔開口幅、Ｌ…貫通孔間隔。

Claims

シリコン基板の一方側の面に形成された複数のプローブと、前記シリコン基板の他方側の面に形成された複数の電極と、前記複数のプローブと前記複数の電極とを電気的に導通する配線を備えた半導体検査装置の製造方法において、
前記シリコン基板の表面に被膜を形成し、フォトリソグラフィによるパターニング後にエッチングにより角錐状あるいは円錐状の前記複数のプローブを形成する工程と、
前記被膜を除去後、再び前記シリコン基板の表面に被膜を形成し、フォトリソグラフィによるパターニング後にエッチングにより梁あるいはダイアフラムを前記プローブ毎に形成する工程と、
前記被膜を除去後、再び前記シリコン基板の表面に被膜を形成し、フォトリソグラフィによるパターニング後にエッチングにより前記プローブに対応して貫通孔を形成する工程と、
前記被膜を除去後、再び前記シリコン基板の表面に絶縁被膜を形成し、前記絶縁皮膜の表面に金属被膜を形成し、フォトリソグラフィによるパターニング後にエッチングにより配線を形成する工程を行うことを特徴とする半導体検査装置の製造方法。
請求項１に記載の半導体検査装置の製造方法において、前記プローブの先端に平坦部を有することを特徴とする半導体検査装置の製造方法。
請求項１に記載の半導体検査装置の製造方法において、前記梁の構造が両持ち梁であることを特徴とする半導体検査装置の製造方法。
請求項１乃至請求項３のうち何れか一項に記載の半導体検査装置の製造方法において、
前記シリコン基板の前記プローブが形成された面とは反対側の面に電極が形成され、
前記シリコン基板の前記反対側の面に対して、配線を備えた押圧基板を配置し、前記押圧基板と前記シリコン基板との間にポゴピンを配置することを特徴とする半導体検査装置の製造方法。
請求項１乃至請求項３のうち何れか一項に記載の半導体検査装置の製造方法において、
前記シリコン基板の前記プローブが形成された面とは反対側の面に電極が形成され、
前記シリコン基板の前記反対側の面に対して、配線を備えた押圧基板を配置し、前記押圧基板と前記シリコン基板との間にはんだバンプを配置することを特徴とする半導体検査装置の製造方法。
請求項４に記載の半導体検査装置の製造方法において、
前記押圧基板と前記シリコン基板の前記電極が非形成の部位との間には、押圧機構を備えることを特徴とする半導体検査装置の製造方法。