JPH01150863A - プローブカード - Google Patents
プローブカードInfo
- Publication number
- JPH01150863A JPH01150863A JP31041287A JP31041287A JPH01150863A JP H01150863 A JPH01150863 A JP H01150863A JP 31041287 A JP31041287 A JP 31041287A JP 31041287 A JP31041287 A JP 31041287A JP H01150863 A JPH01150863 A JP H01150863A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- bridge
- contact
- semiconductor device
- card board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract 5
- 239000011111 cardboard Substances 0.000 claims description 23
- 238000012360 testing method Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000012780 transparent material Substances 0.000 claims description 2
- 238000007689 inspection Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R22/00—Arrangements for measuring time integral of electric power or current, e.g. electricity meters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装びの電極パッドに接触子を接触し
信号の入出力を行い、電気特性を検査するだめのプロー
ブカードに関する。
信号の入出力を行い、電気特性を検査するだめのプロー
ブカードに関する。
第４図は例えばゝ′Ｃｅｒａｍｉｃ Ｂｌａｄｅ Ｐｒ
ｏｂｅ Ｃａｒｄ（カタログ）／／株式会社イーエスジ
エー社発行に示された、従来のプローブカードを示す斜
視図でおる。
ｏｂｅ Ｃａｒｄ（カタログ）／／株式会社イーエスジ
エー社発行に示された、従来のプローブカードを示す斜
視図でおる。
図において、１はプローブカード基板で、表面に複数の
導電性配線２が形成されている。３はプローブカード基
板１に取付けられ、後端が対応する導電性配線２に接触
しているプローブ針、４は検査される半導体ウェーハ（
以下「ウェーハ」と称する）で、多数の半導体装置５が
四角状に形成されている。
導電性配線２が形成されている。３はプローブカード基
板１に取付けられ、後端が対応する導電性配線２に接触
しているプローブ針、４は検査される半導体ウェーハ（
以下「ウェーハ」と称する）で、多数の半導体装置５が
四角状に形成されている。
上記プローブカードのプローブ針３による半導体装置５
の検査状態を、第５図に示す。各プローブ針６ｔ−、ウ
ェーハ４の半導体装置５上の各電極パッド６にそれぞれ
圧接し、電気信号を入出力し電気特性を検査する。
の検査状態を、第５図に示す。各プローブ針６ｔ−、ウ
ェーハ４の半導体装置５上の各電極パッド６にそれぞれ
圧接し、電気信号を入出力し電気特性を検査する。
一般的に、半導体装置は同一性能であれば、小形になる
ほど１枚のウェーハ本土に形成できる半導体装置５の数
が多くなシ、安価にできる。半導体装置５の大きさを決
定する要因の一つに、上部の電極パッド６の大きさ、間
隔がある。電極パッド６数が多くなると、その大きさ、
間隔が半導体装置の寸法に大きく影響し、高価になって
しまう。
ほど１枚のウェーハ本土に形成できる半導体装置５の数
が多くなシ、安価にできる。半導体装置５の大きさを決
定する要因の一つに、上部の電極パッド６の大きさ、間
隔がある。電極パッド６数が多くなると、その大きさ、
間隔が半導体装置の寸法に大きく影響し、高価になって
しまう。
′電極パッドの大きさ、間隔を小さくできない原因に、
プローブカードがある。上記のような従来のプロ−ブカ
ードでは、プローブ針３先端を余り小さく加工すること
は困難であり、プローブカード基板１にプローブ針３を
微少間隔で高精度に取付けることが困熾であった。この
ため、電極パッド６とプローブ針３の位置合わせを行う
のに、現状の電極パッド６の大きさ、間隔よシ小さくで
きにくいという問題点があった。
プローブカードがある。上記のような従来のプロ−ブカ
ードでは、プローブ針３先端を余り小さく加工すること
は困難であり、プローブカード基板１にプローブ針３を
微少間隔で高精度に取付けることが困熾であった。この
ため、電極パッド６とプローブ針３の位置合わせを行う
のに、現状の電極パッド６の大きさ、間隔よシ小さくで
きにくいという問題点があった。
また、従来のプローブカードでは、半導体装置５の各電
極パッド６の高さのばらつき、グローブ針３の高さのば
らつきを吸収して接触するようにするため、長めのプロ
ーブ針３を斜めにプローブカード基板１に取付け、高さ
方向に弾性をもたせている。検査作業能率を向上のため
、ウェーハ４の複数の半導体装置５を同時に検査しよう
とする場合、グローブ針３の取付けを多段にし、プロー
ブカード基板を多層化することが考えられるが、プロー
ブカードが複雑、かつ、大形になってしまうという問題
点がある。
極パッド６の高さのばらつき、グローブ針３の高さのば
らつきを吸収して接触するようにするため、長めのプロ
ーブ針３を斜めにプローブカード基板１に取付け、高さ
方向に弾性をもたせている。検査作業能率を向上のため
、ウェーハ４の複数の半導体装置５を同時に検査しよう
とする場合、グローブ針３の取付けを多段にし、プロー
ブカード基板を多層化することが考えられるが、プロー
ブカードが複雑、かつ、大形になってしまうという問題
点がある。
この発明は、このような問題点を解決するためになされ
たもので、電極パッドの寸法が小さく、その間隔が狭い
半導体装置であっても、接触子が精度よく電極パッドに
接触され、検査することができるプローブカードを得る
ことを目的としているＯ 〔問題点を解決するための手段〕 この発明にかかるプローブカードは、プローブカード基
板面に、絶縁材からなシ両端が支持された両持はり部を
有するブリッジを形成し、グローブカード基板面からブ
リッジ上面とに連続する導電性配線を形成し、この導電
性配線の先端の接触子をブリッジの両持はシ部上に位置
にしたものである。
たもので、電極パッドの寸法が小さく、その間隔が狭い
半導体装置であっても、接触子が精度よく電極パッドに
接触され、検査することができるプローブカードを得る
ことを目的としているＯ 〔問題点を解決するための手段〕 この発明にかかるプローブカードは、プローブカード基
板面に、絶縁材からなシ両端が支持された両持はり部を
有するブリッジを形成し、グローブカード基板面からブ
リッジ上面とに連続する導電性配線を形成し、この導電
性配線の先端の接触子をブリッジの両持はシ部上に位置
にしたものである。
この発明においては、プローブカード基板のブリッジの
両持はり部上に形成された接触子は、大きさ、間隔が半
導体装置の電極パッドの大きさ、間隔に対応するように
形成されておシ、配線により形成された各接触子は幅及
び間隔が微細に高精度にでき、半導体装置の電極パッド
の大きさ、間隔が狭くても対応できて検査が行なえる。
両持はり部上に形成された接触子は、大きさ、間隔が半
導体装置の電極パッドの大きさ、間隔に対応するように
形成されておシ、配線により形成された各接触子は幅及
び間隔が微細に高精度にでき、半導体装置の電極パッド
の大きさ、間隔が狭くても対応できて検査が行なえる。
また、各接触子はブリッジの両持は９部上に支持されて
おり、各′１極パッドの高さに不同があっても、支障な
く弾性接触される。
おり、各′１極パッドの高さに不同があっても、支障な
く弾性接触される。
＠１図はこの発明によるプローブカードの一実施例を示
す要部断面図である。１１はプローブカード基板で、上
面に複数の導電性配線１２が形成されている。１３はプ
ローブカード基板ｌｌ上に形成された複数のブリッジで
、絶縁性をもち例えば窒化膜からなり、両端及び中央部
がプローブカード基板１１に固着しておシ、各中間部は
すき間があけられ、両持はシ部１３ａをなし７ている。
す要部断面図である。１１はプローブカード基板で、上
面に複数の導電性配線１２が形成されている。１３はプ
ローブカード基板ｌｌ上に形成された複数のブリッジで
、絶縁性をもち例えば窒化膜からなり、両端及び中央部
がプローブカード基板１１に固着しておシ、各中間部は
すき間があけられ、両持はシ部１３ａをなし７ている。
１４は導嵐性配＠ １２に連続し、ブリッジ１３上面に
形成された導電性配線で、先端が突出した接触子１５に
形成され、両持はシ部１３ａの中間部上に位置している
。接触子１５では平面状接点となっているが、点状突起
にしてもよい。
形成された導電性配線で、先端が突出した接触子１５に
形成され、両持はシ部１３ａの中間部上に位置している
。接触子１５では平面状接点となっているが、点状突起
にしてもよい。
上記ブリッジ１３と導α性配、１１２．１４は、それぞ
れ薄膜形成、リングラフィ、エツチングなどの処理工程
により、微細に高精度に形成されるＯＬ記−実施例のプ
ローブカードは、第２図のように、ウェーハ４に形成さ
れた半導体装置５の各電極パッド６Ｊ：に、対応する各
接触子１６を位置合わせ後、押付けると、各−極パツド
６の高さの不同をブリッジ１３の中間部のたわみによシ
応じ、各接触子１５は良好な接触をし、電気信号の入出
力が行われ、半導体装び５の電気特性が検査される０ 第３図はこの発明の他の実施例を示すプローブカードの
要部斜視図である。プローブカード基板１１の上面に多
数の導電性配線１６が形成されている。１７はプローブ
カード基板１１上に形成された絶（＆／ぼ、１３はこの
絶縁層上に形成された多数のブリッジで、絶縁性をもっ
ている。１Ｂは絶縁層１７ヒからブリッジ１３の一端部
を貫通し上面にわたり連続して形成された多数の導電性
配線で、先端に突出する接触子２０が形成され、ブリッ
ジ１３の一方の両持はシ部１３ａ上に位置している。１
９は導電性配線１６から絶縁層１７及びブリッジ１３の
他端部を貫通し、ブリッジ１３のｈ面にわたり連続して
形成された多４数の導電性配線で、先端に突出する接触
子２０が形成され、ブリッジ１３の他方の両持はり１１
３ａ上に位置している。
れ薄膜形成、リングラフィ、エツチングなどの処理工程
により、微細に高精度に形成されるＯＬ記−実施例のプ
ローブカードは、第２図のように、ウェーハ４に形成さ
れた半導体装置５の各電極パッド６Ｊ：に、対応する各
接触子１６を位置合わせ後、押付けると、各−極パツド
６の高さの不同をブリッジ１３の中間部のたわみによシ
応じ、各接触子１５は良好な接触をし、電気信号の入出
力が行われ、半導体装び５の電気特性が検査される０ 第３図はこの発明の他の実施例を示すプローブカードの
要部斜視図である。プローブカード基板１１の上面に多
数の導電性配線１６が形成されている。１７はプローブ
カード基板１１上に形成された絶（＆／ぼ、１３はこの
絶縁層上に形成された多数のブリッジで、絶縁性をもっ
ている。１Ｂは絶縁層１７ヒからブリッジ１３の一端部
を貫通し上面にわたり連続して形成された多数の導電性
配線で、先端に突出する接触子２０が形成され、ブリッ
ジ１３の一方の両持はシ部１３ａ上に位置している。１
９は導電性配線１６から絶縁層１７及びブリッジ１３の
他端部を貫通し、ブリッジ１３のｈ面にわたり連続して
形成された多４数の導電性配線で、先端に突出する接触
子２０が形成され、ブリッジ１３の他方の両持はり１１
３ａ上に位置している。
上記ブリッジ１３と各導電性配置 １６，１８．１９は
、それぞれ薄膜形成、リングラフィ、エツチングなどの
処理工程により、微細に高精度に形成される。
、それぞれ薄膜形成、リングラフィ、エツチングなどの
処理工程により、微細に高精度に形成される。
こうして、半導体装置５の電極パッド６数が多いか、又
はウェーハ４の半導体装置５を複数個同時に検査する場
合に適用され、プローブカードを小形化できる。
はウェーハ４の半導体装置５を複数個同時に検査する場
合に適用され、プローブカードを小形化できる。
なお、プローブカード基板をガラス材など透明材料で構
成することによシ、接触子、導電性配線の外の箇所で、
上方から光学的な検出手段で半導体装置５上の電極パッ
ドの位置検出ができ、双方の位置合わせが容易になる。
成することによシ、接触子、導電性配線の外の箇所で、
上方から光学的な検出手段で半導体装置５上の電極パッ
ドの位置検出ができ、双方の位置合わせが容易になる。
また、露出する各導電性配線部を外部接続部及び接触子
部を除き絶縁膜で覆って保護し、異物の付着による配線
間の短絡事故を防止するようにしてもよい。
部を除き絶縁膜で覆って保護し、異物の付着による配線
間の短絡事故を防止するようにしてもよい。
以上のように、この発明によれば、グローブカード基板
とに両端が固着された両持はシ部をもつブリッジを形成
し、プローブカード基板面とブリッジ上面とに連続する
複数の導電性配線を形成し、この各配線の先端を突出す
る接触子に形成し、この接触子をブリッジの両持はり部
上に位置したので、各電極パッドの高さに不同があって
もブリッジの両持はり部のたわみにより各接触子は良好
な接触がされる０また、各接触子は配線形成によ多形成
され、高精度（（微細にでき、相互の間隔が狭くでき、
各電極パッドが小さく、間隔が狭い場合でも、精度よく
接乃虫し検査が支障なく行える０
とに両端が固着された両持はシ部をもつブリッジを形成
し、プローブカード基板面とブリッジ上面とに連続する
複数の導電性配線を形成し、この各配線の先端を突出す
る接触子に形成し、この接触子をブリッジの両持はり部
上に位置したので、各電極パッドの高さに不同があって
もブリッジの両持はり部のたわみにより各接触子は良好
な接触がされる０また、各接触子は配線形成によ多形成
され、高精度（（微細にでき、相互の間隔が狭くでき、
各電極パッドが小さく、間隔が狭い場合でも、精度よく
接乃虫し検査が支障なく行える０
第１図はこの発明によるプローブカードの一実施例を示
す要部斜視図、第２図は＄１図のプローブカードの接触
子を半導体装置の電極〕くラドに接触している状態を示
す断面図、第３図はこの発明の他の実施例を示すプロー
ブカードの要部斜視図、第４図は従来のプローブカード
の概要斜視図、第６図は第４図のプローブカードの接触
子を半導体装置の電極に接触している状態の断面図であ
る０４・・・半導体ウェーハ、５・・・半導体装置、６
・・・電極パッド、１１・・・プローブカード基板、１
２．１４・・・導電性配線、１３・・・ブリッジ、１３
ａ・・・両持はり部、１５・・・接触子、１６，１８．
１９・・・導電性配線、１７・・・絶縁層、２ｏ・・・
接触子。 なお、図中同一符号は同−又は相当部分を示す。
す要部斜視図、第２図は＄１図のプローブカードの接触
子を半導体装置の電極〕くラドに接触している状態を示
す断面図、第３図はこの発明の他の実施例を示すプロー
ブカードの要部斜視図、第４図は従来のプローブカード
の概要斜視図、第６図は第４図のプローブカードの接触
子を半導体装置の電極に接触している状態の断面図であ
る０４・・・半導体ウェーハ、５・・・半導体装置、６
・・・電極パッド、１１・・・プローブカード基板、１
２．１４・・・導電性配線、１３・・・ブリッジ、１３
ａ・・・両持はり部、１５・・・接触子、１６，１８．
１９・・・導電性配線、１７・・・絶縁層、２ｏ・・・
接触子。 なお、図中同一符号は同−又は相当部分を示す。
Claims (4)
- （１）プローブカード基板に設けられた複数の接触子を
半導体装置の各電極パッドに接触し、電気信号を入出力
して検査するプローブカードにおいて、上記プローブカ
ード基板面に絶縁材からなる複数のブリッジを形成し、
このブリッジは両端が支持された両持はり部を有してお
り、上記プローブカード基板面と上記各ブリッジ上面と
に連続する複数の導電性配線を形成し、この導電性配線
の先端を接触子に形成し、この接触子を上記ブリッジの
両持はり部上に位置したことを特徴とするプローブカー
ド。 - （２）プローブカード基板上に多数の導電性配線を形成
し、このプローブカード基板上に絶縁層を形成し、この
絶縁層上に多数のブリッジを形成し、上記プローブカー
ド基板面と上記ブリッジ上面に連続する多数の導電性配
線を形成し、上記絶縁層上と上記ブリッジ上に連続する
多数の導電性配線を形成し、上記各導電性配線の先端を
接触子に形成し、上記ブリッジの両持はり部上に位置し
た特許請求の範囲第１項記載のプローブカード。 - （３）プローブカード基板は透明材料からなる特許請求
の範囲第１項又は第２項記載のプローブカード。 - （４）表面に露出する導電性配線を、外部接続部及び接
触子部を除き絶縁膜で覆つた特許請求の範囲第１項ない
し第３項のいづれかに記載のプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31041287A JPH01150863A (ja) | 1987-12-07 | 1987-12-07 | プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31041287A JPH01150863A (ja) | 1987-12-07 | 1987-12-07 | プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01150863A true JPH01150863A (ja) | 1989-06-13 |
Family
ID=18004950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31041287A Pending JPH01150863A (ja) | 1987-12-07 | 1987-12-07 | プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01150863A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496023B1 (en) | 2000-09-06 | 2002-12-17 | Hitachi, Ltd. | Semiconductor-device inspecting apparatus and a method for manufacturing the same |
| US6660541B2 (en) | 2001-10-23 | 2003-12-09 | Hitachi, Ltd. | Semiconductor device and a manufacturing method thereof |
| US6900646B2 (en) | 1998-04-03 | 2005-05-31 | Hitachi, Ltd. | Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof |
-
1987
- 1987-12-07 JP JP31041287A patent/JPH01150863A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900646B2 (en) | 1998-04-03 | 2005-05-31 | Hitachi, Ltd. | Probing device and manufacturing method thereof, as well as testing apparatus and manufacturing method of semiconductor with use thereof |
| US6496023B1 (en) | 2000-09-06 | 2002-12-17 | Hitachi, Ltd. | Semiconductor-device inspecting apparatus and a method for manufacturing the same |
| US6774654B2 (en) | 2000-09-06 | 2004-08-10 | Renesas Technology Corp. | Semiconductor-device inspecting apparatus and a method for manufacturing the same |
| US6660541B2 (en) | 2001-10-23 | 2003-12-09 | Hitachi, Ltd. | Semiconductor device and a manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918374A (en) | Method and apparatus for inspecting integrated circuit probe cards | |
| US5422574A (en) | Large scale protrusion membrane for semiconductor devices under test with very high pin counts | |
| WO2006095441A1 (ja) | 通電試験用プローブ及びこれを用いた電気的接続装置 | |
| JPH0749356A (ja) | ウェーハ検査装置 | |
| JP2799973B2 (ja) | 垂直作動式プローブカード | |
| JPH01150862A (ja) | プローブカード | |
| JPH01150863A (ja) | プローブカード | |
| JPH01219566A (ja) | プローブ・カード | |
| JPH0926436A (ja) | 電子素子評価装置 | |
| TWI742642B (zh) | 具有斜向導線式導電膠片的電連接組件 | |
| JPH01295185A (ja) | 検査装置 | |
| JPS63262849A (ja) | プロ−ブカ−ド | |
| JP2544186B2 (ja) | プロ―ブ装置 | |
| JPH0621242Y2 (ja) | 集積回路試験装置 | |
| JP2001124799A (ja) | プローブシート及びその製造方法並びにプローブカード | |
| JPH0212070A (ja) | 検査装置の製造方法 | |
| JP2583252B2 (ja) | 半導体素子検査用コンタクタ | |
| JP3167596B2 (ja) | 半導体素子評価試験用模擬配線パターン及びそれを用いた評価試験方法 | |
| CN116359555A (zh) | 电连接装置 | |
| JP2002168904A (ja) | 半導体装置の製造方法 | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPH0469947A (ja) | プロービング装置 | |
| KR20230157455A (ko) | 프로브 | |
| JPH0618559A (ja) | プローブカード | |
| JPS61139038A (ja) | プロ−ビング装置 |