JP2002168904A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 被検体における電極パッドの配列ピッチが狭
小化しても、所定のコンタクト荷重を維持して確実なコ
ンタクトによる電気的特性検査を行う。 【解決手段】 コンタクタ１０の基板１１に形成される
プローブ１３の支持梁１２を、千鳥状に交互に配列し、
プローブ１３の配列ピッチＰが、支持梁１２の幅Ｗｂ
と、梁間隙１２ａの幅Ｗｇの和より小さくできるように
して、支持梁１２の幅Ｗｂを必要以上に削減することな
く剛性（すなわち、必要なコンタクト荷重等）を維持し
たままで、プローブ１３の配列ピッチＰを、被検体であ
る半導体チップ側の電極パッドの配列ピッチの狭小化に
対応できるようにして、小型化、微細化が進む半導体チ
ップの検査を、シリコンコンタクタ方式で効率良く行う
ことを可能にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、本発明は半導体装
置の製造方法に係り、特に、半導体装置の製造工程にお
けるプローブ検査工程やバーンイン検査工程等の電気的
特性検査工程に適用して有効な技術に関する。

【０００２】

【従来の技術】たとえば、ＬＳＩの電気的特性検査工程
では、ＬＳＩチップに設けられた複数の電極パッドにプ
ローブで導通をとっている。この方式はニードル方式と
メンブレン方式に大別されるが、ＬＳＩチップの微細化
や多ピン化が進み、電極パッドが狭ピッチ化された場合
には、ニードル方式およびメンブレン方式のいずれでも
対応できない、という技術的課題があった。

【０００３】この課題を解決するために、たとえば、特
開平１１−２７４２５１号公報に開示されているよう
に、シリコンウェハを加工し、プローブを形成する新た
な方式（シリコンコンタクタ方式）が開発されている。
この方式はＳｉ製プローブ（突起）を、シリコンウェハ
に形成された個々の独立したＳｉの梁上に形成して、検
査対象物の電極パッドとコンタクトさせ、梁が歪むこと
で一定のコンタクト荷重を与える方法である。そして、
この独立した梁の幅、長さ、厚さを制御することで荷重
をコントロールしている。

【０００４】

【発明が解決しようとする課題】現在の梁の構造として
は、梁の両側をＳｉで支える両持ち梁（図７（ａ））と
片側のみを支える片持ち梁（図７（ｂ））があり、両方
式とも一つの梁上に一つのプローブを形成している。こ
の方式では、被検体チップの電極パッドが梁幅（Ｗｂ）
と梁間隙（Ｗｇ）の和で決まる最小寸法（Ｐ１）以下の
ピッチに配置された場合には対応できない、という技術
的課題がある。

【０００５】梁幅および梁間隙の最小寸法の縮小化は、
加工上の限界のみならず、所定の押圧力（コンタクト荷
重）を確保する上での限界もある事から、今後、ＬＳＩ
チップより微細化、多ピン化され、電極パッドが狭ピッ
チ化されていくと、上述の両持ち梁および片持ち梁のい
ずれの方式でも全電極パッドをプローブでコンタクトさ
せる事が不可能になることが予想される。

【０００６】本発明の目的は、被検体における電極パッ
ドの配列ピッチが狭小化しても、所定のコンタクト荷重
を維持して確実なコンタクトによる電気的特性検査を可
能にすることにある。

【０００７】本発明の他の目的は、今後より微細化され
ていく半導体デバイスについても、シリコンコンタクタ
方式を使用しての検査工程の効率化やコスト低減を実現
することにある。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１０】本発明は、ウェハに複数の素子を形成する
素子形成工程と、複数の素子が形成されたウェハ自体ま
たは、当該ウェハをダイシングして得られるチップから
なる被検体を検査する検査工程と、を含む半導体装置の
製造方法であって、検査工程には、基板の第１主面に千
鳥配置された複数の支持梁の各々に配置された複数の導
電性の突起と、第１主面とは反対側の第２主面に設けら
れ、突起と電気的に接続されたパッドとを含む検査構造
体を用い、検査構造体の突起を被検体に押圧する工程が
含まれているものである。

【００１１】半導体デバイスの電極パッドは今後より微
細化、高集積化され、狭ピッチとなっていくことが予想
される。従来の片持ち梁や両持ち梁のコンタクト方式で
は一つの梁上に一つのプローブを形成するため、梁の最
小加工寸法以下のピッチのパッドにはコンタクトが出来
なかったが、本発明によれば、プローブを一本の板状シ
リコンに配列させ、この板を両側から千鳥配置させた梁
で支持するので、梁の最小加工寸法以下のピッチで形成
された電極パッドにも、必要な押圧力（梁の剛性）を確
保したままコンタクトが可能となる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１３】図１（ａ）および（ｂ）は、本発明の一実
施の形態である半導体装置の製造方法に用いられるコン
タクタを、プローブ側および二次電極側の各々の面から
見た拡大平面図であり、図２は、本実施の形態のコンタ
クタのプローブ部分をさらに拡大してプローブ側から見
た状態を示す拡大平面図、図３は、本実施の形態のコン
タクタのプローブ部分をさらに拡大して二次電極側から
見た状態を示す拡大平面図、図４（ａ）および（ｂ）
は、本実施の形態のコンタクタのプローブ部分の拡大断
面図、である。

【００１４】本実施の形態のコンタクタ１０は、たとえ
ばシリコンウェハ等で構成される矩形の基板１１の一主
面に、エッチング加工にて複数の支持梁１２と、この個
々の支持梁１２の先端部に配置形成された突起部１３ａ
および当該突起部１３ａを覆う導体パターン１３ｂから
なるプローブ１３が形成され、反対側の他主面には、複
数のプローブ１３に１対１に対応する二次電極パッド１
４が形成された構造となっている。

【００１５】図４（ａ）に例示されるように個々のプロ
ーブ１３の導体パターン１３ｂと、対応する二次電極パ
ッド１４は、基板１１を貫通して穿設された貫通孔１５
を通じて前記一主面から他主面に引き回される配線パタ
ーン１６にて電気的に接続されている。

【００１６】本実施の形態の場合、図２および図３等に
例示されているように、複数の支持梁１２は、基板１１
を貫通する梁間隙１２ａを挟んで配列方向に交互にずれ
た片持ち梁が千鳥状に配列された構造となっており、個
々の支持梁１２はその先端部が配列方向に連結されてい
る。そして、個々の支持梁１２の先端部には、プローブ
１３が配置されている。

【００１７】すなわち、本実施の形態の場合には、プロ
ーブ１３の配列ピッチＰ２は、個々の支持梁１２の幅Ｗ
ｂの半分のＷｂ／２と、梁間隙１２ａの幅Ｗｇの半分の
Ｗｇ／２のＷｇの和（Ｗｂ＋Ｗｇ）／２にほぼ等しくな
り、図７の従来の参考技術のように、単純に配列した場
合（Ｐ１＝Ｗｂ＋Ｗｇ）に比較して、ＷｂおよびＷｇの
各々の幅寸法を維持したままで、換言すれば、支持梁１
２の剛性を維持したままで、ほぼ１／２まで挟ピッチ化
が可能となっている。

【００１８】コンタクタ１０の矩形の基板１１の外周部
の各辺には、位置合わせ溝１７がエッチング等で形成さ
れており、後述の被検体に対するコンタクト時の位置決
め等に使用される。

【００１９】上述のような構成の本実施の形態のコンタ
クタ１０は、たとえば半導体装置の製造プロセスで用い
られるフォトリソグラフィ技術を用いて複数個分の基板
１１を一括形成し、当該基板１１のサイズにウェハを分
断することで製造することが可能であり、各部の幅や配
列寸法等の精度は、半導体素子と同等のレベルに高精度
にすることが可能である。

【００２０】なお、本実施の形態のコンタクタ１０の基
板１１における支持梁１２の形成領域の彫り込み部１２
ｂの側面、および梁間隙１２ａの側面、貫通孔１５の側
面、等がテーパ面となっているのは、素材のシリコンウ
ェハの加工面が通常（１００）面であるため、エッチン
グにより（１１１）面が露出して自然にテーパ面が形成
されるためである。

【００２１】以下、上述のような構成の本実施の形態の
コンタクタ１０を用いた、半導体装置の検査工程の一例
を、図５等を参照して説明する。

【００２２】まず、被検体である半導体チップ２０を準
備する。この半導体チップ２０は、周知のウェハプロセ
スにおいて、フォトリソグラフィ技術等を用いて、所望
の機能を有する複数の半導体素子を一括して形成した
後、ダイシングにて個々の半導体素子（半導体チップ）
に分割して得られたものであり、図５の例では、ダイシ
ング後の半導体チップ２０の機能検査（プローブ検査）
や、その後の出荷前のスクリーニング（バーンイン等の
環境負荷試験による良品選別）工程に適用する場合を説
明する。

【００２３】まず、被検体の半導体チップ２０の外径寸
法にあわせた位置決め窓３１および、コンタクタ１０の
位置合わせ溝１７に対応した位置決め突起３２を備えた
位置合わせ治具３０を準備し、図５の左側のように、コ
ンタクタ１０および位置合わせ治具３０、半導体チップ
２０の３者を、半導体チップ２０の電極パッド２１が、
コンタクタ１０側のプローブ１３と向き合うように位置
合わせして重ね合わせ、図示しない押圧機構等にて、半
導体チップ２０とコンタクタ１０とを挟圧することで、
図４（ｂ）に例示されるように、コンタクタ１０の個々
のプローブ１３は、支持梁１２が弾性変形することで、
所定のコンタクト荷重にて、検査対象の半導体チップ２
０の電極パッド２１に押圧されて電気的に接続された状
態となる。

【００２４】この状態で、テスタに装着することで、コ
ンタクタ１０のプローブ１３と反対側の主面に露出した
二次電極パッド１４は、当該テスタのピンエレクトロニ
クス等の試験用端子に接続され、当該試験用端子から、
コンタクタ１０の二次電極パッド１４およびプローブ１
３、電極パッド２１等を介して半導体チップ２０に動作
電力や、試験信号、動作信号等を印加することで所望の
試験が行われる。あるいは、温度等の環境負荷をかけつ
つ、上記動作試験を行うことで潜在的な不良を顕在化さ
せるスクリーニングを行うバーンイン試験等を行うこと
もできる。

【００２５】ここで、被検体である半導体チップ２０の
電極パッド２１の配列ピッチは、チップサイズの小型
化、回路構造等の微細化、高集積化、さらには、入出力
ピン等の増加（多ピン化）に伴って、狭小化の一途をた
どっているが、上述の本実施の形態のコンタクタ１０に
よれば、上述したように、プローブ１３の支持梁１２を
千鳥状に配列したことで、半導体チップ２０の電極パッ
ド２１に個別に押圧されるプローブ１３の配列ピッチＰ
２を、支持梁１２の幅寸法（剛性）等を低下させずに狭
小化することで、すなわち、必要なコンタクト荷重を維
持したまま、半導体チップ２０の２１電極パッドの配列
ピッチの狭小化に対応することが可能となり的確なプロ
ーブ試験、バーンイン試験等の検査を実施することが可
能なる。

【００２６】換言すれば、今後より微細化されていく半
導体チップ２０等の半導体デバイスについても、シリコ
ンコンタクタ方式を使用しての検査工程の効率化やコス
ト低減を実現することが可能となる。

【００２７】上述の図５では、チップレベルでの試験に
適用する場合を説明したが、ダイシング前のウェハレベ
ルでの各種試験に適用することも可能である。

【００２８】すなわち、図６に例示されるように、複数
のコンタクタ１０を配列可能な位置合わせ治具４０を用
いて、縦横に配置し、ダイシング前の半導体ウェハ５０
の素子形成面に対向させて重ね合わせる。この場合、一
つのコンタクタ１０にて、半導体ウェハ５０の素子形成
面上の複数の半導体チップ２０の数個分に対するコンタ
クトをとるようにすることで、ウェハ当たりに必要なコ
ンタクタ１０の数量を減らすこともできる。

【００２９】こうして、半導体ウェハ５０と、位置合わ
せ治具４０に保持された複数のコンタクタ１０とを重ね
合わせて、図示しない押圧機構にて挟圧することで、コ
ンタクタ１０の個々のプローブ１３は、支持梁１２が弾
性変形することで、所定のコンタクト荷重にて、検査対
象の半導体ウェハ５０上の個々の半導体チップ２０の電
極パッド２１に押圧されて電気的に接続された状態とな
る。

【００３０】この状態で所定の試験装置に供され、コン
タクタ１０の二次電極パッド１４を介してピンエレクト
ロニクスと導通をとることで、半導体ウェハ５０の状態
でのウェハレベルでの半導体チップ２０の機能試験等を
一括して行うことが可能になる。

【００３１】この場合にも、半導体ウェハ５０上の半導
体チップ２０の電極パッド２１の配列ピッチの狭小化に
妨げられることなく、シリコンコンタクタ方式による効
率的な試験や検査等が可能になる。

【００３２】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【００３３】上述の説明では、半導体装置の製造工程に
おけるチップやウェハ等の被検体の検査に適用した場合
を例示したが、これに限らず、微細な電極パッドにたい
するコンタクトにて試験を行うことが必要とされる被検
体の検査に広く適用することができる。

【００３４】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００３５】本発明の半導体装置の製造方法によれば、
被検体における電極パッドの配列ピッチが狭小化して
も、所定のコンタクト荷重を維持して確実なコンタクト
による電気的特性検査を行うことができる、という効果
が得られる。

【００３６】本発明の半導体装置の製造方法によれば、
今後より微細化されていく半導体デバイスについても、
シリコンコンタクタ方式を使用しての検査工程の効率化
やコスト低減を実現することができる、という効果が得
られる。

【図面の簡単な説明】

【図１】（ａ）および（ｂ）は、本発明の一実施の形態
である半導体装置の製造方法に用いられるコンタクタ
を、プローブ側および二次電極側の各々の面から見た拡
大平面図である。

【図２】本発明の一実施の形態である半導体装置の製造
方法に用いられるコンタクタのプローブ部分をさらに拡
大してプローブ側から見た状態を示す拡大平面図であ
る。

【図３】本発明の一実施の形態である半導体装置の製造
方法に用いられるコンタクタのプローブ部分をさらに拡
大して二次電極側から見た状態を示す拡大平面図であ
る。

【図４】（ａ）および（ｂ）は、本発明の一実施の形態
である半導体装置の製造方法に用いられるコンタクタの
プローブ部分の拡大断面図である。

【図５】本発明の一実施の形態である半導体装置の製造
方法に用いられるコンタクタのの作用の一例を示す斜視
図である。

【図６】本発明の一実施の形態である半導体装置の製造
方法に用いられるコンタクタのの作用の一例を示す平面
図である。

【図７】（ａ）および（ｂ）は、本発明の参考技術のコ
ンタクタの構成を示す平面図である。

【符号の説明】

１０ コンタクタ（検査構造体） １１ 基板 １２ 支持梁 １２ａ 梁間隙 １２ｂ 彫り込み部 １３ プローブ １３ａ 突起部 １３ｂ 導体パターン １４ 二次電極パッド １５ 貫通孔 １６ 配線パターン １７ 位置合わせ溝 ２０ 半導体チップ（被検体） ２１ 電極パッド ３０ 位置合わせ治具 ３１ 位置決め窓 ３２ 位置決め突起 ４０ 位置合わせ治具 ５０ 半導体ウェハ（被検体） Ｐ１ 参考技術の場合のプローブの配列ピッチ Ｐ２ 本発明の実施の形態におけるプローブの配列ピッ
チ Ｗｂ プローブの支持梁の幅 Ｗｇ 梁間隙の幅

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AA10 AC01 AG03 AG16 2G011 AA15 AA21 AC06 AE03 2G032 AA00 AB01 AB02 AE04 AF03 AF10 4M106 AA01 AA02 BA01 DD03 DD09 DD13 DJ32 DJ33

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ウェハに複数の素子を形成する素子形成
   工程と、複数の前記素子が形成されたウェハ自体また
   は、当該ウェハをダイシングして得られるチップからな
   る被検体を検査する検査工程と、を含む半導体装置の製
   造方法であって、 前記検査工程には、基板の第１主面に千鳥配置された複
   数の支持梁の各々に配置された複数の導電性の突起と、
   前記第１主面とは反対側の第２主面に設けられ、前記突
   起と電気的に接続されたパッドとを含む検査構造体を用
   い、前記検査構造体の前記突起を前記被検体に押圧する
   工程が含まれていることを特徴とする半導体装置の製造
   方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 前記検査構造体における複数の前記支持梁の先端部は配
   列方向に相互に連結され、連結された前記先端部に前記
   突起が配置されていることを特徴とする半導体装置の製
   造方法。
3. 【請求項３】 請求項１または２記載の半導体装置の製
   造方法において、 前記検査構造体の前記基板はシリコンウェハからなり、
   前記支持梁および前記突起は、前記シリコンウェハをエ
   ッチング加工して得られたものであることを特徴とする
   半導体装置の製造方法。
4. 【請求項４】 請求項１または２記載の半導体装置の製
   造方法において、 前記基板に穿設された貫通孔を通じて、前記第１主面の
   前記突起と、前記第２主面の前記パッドとを接続する配
   線パターンが引き回されていることを特徴とする半導体
   装置の製造方法。
5. 【請求項５】 請求項１または２記載の半導体装置の製
   造方法において、 前記被検体となる前記チップとほぼ同等のサイズに前記
   検査構造体を形成し、 前記チップが前記被検体の場合には、前記検査構造体と
   前記チップとを１対１に対向させて前記検査構造体の前
   記突起を前記被検体の所望の位置に押圧し、 前記ウェハが前記被検体の場合には、複数の前記検査構
   造体を配列して前記ウェハに対向させることで、前記検
   査構造体の前記突起を前記ウェハの所望の位置に押圧す
   る、 ことを特徴とする半導体装置の製造方法。