JP2007121152A - 半導体集積回路装置の製造方法およびプローブカードの製造方法 - Google Patents

Abstract

【課題】半導体集積回路装置の製造技術によって形成された探針を有するプローバ（薄膜プローブ）を用いたプローブ検査時において、プローバの破損を防ぐ。
【解決手段】ウエハ３１の主面に溝部３３Ａを形成し、その溝部３３Ａの底部に複数の穴３３を形成した後、それら穴３３を型としてプローブ７Ａ、７Ｂを含む金属膜２１Ａ、２１Ｂを形成する。次いで、ウエハ３１の主面上に金属膜２１Ａ、２１Ｂと接続する配線２３およびポリイミド膜２２、２５を形成した後に酸化シリコン膜３４、ウエハ３１および導電性膜３５を除去して薄膜シートを形成する。
【選択図】図２４

Description

本発明は、半導体集積回路装置の製造技術およびプローブカードの製造方法に関し、特に、半導体集積回路装置の電極パッドにプローブカードの探針を押し当てて行う半導体集積回路の電気的検査に適用して有効な技術に関するものである。

日本特開平６−２０４２０８号公報（特許文献１）には、半導体基板に２回以上の異方性エッチングを行う際に、１回目の異方性エッチングに用いた第１エッチングマスクを残した状況下で２回目の異方性エッチングに用いる第２エッチングマスクを形成して２回目の異方性エッチングを行うことにより、１回目の異方性エッチング形状の乱れを防ぐ技術が開示されている。

日本特開平５−１７５３２３号公報（特許文献２）には、エッチングによるパターン形状の崩れを補償するために、平面正方形のパターンの角部に幅広形状の補償パターンを設ける技術が開示されている。

日本特開平７−２８３２８０号公報（特許文献３）、日本特開平８−５０１４６号公報（特許文献４（対応ＰＣＴ国際公開ＷＯ９５−３４０００））、日本特開平８−２０１４２７号公報（特許文献５）、日本特開平１０−３０８４２３号公報（特許文献６）、日本特開平１１−２３６１５号公報（特許文献７（対応米国特許公報ＵＳＰ６，３０５，２３０））、日本特開平１１−９７４７１号公報（特許文献８（対応欧州特許公報ＥＰ１０２２７７５））、日本特開２０００−１５０５９４号公報（特許文献９（対応欧州特許公報ＥＰ０９９９４５１））、日本特開２００１−１５９６４３号公報（特許文献１０）、日本特開２００４−１４４７４２号公報（特許文献１１）、日本特開２００４−１３２６９９号公報（特許文献１２）、日本特開２００４−２８８６７２号公報（特許文献１３）、日本特開２００５−２４３７７号公報（特許文献１４）、日本特開２００５−１３６３０２号公報（特許文献１５）、および日本特開２００５−１３６２４６号公報（特許文献１６）には、半導体集積回路装置の製造技術を用いて形成された探針（接触端子）、絶縁フィルムおよび引き出し用配線を有するプローバの構造と、その製造方法と、テストパッドが狭ピッチ化したチップに対してもそのプローバを用いることによってプローブ検査の実施を可能とする技術とが開示されている。
特開平６−２０４２０８号公報 特開平５−１７５３２３号公報 特開平７−２８３２８０号公報 特開平８−５０１４６号公報 特開平８−２０１４２７号公報 特開平１０−３０８４２３号公報 特開平１１−２３６１５号公報 特開平１１−９７４７１号公報 特開２０００−１５０５９４号公報 特開２００１−１５９６４３号公報 特開２００４−１４４７４２号公報 特開２００４−１３２６９９号公報 特開２００４−２８８６７２号公報 特開２００５−２４３７７号公報 特開２００５−１３６３０２号公報 特開２００５−１３６２４６号公報

半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。プローブ検査においては、ウエハ出荷対応（品質の差別化）、ＫＧＤ（Known Good Die）対応（ＭＣＰ（Multi-Chip Package）の歩留り向上）、およびトータルコスト低減などの要求から、ウエハ状態でプローブ検査を行う技術が用いられている。

近年、半導体集積回路装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、半導体チップ（以下、単にチップと記す）の面積を小さくし、半導体ウエハ（以下、単にウエハと記す）１枚当たりの取得チップ数を増加することが進められている。そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。

本発明者らは、半導体集積回路装置の製造技術を用いて形成された探針を有するプローバを用いることにより、テストパッドが狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討している。その中で、本発明者らは、以下のような課題を見出した。

すなわち、上記探針は、半導体集積回路装置の製造技術を用い、シリコン等からなるウエハを型材として金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することにより形成されたシート状の薄膜プローブの一部であり、検査対象であるチップと対向する薄膜プローブの主面側に設けられている。型材となるウエハにおいては、探針が形成される部分が選択的に異方性エッチングされ、側面が底面（開口部）に対して約７７．５°の角度をなす四角錐型の穴が複数形成される。この穴の外形が探針の外形となる。本発明者らが検討した探針は、高さが１５μｍ程度と比較的低いため、検査対象のウエハ上に異物が付着していると、その異物と薄膜プローブが接触することによって探針および探針の周辺のシートが破損してしまう不具合が懸念される。また、検査対象のウエハから薄膜プローブに付着した異物が再度検査対象のウエハと接触することによって検査対象のウエハを傷つけてしまう不具合も懸念される。

上記のような不具合の対策として、本発明者らは、上記型材となるウエハに形成する穴を深く形成することを検討した。しかしながら、前述したようにこの穴は異方性エッチングにより形成する四角錐型の穴であることから、深く形成しようとすると底辺（開口部）が拡大し、狭ピッチで穴を配置できなくなることから、複数の探針を狭ピッチで形成することが困難になってしまう課題が存在する。

本願に開示された一つの代表的な発明の一つの目的は、半導体集積回路装置の製造技術によって形成された探針を有するプローバ（薄膜プローブ）を用いたプローブ検査時において、プローバの破損を防ぐことのことができる技術を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

１．本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

ここで、前記第１シートの製造工程は、以下の工程を含む：
（ｂ１）結晶性を有する第１ウエハを用意する工程、
（ｂ２）前記第１ウエハの第１主面を選択的に異方性エッチングして１つ以上の第１溝部を形成する工程、
（ｂ３）前記第１溝部の底部を選択的に異方性エッチングして角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ４）前記第１ウエハの前記第１主面上に前記複数の第１穴部を埋め込む第１金属膜を選択的に形成する工程、
（ｂ５）前記（ｂ４）工程後、前記第１ウエハの前記第１主面上に第１絶縁膜を形成し、前記第１絶縁膜に前記第１金属膜にそれぞれ達する複数の第２穴部を形成する工程、
（ｂ６）前記第１ウエハの前記第１主面上に前記複数の第２穴部を埋め込むように選択的に第２金属膜を形成して前記複数の第２配線を形成する工程、
（ｂ７）前記（ｂ６）工程後、前記第１ウエハを除去し前記複数の接触端子を形成する工程。

２．また、本発明によるプローブカードは、複数の第１配線が形成された第１配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、
前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有し、
その製造方法は、以下の工程を含む。
（ａ）結晶性を有する第１ウエハを用意する工程、
（ｂ）前記第１ウエハの第１主面を選択的に異方性エッチングして１つ以上の第１溝部を形成する工程、
（ｃ）前記第１溝部の底部を選択的に異方性エッチングして角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｄ）前記第１ウエハの前記第１主面上に前記複数の第１穴部を埋め込む第１金属膜を選択的に形成する工程、
（ｅ）前記（ｄ）工程後、前記第１ウエハの前記第１主面上に第１絶縁膜を形成し、前記第１絶縁膜に前記第１金属膜にそれぞれ達する複数の第２穴部を形成する工程、
（ｆ）前記第１ウエハの前記第１主面上に前記複数の第２穴部を埋め込むように選択的に第２金属膜を形成して前記複数の第２配線を形成する工程、
（ｇ）前記（ｆ）工程後、前記第１ウエハを除去し前記複数の接触端子を形成する工程。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

ウエハを型材として金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することによってプローバ（薄膜プローブ）を形成する際に、ウエハの主面に溝部を形成し、その溝部の底部に複数の穴を形成した後、それら穴を型として高さを十分に確保した接触端子（探針）を形成するので、そのプローバを用いてプローブ検査を実施する際にプローバの破損を防ぐことができる。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

ウエハとは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。

デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

接触端子またはプローブとは、各チップ領域上に設けられた電極パッドに接触させて電気的特性の検査を行うための針、プローブ、突起等をいう。

薄膜プローブ（membrane probe）、薄膜プローブカード、または突起針配線シート複合体とは、上記のような検査対象と接触する前記接触端子（突起針）とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ１０μｍ〜１００μｍ程度のものをいい、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部（接触端子）を一体的に形成されたもの等を言う。もちろん、プロセスは複雑になるが、一部を別に形成して、後に合体させることも可能である。

プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、プローバもしくは半導体検査装置とは、フロッグリング、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。

プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。

ポゴピン（POGO pin）またはスプリングプローブとは、接触ピン（プランジャ（接触針））をばね（コイルスプリング）の弾性力で電極（端子）に押し当てる構造を有し、必要に応じてその電極への電気的接続を行うようにした接触針をいい、たとえば金属製の管（保持部材）内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。

テスタ（Test System）とは、半導体集積回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。

テスタヘッドとは、テスタと電気的に接続し、テスタより送信された電圧および信号を受け、電圧および詳細なタイミング等の信号を半導体集積回路に対して発生し、ポゴピンなどを介してプローブカードへ信号を送るものをいう。

フロッグリングとは、ポゴピンなどを介してテスタヘッドおよびプローブカードと電気的に接続し、テスタヘッドより送られてきた信号を後述するプローブカードへ送るものをいう。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。

また、本願で使用する半導体リソグラフィ技術による薄膜プローブの各詳細については、本発明者および関連する発明者等による以下の特許出願に開示されているので、特に必要な時以外はそれらの内容は繰り返さない。前記特許出願、すなわち、日本特願平６−２２８８５号、日本特開平７−２８３２８０号公報、日本特開平８−５０１４６号公報、日本特開平８−２０１４２７号公報、日本特願平９−１１９１０７号、日本特開平１１−２３６１５号公報、日本特開２００２−１３９５５４号公報、日本特開平１０−３０８４２３号公報、日本特願平９−１８９６６０号、日本特開平１１−９７４７１号公報、日本特開２０００−１５０５９４号公報、日本特開２００１−１５９６４３号公報、日本特許出願第２００２−２８９３７７号（対応米国出願番号第１０／６７６，６０９号；米国出願日２００３．１０．２）、日本特開２００４−１３２６９９号公報、日本特開２００５−２４３７７号公報、日本特開２００４−２８８６７２号公報（対応米国出願番号第１０／７６５，９１７号；米国出願日２００４．１．２９）、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特開２００５−１３６２４６号公報（対応米国出願番号第１０／９６８，２１５号；米国出願日２００４．１０．２０）、日本特開２００５−１３６３０２号公報（対応米国出願番号第１０／９６８，４３１号；米国出願日２００４．１０．２０）、日本特許出願第２００４−１１５０４８号、日本特許出願第２００４−２０８２１３号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００４／１７１６０号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００５／４３４４号、日本特許出願第２００４−３７８５０４号、日本特許出願第２００５−１０９３５０号、日本特許出願第２００５−１６８１１２号、日本特許出願第２００５−１８１０８５号、日本特許出願第２００５−１９４５６１号、および日本特許出願第２００５−２９１８８６号である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は、本実施の形態１のプローブカード（第１カード）の要部断面図である。図１に示すように、本実施の形態１のプローブカードは、多層配線基板（第１配線基板）１、薄膜シート（第１シート）２、テスタヘッドＴＨＤ、フロッグリングＦＧＲおよびカードホルダＣＨＤなどから形成されている。テスタヘッドＴＨＤとフロッグリングＦＧＲとの間、およびフロッグリングＦＧＲと多層配線基板１との間は、それぞれ複数本のポゴピンＰＧＰを介して電気的に接続され、それによりテスタヘッドＴＨＤと多層配線基板１との間が電気的に接続されている。カードホルダＣＨＤは、多層配線基板１をプローバに機械的に接続するもので、かつポゴピンＰＧＰからの圧力によって多層配線基板１に反りが生じてしまうことを防ぐ機械的強度を持つ。

図２は本実施の形態のプローブカードの下面の要部平面図であり、図３は図２中のＡ−Ａ線に沿った断面図である。

図２および図３に示すように、本実施の形態のプローブカードは、図１で示した部材の他に、たとえばプランジャ３などを含んでいる。薄膜シート２は押さえリング４によって多層配線基板１の下面に固定され、プランジャ３は多層配線基板１の上面に取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、薄膜シート２とプランジャ３とは接着リング６を介して接着されている。

薄膜シート２の下面には、たとえば４角錐型または４角錐台形型の複数のプローブ（接触端子）７が形成されている。薄膜シート２内には、プローブ７の各々と電気的に接続し、各々のプローブ７から薄膜シート２の探部まで延在する複数の配線（第２配線）が形成されている。多層配線基板１の下面または上面には、この複数の配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されており、この複数の受け部は、多層配線基板１内に形成された配線（第１配線）を通じて多層配線基板１の上面に設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。

本実施の形態１において、薄膜シート２は、たとえばポリイミドを主成分とする薄膜から形成されている。このような薄膜シート２は柔軟性を有することから、本実施の形態１では、チップ（半導体集積回路装置）のパッドにすべてのプローブ７を接触させるために、プローブ７が形成された領域（第１領域）の薄膜シート２を上面（裏面）から押圧具（押圧機構）９を介してプランジャ３が押圧する構造となっている。すなわち、プランジャ３内に配置されたばね３Ａの弾性力によって一定の圧力を押圧具９に加えるものである。本実施の形態において、押圧具９の材質としては、４２アロイを例示することができる。

ここで、検査対象のチップ表面に形成されたテストパッド（ボンディングパッド）数が増加すると、それに伴って各テストパッドのそれぞれに信号を送るためのポゴピンＰＧＰの本数が増加することになる。また、ポゴピンＰＧＰの本数が増加することによって、多層配線基板１に加わるポゴピンＰＧＰからの圧力も増加することになるので、多層配線基板１の反りを防ぐためにカードホルダＣＨＤを厚くする必要が生じる。さらに、薄膜シート２に形成された各プローブ７を対応するテストパッドに確実に接触させるために、薄膜シート２の中心領域ＩＡ（図３参照）および接着リングを境に外周側となり中心領域ＩＡを取り囲む外周領域ＯＡ（図３参照）のそれぞれに張力を加える構造とした場合には、多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴ（図１参照）に限界が生じる。その高さＨＴの限界値よりカードホルダＣＨＤの厚さのほうが大きくなった場合には、薄膜シート２がカードホルダＣＨＤ内に埋もれてしまうことになり、プローブ７をテストパッドに確実に接触させることができなくなる不具合が懸念される。

そこで、本実施の形態１では、上記薄膜シート２の中心領域ＩＡのみに張力を加えた状態で薄膜シート２と接着リング６とを接着し、外周領域ＯＡには張力を加えない構造とする。この時、接着リング６の材質としては、Ｓｉ（シリコン）と同程度の熱膨張率の金属（たとえば、４２アロイ）を選択し、薄膜シート２と接着リング６とを接着する接着剤としては、エポキシ系接着剤を用いることを例示できる。それにより、上記薄膜シート２のプローブ面までの高さＨＴを規定する接着リング６の高さを高くすることができるので、その高さＨＴも高くなり、薄膜シート２がカードホルダＣＨＤ内に埋もれてしまう不具合を避けることができる。すなわち、カードホルダＣＨＤが厚くなった場合でも、プローブ７をテストパッドに確実に接触させることが可能となる。

上記のような手段を用いる代わりに、図４に示すように、多層配線基板１の中央部に補助基板ＳＢを取り付け、その補助基板ＳＢに薄膜シート２を取り付ける構造として、多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴを向上させてもよい。多層配線基板１と同様に、補助基板ＳＢ内には複数の配線が形成され、さらにこれら配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されている。多層配線基板１に設けられた受け部と補助基板ＳＢに設けられた受け部とは、たとえばそれぞれ対応するもの同士がはんだによって電気的に接続されている。はんだを用いる代わりに、異方性導電ゴムを介して多層配線基板１と補助基板ＳＢとを圧着する手段、もしくは多層配線基板１および補助基板ＳＢのそれぞれの表面に上記受け部と電気的に接続するＣｕ（銅）めっき製の突起部を形成し、対応する突起部同士を圧着する手段を用いてもよい。

本実施の形態１において、上記プローブカードを用いてプローブ検査（電気的検査）を行う対象としては、複数の機能の半導体集積回路が形成されたＳｏＣ（System on Chip）構造のチップを例示することができる。図５は、それら複数のチップ（チップ領域）１０が区画されたウエハＷＨの平面図である。なお、本実施の形態のプローブカードを用いたプローブ検査は、これら複数のチップ１０が区画されたウエハＷＨに対して行うものである。また、図６は、そのチップ１０の平面と、その一部を拡大したものを図示している。このチップ１０は、たとえば単結晶シリコン基板からなり、その主面にはＬＣＤドライバ回路が形成されている。また、チップ１０の主面の周辺部には、チップ１０内に形成されている半導体集積回路と電気的に接続する多数のパッド（テストパッド（第１電極））１１が配置されている。パッド１１のうちチップ１０の外周に沿って２列で配列されたものは、隣り合ったパッド１１の間隔をできる限り広げるために、そのチップ１０の外周に沿って互いの列のパッド１１が互い違いに配列されている。

また、上記チップ１０は、ウエハの主面に区画された多数のチップ領域に半導体製造技術を使って種々の半導体集積回路や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上に上記の方法でパッド１１を形成した後、ウエハをダイシングしてチップ領域を個片化することにより製造することができる。また、本実施の形態１において、上記プローブ検査は、ウエハをダイシングする前に各チップ領域に対して実施するものである。なお、以後プローブ検査（パッド１１とプローブ７とが接触する工程）を説明する際に、特に明記しない場合には、チップ１０はウエハをダイシングする前の各チップ領域を示すものとする。

図７は上記薄膜シート２の下面のプローブ７が形成された領域の一部を拡大して示した要部平面図であり、図８は図７中のＢ−Ｂ線に沿った要部断面図であり、図９は図７中のＣ−Ｃ線に沿った要部断面図である。

上記プローブ７は、薄膜シート２中にて平面六角形状にパターニングされた金属膜２１Ａ、２１Ｂの一部であり、金属膜２１Ａ、２１Ｂのうちの薄膜シート２の下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７は、薄膜シート２の主面において上記チップ１０に形成されたパッド１１の位置に合わせて配置されている。これらプローブ７のうち、プローブ７Ａは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周に近い配列（以降、第１列と記す）のパッド１１に対応し、プローブ７Ｂは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周から遠い配列（以降、第２列と記す）のパッド１１に対応している。

金属膜２１Ａ、２１Ｂは、たとえば下層からロジウム膜およびニッケル膜が順次積層して形成されている。金属膜２１Ａ、２１Ｂ上にはポリイミド膜２２が成膜され、ポリイミド膜２２上には各金属膜２１と電気的に接続する配線（第２配線）２３が形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｂと接触している。また、ポリイミド膜２２および配線２３上には、ポリイミド膜２５が成膜されている。

上記したように、金属膜２１Ａ、２１Ｂの一部は４角錐型または４角錐台形型に形成されたプローブ７Ａ、７Ｂとなり、ポリイミド膜２２には金属膜２１Ａ、２１Ｂに達するスルーホール２４が形成される。そのため、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンと、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンとが同じ方向で配置されるようにすると、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまい、プローブ７Ａ、７Ｂからそれぞれ独立した入出力を得られなくなってしまう不具合が懸念される。そこで、本実施の形態１では、図７に示すように、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンは、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンを１８０°回転したパターンとしている。それにより、平面でプローブ７Ａおよびスルーホール２４が配置された金属膜２１Ａの幅広の領域と、平面でプローブ７Ｂおよびスルーホール２４が配置された金属膜２１Ｂの幅広の領域とが、紙面の左右方向の直線上に配置されないようになり、金属膜２１Ａおよび金属膜２１Ｂの平面順テーパー状の領域が紙面の左右方向の直線上に配置されるようになる。その結果、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまう不具合を防ぐことができる。また、狭ピッチでパッド１１（図６参照）が配置されても、それに対応した位置にプローブ７Ａ、７Ｂを配置することが可能となる。

本実施の形態では、図６を用いてパッド１１が２列で配列されている場合について説明したが、図１０に示すように、１列で配列されているチップも存在する。そのようなチップに対しては、図１１に示すように、上記金属膜２１Ａの幅広の領域が紙面の左右方向の直線上に配置された薄膜シート２を用いることで対応することができる。また、このようにパッド１１が１列で配列され、図１１に示したパターンの金属膜２１Ａを有する薄膜シート２では対応できないほどにパッド１１が小さく、かつパッド１１が配置されているピッチが狭い場合には、次のようにして対応することができる。すなわち、図７〜図９に示したパターンの金属膜２１Ａを有する薄膜シート２を用いることにより、チップ１０の外周に沿った方向でのパッド１１の中心位置を図６に示したパッド１１の中心位置と揃えることができるので、図１２に示す位置ＰＯＳ１、ＰＯＳでプローブ７Ａ、７Ｂのそれぞれをパッド１１に接触させることが可能になる。

また、パッド１１の数がさらに多い場合には、３列以上で配列されている場合もある。図１３は３列で配列されたパッド１１に対応した薄膜シート２の要部平面図であり、図１４は４列で配列されたパッド１１に対応した薄膜シート２の要部平面図である。チップ１０のサイズが同じであれば、パッド１１の配列数が増えるに従って、隣接する金属膜２１Ａ、２１Ｂの間隔がさらに狭くなるので、上記金属膜２１Ａ、２１Ｂを含む金属膜が接触してしまうことがさらに懸念される。そこで、図１３および図１４に示すように、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄを、たとえば図７に示した金属膜２１Ａの平面パターンを４５°回転させたものとすることで、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄが互いに接触してしまう不具合を防ぐことが可能となる。また、ここでは図７に示した金属膜２１Ａの平面パターンを４５°回転させた例について説明したが、４５°に限定するものではなく、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄの互いの接触を防ぐことができるのであれば他の回転角でもよい。なお、金属膜２１Ｃには、プローブ７Ｂが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｃが形成され、金属膜２１Ｄには、プローブ７Ｃが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｄが形成されている。

ここで、図１５は図１４中のＤ−Ｄ線に沿った要部断面図であり、図１６は図１４中のＥ−Ｅ線に沿った要部断面図である。図１４に示したように、４列のパッド１１に対応するプローブ７Ａ〜７Ｄを有する金属膜２１Ａ〜２１Ｄを配置した場合には、金属膜２１Ａ〜２１Ｄのそれぞれに上層から電気的に接続する配線のすべてを同一の配線層で形成することが困難になる。これは、隣接する金属膜２１Ａ〜２１Ｄの間隔が狭くなることによって、金属膜２１Ａ〜２１Ｄのそれぞれ同士が接触する虞が生じるのと共に、金属膜２１Ａ〜２１Ｄに電気的に接続する配線同士も接触する虞が生じるからである。そこで、本実施の形態１においては、図１５および図１６に示すように、それら配線を２層の配線層（配線２３、２６）から形成することを例示することができる。なお、配線２６およびポリイミド膜２５上には、ポリイミド膜２７が形成されている。相対的に下層の配線２３はポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｃと接触し、相対的に上層の配線２６はポリイミド膜２２、２５に形成されたスルーホール２８の底部で金属膜２１Ｂ、２１Ｄと接触している。それにより、同一の配線層においては、隣り合う配線２３または配線２６の間隔を大きく確保することが可能となるので、隣り合う配線２３または配線２６が接触してしまう不具合を防ぐことができる。また、パッド１１が５列以上となり、それに対応するプローブ数が増加して隣接する金属膜２１Ａ〜２１Ｄ等の間隔が狭くなる場合には、さらに多層に配線層を形成することによって、配線間隔を広げてもよい。

次に、上記の本実施の形態１の薄膜シート２の構造について、その製造工程と併せて図１７〜図２５を用いて説明する。図１７〜図２５は、図７〜図９を用いて説明した２列のパッド１１（図６参照）に対応したプローブ７Ａ、７Ｂを有する薄膜シート２の製造工程中の要部断面図もしくは要部平面図である。なお、薄膜シートの構造および薄膜シートの製造工程と、上記プローブ７（プローブ７Ａ〜７Ｄ）と同様のプローブの構造および製造工程については、日本特開２００４−２８８６７２号公報、日本特開２００５−１３６２４６号公報、日本特開２００５−１３６３０２号公報、日本特許出願第２００４−１１５０４８号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００４／１７１６０号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００５／４３４４号、日本特許出願第２００５−１０９３５０号、日本特許出願第２００５−１６８１１２号、日本特許出願第２００５−１８１０８５号、日本特許出願第２００５−１９４５６１号および日本特許出願第２００５−２９１８８６号にも記載がある。

まず、図１７に示すように、厚さ０．２ｍｍ〜０．６ｍｍ程度のシリコンからなるウエハ（第１ウエハ）３１を用意し、熱酸化法によってこのウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとしてウエハ３１の主面（第１主面）側の酸化シリコン膜３２をエッチングし、ウエハ３１の主面側の酸化シリコン膜３２にウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた溝部（第１溝部）３３Ａを形成する。本実施の形態１において、この溝部３３Ａの深さは、５μｍ程度以上、好ましくは１０μｍ〜３０μｍ程度とすることを例示できる。

続いて、上記溝部３３Ａの形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去した後、熱酸化法によって溝部３３Ａの内部を含むウエハ３１の表面に膜厚０．５μｍ程度の酸化シリコン膜３２Ａを形成する。次いで、フォトレジスト膜をマスクとしてウエハ３１の主面側の酸化シリコン膜３２Ａをエッチングし、ウエハ３１の主面側の酸化シリコン膜３２Ａにウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２Ａをマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴（第１穴部）３３を形成する。

ここで、図１９および図２０は、上記穴３３が形成された時点におけるウエハ３１の主面の要部平面を示したものであり、１つのチップ１０（図６参照）に相当する領域が図示されている。また、上記図１７は、図１９および図２０中に示すＦ−Ｆ線に沿った断面を示したものである。本実施の形態１において、溝部３３Ａの平面パターンは、チップ１０の各辺に沿って延在しつつ複数の穴３３を取り囲む平面パターンとし、図１９に示すような各辺に１つずつ溝部３３Ａが延在する平面パターン、および図２０に示すような１つの溝部３３Ａがすべての辺に沿って延在する平面パターンを例示することができる。

次に、図２１に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２Ａをフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、ウエハ３１に熱酸化処理を施すことにより、溝部３３Ａおよび穴３３の内部を含むウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、溝部３３Ａおよび穴３３の内部を含むウエハ３１の主面に導電性膜３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。次いで、導電性膜３５上にフォトレジスト膜３６を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａ、２１Ｂ（図７〜図９参照）が形成される領域のフォトレジスト膜３６を除去し、開口部を形成する。

次に、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜３６の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜３７および導電性膜３８を順次堆積する。本実施の形態１においては、導電性膜３７をロジウム膜とし、導電性膜３８をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３７、３８から前述の金属膜（第１金属膜）２１Ａ、２１Ｂを形成することができる。また、穴３３内の導電性膜３７、３８が前述のプローブ７Ａ、７Ｂとなる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。

金属膜２１Ａ、２１Ｂにおいては、後の工程で前述のプローブ７Ａ、７Ｂが形成された時に、ロジウム膜から形成された導電性膜３７が表面となり、導電性膜３７がパッド１１に直接接触することになる。そのため、導電性膜３７としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３７はパッド１１に直接接触するため、プローブ７Ａ、７Ｂによって削り取られたパッド１１の屑が導電性膜３７に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３７としては、パッド１１を形成する材料が付着し難い材質を選択することが好ましい。そこで、本実施の形態１においては、導電性膜３７として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程を省略することができる。

次に、上記金属膜２１Ａ、２１Ｂ（導電性膜３７、３８）の成膜に用いたフォトレジスト膜を除去した後、図２２に示すように、金属膜２１Ａ、２１Ｂおよび導電性膜３５を覆うようにポリイミド膜（第１絶縁膜）２２（図８および図９も参照）を成膜する。続いて、そのポリイミド膜２２に金属膜２１Ａ、２１Ｂに達する前述のスルーホール（第２穴部）２４を形成する。このスルーホール２４は、レーザーを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。

次に、図２３に示すように、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜（第２金属膜）４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜（第２金属膜）４３を成膜する。本実施の形態１においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。

次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３を形成する。配線２３は、スルーホール２４の底部にて金属膜２１Ａ、２１Ｂと電気的に接続することができる。

次に、図２４に示すように、ウエハ３１の主面に前述のポリイミド膜２５を成膜する。続いて、図２５に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去する。次いで、酸化シリコン膜３４および導電性膜３５を順次エッチングにより除去し、本実施の形態１の薄膜シート２を製造する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７Ａ、７Ｂを形成する導電性膜３７（図２１参照）であるロジウム膜がプローブ７Ａ、７Ｂの表面に現れる。前述したように、ロジウム膜が表面に形成されたプローブ７Ａ、７Ｂにおいては、プローブ７Ａ、７Ｂが接触するパッド１１の材料であるＡｕなどが付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。

必要に応じて、上記スルーホール２４、配線２３およびポリイミド膜２５を形成する工程を繰り返すことによって、さらに配線を多層に形成してもよい。

上記の本実施の形態１の薄膜シート２の製造工程によれば、溝部３３Ａおよび穴３３の二段階のエッチングを利用してプローブ７Ａ、７Ｂを形成するための型を形成する。そのため、高さが３０μｍ程度の高いプローブ７Ａ、７Ｂを形成することができる。また、溝部３３Ａは、平面で複数の穴３３を取り囲む限られた領域のみに形成していることから、薄膜シート２には、プローブ７Ａ、７Ｂが形成されている領域より表面高さが低く、かつ薄膜シート２中では大部分を占める空間領域２Ａが形成される。このような空間領域２Ａが形成されることにより、プローブ検査を行う対象のチップ１０の表面に異物が付着していた場合でも、薄膜シート２とその異物とが接触してしまう可能性を大幅に低減することができる。すなわち、薄膜シート２とその異物とが接触してしまうことによって薄膜シート２が破損してしまうことを防ぐことができる。また、薄膜シート２とその異物とが接触してしまうことを防止できるので、検査対象のチップ１０（ウエハＷＨ）から薄膜シート２に付着した異物が再度検査対象のチップ１０と接触することによって検査対象のチップ１０を傷つけてしまう不具合も防ぐことができる。

ところで、１回のエッチングによってウエハ３１にプローブ７Ａ、７Ｂの型となる穴３３を形成しようとした場合には、穴３３が異方性エッチングにより形成する四角錐型の穴であることから、深く形成しようとすると底辺（開口部）が拡大し、狭ピッチで穴３３を配置できなくなり、プローブ７Ａ、７Ｂを高くかつ狭ピッチで形成することが困難になってしまう不具合が考えられる。しかしながら、上記の本実施の形態１によれば、まず所定の領域に溝部３３Ａを形成し、次いで溝部３３Ａの底部に穴３３を形成する二段階のエッチングによってプローブ７Ａ、７Ｂを形成するための型を形成していることから、プローブ７Ａ、７Ｂを高くかつ狭ピッチで形成することが可能となる。

（実施の形態２）
図２６および図２７は、本実施の形態２の薄膜シート２の要部断面図である。

本実施の形態２の薄膜シート２の製造工程は、前記実施の形態１において図１７〜図２４を用いて説明した工程までは同様である。その後、図２６に示すように、ポリイミド膜（第２絶縁膜）２５の上面（プローブ７Ａ、７Ｂが形成された主面とは反対側の裏面）に樹脂製の接着材４６を介して金属シート（第２シート）４７を固着する。この金属シート４７としては、線膨張率が低く、かつシリコンから形成されたウエハ３１の線膨張率に近い材質を選ぶものであり、本実施の形態２では、たとえば４２アロイ（ニッケル４２％かつ鉄５８％の合金で、線膨張率４ｐｐｍ／℃）またはインバー（ニッケル３６％かつ鉄６４％の合金で、線膨張率１．５ｐｐｍ／℃）を例示することができる。また、金属シート４７を用いる代わりにウエハ３１と同じ材質のシリコン膜を形成してもよいし、シリコンと同程度の線膨張率を有する材質、たとえば鉄とニッケルとコバルトとの合金、またはセラミックと樹脂との混合材料などでもよい。接着材４６を用いる代わりに、次のような手段で金属シート４７をポリイミド膜２５の上面に固着してもよい。すなわち、金属シート４７をウエハ３１の主面に位置合わせしつつ重ね合わせ、１０〜２００ｋｇｆ／ｃｍ^２程度で加圧しながらポリイミド膜２５のガラス転移点温度以上の温度で加熱を行い、加熱加圧圧着するものである。

このような金属シート４７をポリイミド膜２５に固着することによって、形成される薄膜シート２の強度の向上を図ることができる。また、金属シート４７を固着したことにより、プローブ検査時の温度に起因する薄膜シート２および検査対象のウエハＷＨ（図５参照）の膨張量または収縮量を揃えることができる。それにより、プローブ７Ａ、７Ｂと対応するパッド１１（図６および図１０参照）との相対的な位置がずれてしまうことを防ぐことが可能となる。すなわち、プローブ７Ａ、７Ｂと対応するパッド１１とがプローブ検査時の温度に関係なく常に電気的接触を保つことが可能となる。また、様々な状況下での薄膜シート２と検査対象のウエハＷＨとの相対的な位置制度を確保することが可能となる。

また、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして金属シート４７をエッチングし、プローブ７Ａ、７Ｂ上の金属シート４７に開口部（第３穴部）４７Ａを形成し、この開口部４７Ａ内に、エラストマ（弾性材）４８を形成してもよい（図２７参照）。開口部４７Ａの形成は、塩化第二鉄溶液を用いたスプレーエッチングによって行うことができる。また、エラストマ４８は所定量が開口部４７Ａの上部へ出るように形成する。本実施の形態２においては、エラストマ４８を形成する方法として、開口部４７Ａ内に弾性樹脂を印刷もしくはディスペンサ塗布する方法、またはシリコンシートを設置する方法を例示することができる。エラストマ４８は、多数のプローブ７Ａ、７Ｂの先端がパッド１１に接触する際の衝撃を緩和しつつ、個々のプローブ７Ａ、７Ｂの先端の高さのばらつきを局部的な変形によって吸収し、パッド１１の高さのばらつきに倣った均一な食い込みによってプローブ７Ａ、７Ｂとパッド１１との接触を実現する。

その後、前記実施の形態１において図２５を用いて説明した工程を経ることによって本実施の形態２の薄膜シート２を製造する。

上記のような本実施の形態２によっても、前記実施の形態１と同様の効果を得ることができる。

（実施の形態３）
図２８〜図３１は、本実施の形態３の薄膜シート２の製造工程中の要部平面図である。

本実施の形態３の薄膜シート２の製造工程は、前記実施の形態１の薄膜シート２の製造工程と同様である。このような製造工程で薄膜シート２を製造した場合には、ウエハ３１に穴３３を形成する工程（図１８参照）において、酸化シリコン膜（第２マスキング層）３２Ａをマスクとした異方性エッチングを行うことから、穴３３の平面パターンに対応した開口部を酸化シリコン膜３２Ａに予め設けておく。この開口部はフォトリソグラフィ技術によってパターニングされたフォトレジスト膜（第１マスキング層）をマスクとしたエッチングによって形成するが、フォトレジスト膜は、たとえばスピン塗布法によってウエハ３１上に形成することから、溝部３３Ａ内では表面張力等の影響によって側壁に近い場所でフォトレジスト膜が他の場所より厚くなる。すなわち、厚いフォトレジスト膜と薄いフォトレジスト膜とを用いた場合では、同一平面パターンを形成しようとした場合でも、その平面パターンに差が生じてしまう不具合が懸念される。ばらつきの生じた平面パターンを有するフォトレジスト膜をマスクとして酸化シリコン膜３２Ａをエッチングすることによって、酸化シリコン膜３２Ａに形成される開口部の平面形状にもばらつきが生じ、さらに平面形状にばらつきの生じた開口部を有する酸化シリコン膜３２Ａをマスクとしてウエハ３１を異方的にエッチングすることによって穴３３の底面寸法にばらつきが生じることになる。それにより、複数のプローブ７Ａ、７Ｂ間で先端サイズに差が生じてしまい、プローブ検査時にチップ１０のパッド１１に接触した時の接触抵抗値に差が生じる虞がある。

溝部３３Ａの短辺方向では、穴３３は１個もしくは２個配置するのみであることから、穴３３の底面寸法のばらつきが顕在化しないが、長辺方向（溝部３３Ａの延在方向）では、多数個の穴３３を配置することから、穴３３の底面寸法のばらつきが顕著に現れる虞がある。そこで、本実施の形態３では、図２８に示すように、溝部３３Ａを長辺方向の端部に開口パターン（第２パターン）３３Ｂを有する平面パターンで形成する。また、前述のフォトレジスト膜の表面張力等の影響が溝部３３Ａの側壁から長さＬだけ及ぶとすると、溝部３３Ａの長辺方向において最短部に配置される穴３３から溝部３３Ａの側壁までの長さがＬ以上となるように開口パターン３３Ｂを形成する。それにより、溝部３３Ａ内においては、穴３３が形成される領域（第１パターン）において、フォトレジスト膜の厚さのばらつきの発生を抑制することができる。その結果、穴３３の底面寸法のばらつきを防ぎ、高精度にプローブ７Ａ、７Ｂを形成することが可能となる。

また、上記開口パターン３３Ｂを形成する代わりに、図２９に示すように、溝部３３Ａの長辺方向において最短部に配置される穴３３から溝部３３Ａの側壁までの長さがＬ以上となる平面パターンで溝部３３Ａを形成してもよい。

また、図３０および図３１は、紙面横方向に延在する溝部３３Ａと縦方向に延在する溝部３３Ａとで、長辺方向で最短部に配置される穴３３が共通になる場合における開口パターン３３Ｂを含む溝部３３Ａの平面パターンを示したものである。この場合、開口パターン３３Ｂの平面外形としては、図３０に示すような矩形および図３１に示すような扇形等を例示することができる。

上記のような本実施の形態３によっても、前記実施の形態１と同様の効果を得ることができる。

（実施の形態４）
図３２は、本実施の形態４の薄膜シート２の製造工程中の要部平面図である。

本実施の形態４の薄膜シート２の製造工程は、前記実施の形態１の薄膜シート２の製造工程と同様である。前記実施の形態３でも説明したように、このような製造工程で薄膜シート２を製造した場合には、酸化シリコン膜３２Ａ（図１８参照）に開口部を形成する際のマスクとなるフォトレジスト膜に対して、溝部３３Ａ内にて表面張力等が作用して厚さにばらつきが生じ、そのフォトレジスト膜の厚さのばらつきに起因して開口部の平面形状にもばらつきが生じ、さらに穴３３の底面寸法にばらつきが生じてしまう虞がある。

薄膜シート２においては、チップ１０に付着している異物との接触を避けるための空間領域２Ａを平面でできるだけ大きく確保することが好ましいことから、この空間領域２Ａの平面パターンを規定する溝部３３Ａは、チップ１０に形成されているパッド１１の大きさおよび配置に合わせてできるだけ小さいパターンで形成することが好ましい。しかしながら、複数の溝部３３Ａ間で配列される穴３３の列数が異なると、溝部３３Ａの幅も異なってくることになる。このように溝部３３Ａの幅が異なってくると、上記表面張力等の影響により、溝部３３Ａの幅に応じてフォトレジスト膜の厚さにばらつきが生じてしまう虞がある。つまり、溝部３３Ａの幅に応じて穴３３の底面寸法にばらつきが生じてしまう虞がある。

そこで、本実施の形態４では、図３２に示すように、穴３３を１列で配列する領域に配置する溝部（第２溝部）３３Ａも穴３３を複数列で配列する領域に配置する溝部（第３溝部）３３Ａもすべて同じ幅Ｗ１で形成する。それにより、穴３３を１列で配列する領域に配置する溝部３３Ａ内でも、穴３３を複数列で配列する領域に配置する溝部３３Ａ内でも、フォトレジスト膜を均一の厚さで形成することが可能となる。その結果、穴３３の底面寸法にばらつきが生じてしまうことを防ぎ、高精度にプローブ７Ａ、７Ｂを形成することが可能となる。

また、図３２に示した溝部３３Ａのパターンに前記実施の形態３で図２８〜図３１に示したような開口パターン３３Ｂを組み合わせてもよい。それにより、溝部３３Ａの長辺方向（延在方向）においても穴３３の深さのばらつきを防ぐことができる。

上記のような本実施の形態４によっても、前記実施の形態１、３と同様の効果を得ることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

たとえば、前記実施の形態においては、プローブ検査の対象がＳｏＣ構造のチップ（チップ領域）の場合について説明したが、ＬＣＤ（Liquid Crystal Display）ドライバなどの他の半導体集積回路が形成されているチップであってもよい。

本発明の半導体集積回路装置の製造方法およびプローブカードの製造方法は、半導体集積回路装置の製造工程におけるプローブ検査工程に広く適用することができる。

本発明の実施の形態１であるプローブカードの要部断面図である。 本発明の実施の形態１であるプローブカードの下面の要部平面図である。 図２中のＡ−Ａ線に沿った断面図である。 本発明の実施の形態１であるプローブカードの要部断面図である。 本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップ領域が形成された半導体ウエハの平面図である。 本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 図７中のＢ−Ｂ線に沿った断面図である。 図７中のＣ−Ｃ線に沿った断面図である。 本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップに設けられたパッド上にてプローブが接触する位置を示した要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 図１４中のＤ−Ｄ線に沿った断面図である。 図１４中のＥ−Ｅ線に沿った断面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの製造工程を説明する要部断面図である。 図１７に続く薄膜シートの製造工程中の要部断面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。 図１８に続く薄膜シートの製造工程中の要部断面図である。 図２１に続く薄膜シートの製造工程中の要部断面図である。 図２２に続く薄膜シートの製造工程中の要部断面図である。 図２３に続く薄膜シートの製造工程中の要部断面図である。 図２４に続く薄膜シートの製造工程中の要部断面図である。 本発明の実施の形態２であるプローブカードを形成する薄膜シートの要部断面図である。 本発明の実施の形態２であるプローブカードを形成する薄膜シートの要部断面図である。 本発明の実施の形態３であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。 本発明の実施の形態３であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。 本発明の実施の形態３であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。 本発明の実施の形態３であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。 本発明の実施の形態４であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。

符号の説明

１ 多層配線基板（第１配線基板）
２ 薄膜シート（第１シート）
２Ａ 空間領域
３ プランジャ
３Ａ ばね
４ 押さえリング
５ 開口部
６ 接着リング
７、７Ａ、７Ｂ、７Ｃ、７Ｄ プローブ（接触端子）
８ ポゴ座
９ 押圧具（押圧機構）
１０ チップ（チップ領域）
１１ パッド（テストパッド（第１電極））
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ 金属膜（第１金属膜）
２２ ポリイミド膜（第１絶縁膜）
２３ 配線（第２配線）
２４ スルーホール（第２穴部）
２５ ポリイミド膜（第２絶縁膜）
２６ 配線（第２配線）
２７ ポリイミド膜
２８ スルーホール
３１ ウエハ（第１ウエハ）
３２ 酸化シリコン膜
３２Ａ 酸化シリコン膜（第２マスキング層）
３３ 穴（第１穴部）
３３Ａ 溝部（第１溝部、第２溝部、第３溝部）
３３Ｂ 開口パターン（第２パターン）
３４ 酸化シリコン膜
３５ 導電性膜
３６ フォトレジスト膜
３７、３８ 導電性膜
４２、４３ 導電性膜（第２金属膜）
４６ 接着材
４７ 金属シート（第２シート）
４７Ａ 開口部（第３穴部）
４８ エラストマ（弾性材）
ＣＨＤ カードホルダ
ＦＧＲ フロッグリング
ＩＡ 中心領域
ＯＡ 外周領域
ＰＧＰ ポゴピン
ＳＢ 補助基板
ＴＨＤ テスタヘッド
ＷＨ ウエハ

Claims (20)

1. 以下の工程を含む半導体集積回路装置の製造方法：
   （ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
   （ｂ）第１配線が形成された第１配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有する第１カードを用意する工程、
   （ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
   ここで、前記第１シートの製造工程は、以下の工程を含む：
   （ｂ１）結晶性を有する第１ウエハを用意する工程、
   （ｂ２）前記第１ウエハの第１主面を選択的に異方性エッチングして１つ以上の第１溝部を形成する工程、
   （ｂ３）前記第１溝部の底部を選択的に異方性エッチングして角錐型または角錐台形型の複数の第１穴部を形成する工程、
   （ｂ４）前記第１ウエハの前記第１主面上に前記複数の第１穴部を埋め込む第１金属膜を選択的に形成する工程、
   （ｂ５）前記（ｂ４）工程後、前記第１ウエハの前記第１主面上に第１絶縁膜を形成し、前記第１絶縁膜に前記第１金属膜にそれぞれ達する複数の第２穴部を形成する工程、
   （ｂ６）前記第１ウエハの前記第１主面上に前記複数の第２穴部を埋め込むように選択的に第２金属膜を形成して前記複数の第２配線を形成する工程、
   （ｂ７）前記（ｂ６）工程後、前記第１ウエハを除去し前記複数の接触端子を形成する工程。
2. 請求項１記載の半導体集積回路装置の製造方法において、
   前記第１溝部は、隣り合う２つの前記第１穴部を接触させない深さで形成する。
3. 請求項２記載の半導体集積回路装置の製造方法において、
   前記複数の第１穴部の深さは、１０μｍ以上である。
4. 請求項１記載の半導体集積回路装置の製造方法において、
   前記（ｂ６）工程後かつ前記（ｂ７）工程前に以下の工程を含む：
   （ｂ８）前記第１ウエハの前記第１主面上に第２絶縁膜を形成する工程、
   （ｂ９）前記第２絶縁膜に前記第１ウエハと同程度の線膨張率を有する第２シートを接着する工程。
5. 請求項４記載の半導体集積回路装置の製造方法において、
   前記第２シートは、４２アロイから形成されている。
6. 請求項４記載の半導体集積回路装置の製造方法において、
   前記（ｂ９）工程後かつ前記（ｂ７）工程前に以下の工程を含む：
   （ｂ１０）前記第１金属膜上の前記第２シートに第３穴部を形成する工程、
   （ｂ１１）前記第３穴部に前記第３穴部を埋め込む弾性材を形成する工程。
7. 請求項１記載の半導体集積回路装置の製造方法において、
   前記複数の第１穴部は、スピン塗布によって形成された第１マスキング層をマスクとしたエッチングによってパターニングされた第２マスキング層をマスクとした異方性エッチングによって形成し、
   前記第１溝部は、平面において延在方向の端部における第１パターンと前記複数の第１穴部が形成される第２パターンとから形成し、
   前記第１パターンは、前記第２パターン内における前記第１マスキング層の厚さのばらつきを解消する平面パターンで形成する。
8. 請求項７記載の半導体集積回路装置の製造方法において、
   前記第１パターンの幅は、前記第２パターンの幅よりも大きい。
9. 請求項７記載の半導体集積回路装置の製造方法において、
   前記第１溝部は複数形成し、
   前記複数の第１溝部は、前記底部で前記複数の第１穴部が１列で形成された第２溝部と前記底部で前記複数の第１穴部が複数列で形成された第３溝部とを含み、
   前記第２溝部の幅と前記第３溝部の幅とは、同じ寸法で形成する。
10. 請求項１記載の半導体集積回路装置の製造方法において、
    前記第１溝部は複数形成し、
    前記複数の第１溝部は、前記底部で前記複数の第１穴部が１列で形成された第２溝部と前記底部で前記複数の第１穴部が複数列で形成された第３溝部とを含み、
    前記第２溝部の幅と前記第３溝部の幅とは、同じ寸法で形成する。
11. 複数の第１配線が形成された第１配線基板と、
    半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する複数の第２配線が形成され、前記複数の第２配線が前記複数の第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの前記主面に対向して前記第１配線基板に保持された第１シートと、
    前記第１シートのうち前記複数の接触端子が形成された第１領域を裏面側より押圧する押圧機構とを有するプローブカードの製造方法であって、以下の工程を含む：
    （ａ）結晶性を有する第１ウエハを用意する工程、
    （ｂ）前記第１ウエハの第１主面を選択的に異方性エッチングして１つ以上の第１溝部を形成する工程、
    （ｃ）前記第１溝部の底部を選択的に異方性エッチングして角錐型または角錐台形型の複数の第１穴部を形成する工程、
    （ｄ）前記第１ウエハの前記第１主面上に前記複数の第１穴部を埋め込む第１金属膜を選択的に形成する工程、
    （ｅ）前記（ｄ）工程後、前記第１ウエハの前記第１主面上に第１絶縁膜を形成し、前記第１絶縁膜に前記第１金属膜にそれぞれ達する複数の第２穴部を形成する工程、
    （ｆ）前記第１ウエハの前記第１主面上に前記複数の第２穴部を埋め込むように選択的に第２金属膜を形成して前記複数の第２配線を形成する工程、
    （ｇ）前記（ｆ）工程後、前記第１ウエハを除去し前記複数の接触端子を形成する工程。
12. 請求項１１記載のプローブカードの製造方法において、
    前記第１溝部は、隣り合う２つの前記第１穴部を接触させない深さで形成する。
13. 請求項１２記載のプローブカードの製造方法において、
    前記複数の第１穴部の深さは、１０μｍ以上である。
14. 請求項１１記載のプローブカードの製造方法において、
    前記（ｆ）工程後かつ前記（ｇ）工程前に以下の工程を含む：
    （ｈ）前記第１ウエハの前記第１主面上に第２絶縁膜を形成する工程、
    （ｉ）前記第２絶縁膜に前記第１ウエハと同程度の線膨張率を有する第２シートを接着する工程。
15. 請求項１４記載のプローブカードの製造方法において、
    前記第２シートは、４２アロイから形成されている。
16. 請求項１４記載のプローブカードの製造方法において、
    前記（ｉ）工程後かつ前記（ｇ）工程前に以下の工程を含む：
    （ｊ）前記第１金属膜上の前記第２シートに第３穴部を形成する工程、
    （ｋ）前記第３穴部に前記第３穴部を埋め込む弾性材を形成する工程。
17. 請求項１１記載のプローブカードの製造方法において、
    前記複数の第１穴部は、スピン塗布によって形成された第１マスキング層をマスクとしたエッチングによってパターニングされた第２マスキング層をマスクとした異方性エッチングによって形成し、
    前記第１溝部は、平面において延在方向の端部における第１パターンと前記複数の第１穴部が形成される第２パターンとから形成し、
    前記第１パターンは、前記第２パターン内における前記第１マスキング層の厚さのばらつきを解消する平面パターンで形成する。
18. 請求項１７記載のプローブカードの製造方法において、
    前記第１パターンの幅は、前記第２パターンの幅よりも大きい。
19. 請求項１７記載のプローブカードの製造方法において、
    前記第１溝部は複数形成し、
    前記複数の第１溝部は、前記底部で前記複数の第１穴部が１列で形成された第２溝部と前記底部で前記複数の第１穴部が複数列で形成された第３溝部とを含み、
    前記第２溝部の幅と前記第３溝部の幅とは、同じ寸法で形成する。
20. 請求項１１記載のプローブカードの製造方法において、
    前記第１溝部は複数形成し、
    前記複数の第１溝部は、前記底部で前記複数の第１穴部が１列で形成された第２溝部と前記底部で前記複数の第１穴部が複数列で形成された第３溝部とを含み、
    前記第２溝部の幅と前記第３溝部の幅とは、同じ寸法で形成する。

Images