JP5065674B2 - 半導体集積回路装置の製造方法 - Google Patents

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の電極パッドにプローブカードの探針を押し当てて行う半導体集積回路の電気的検査に適用して有効な技術に関するものである。

特開２００６−１１８９４５号公報（特許文献１）には、半導体集積回路装置の製造技術を用いて形成された探針（接触端子）、絶縁フィルムおよび引き出し用配線を有するプローバにおいて、ダミー金属膜を引き出し用配線と探針（接触端子）との間に設けることで空間領域を設け、探針（接触端子）の高さを調節する技術が開示されている。
特開２００６−１１８９４５号公報

半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。プローブ検査においては、ウエハ出荷対応（品質の差別化）、ＫＧＤ（Known Good Die）対応（ＭＣＰ（Multi-Chip Package）の歩留り向上）、およびトータルコスト低減などの要求から、ウエハ状態でプローブ検査を行う技術が用いられている。

近年、半導体集積回路装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、半導体チップ（以下、単にチップと記す）の面積を小さくし、半導体ウエハ（以下、単にウエハと記す）１枚当たりの取得チップ数を増加することが進められている。そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。

上記パッドの狭ピッチ化にテスト技術が追従できない課題は、極めて深刻である。つまり、フォトリソグラフィおよびエッチング技術等の半導体チップ製造技術の向上により、半導体素子の微細化による集積回路部分のシュリンクが可能になっても、上記パッドの狭ピッチ化が困難なため、チップ全体を効率的にシュリンクすることが困難になる。

本発明者らは、半導体集積回路装置の製造技術を用いて形成された探針を有するプローバを用いることにより、テストパッドが狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討している。その中で、本発明者らは、以下のようなさらなる課題を見出した。

すなわち、上記探針は、半導体集積回路装置の製造技術を用い、シリコン等からなるウエハを型材として金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することにより形成されたシート状の薄膜プローブの一部であり、検査対象であるチップと対向する薄膜プローブの主面側に設けられている。型材となるウエハにおいては、探針が形成される部分が選択的に異方性エッチングされ、側面が底面（開口部）に対して約７０．５°の角度をなす四角錐型の穴が複数形成される。この穴の外形が探針の外形となる。

本発明者らが検討した探針は、高さが１５μｍ程度と比較的低いため、検査対象のウエハ上に異物が付着していると、その異物と薄膜プローブが接触することによって探針および探針の周辺のシートが破損してしまう不具合が懸念される。また、検査対象のウエハから薄膜プローブに付着した異物が再度検査対象のウエハと接触することによって検査対象のウエハを傷つけてしまう不具合も懸念される。

上記のような不具合の対策として、本発明者らは、上記型材となるウエハに形成する穴を深く形成することを検討した。しかしながら、前述したようにこの穴は異方性エッチングにより形成する四角錐型の穴であることから、深く形成しようとすると底辺（開口部）が拡大し、狭ピッチで穴を配置できなくなることから、複数の探針を狭ピッチで形成することが困難になってしまう課題が存在する。検査対象のウエハから薄膜プローブに付着した異物が再度検査対象のウエハと接触することによって検査対象のウエハを傷つけてしまう不具合も懸念される。

また、上記特開２００６−１１８９４５号公報に開示された技術においては、プローバの製造工程上、ダミー金属膜がエッチングにより浸食されてしまうことを防ぐために、ダミー金属膜の側面周囲をポリイミド膜で覆っている。このポリイミド膜が存在するために、チップのテストパッドが狭ピッチ化した際に、それらテストパッドに配置位置合わせてプローバの探針（接触端子）を狭ピッチ化することが困難になる課題が存在する。

本発明の一つの目的は、半導体集積回路装置の小型化を促進できる技術を提供することにある。

本発明の一つの目的は、半導体集積回路装置の製造歩留まりを向上できる技術を提供することにある。

本発明の一つの目的は、狭パッドピッチに対応可能なプローバを提供することにある。

本発明の一つの目的は、半導体集積回路装置の製造技術によって形成された探針を有する薄膜プローブを用いたプローブ検査時において、薄膜プローブおよび検査対象のウエハの破損を防ぐことができる技術を提供することにある。

本発明の前記目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

半導体集積回路装置の製造方法は、
（ａ）複数のチップ形成領域を有し、前記複数のチップ形成領域の各々が半導体集積回路と前記半導体集積回路と電気的に接続された複数の電極とを有する半導体ウエハを供給する工程、
（ｂ）前記半導体ウエハの前記複数の電極に接触可能な複数の接触端子を有する薄膜プローブシートと、前記薄膜プローブシートの前記複数の接触端子を前記半導体ウエハの前記複数の電極に接触させるための押圧機構を供給する工程、
（ｃ）前記押圧機構によって、前記薄膜プローブシートの前記複数の接触端子の先端を前記半導体ウエハの前記複数の電極に接触させて前記半導体集積回路の電気的検査を行う工程、
を含み、
前記薄膜プローブシートは、
前記複数の接触端子上に形成され、かつ、複数のスルーホールを有する絶縁膜と、
前記絶縁膜上に形成され、かつ、前記複数のスルーホールを介して対応する前記複数の接触端子に電気的に接続される複数の第１配線とを有し、
前記複数の接触端子の各々は、第１金属膜と前記第１金属膜上に積層して形成された第２金属膜とを含み、
前記第１金属膜は、前記先端に向かって伸びる傾斜面部と、前記傾斜面部から上方に向かって伸びる側面部を有し、
前記第２金属膜は、前記第１金属膜の前記傾斜面部と前記側面部とに囲まれた第１部分と、
前記第１金属膜の前記側面部から上方に突出する第２部分とを有し、
前記絶縁膜は、前記第２絶縁膜の前記第２部分を覆うように形成され、かつ、前記複数の接触端子間において、前記第１金属膜の前記側面部の上方に位置する裏面部を有し、
前記複数の第１配線は、前記複数のスルーホールを介して前記第２金属膜の前記第２部分に接続され、
前記電気的検査を行う工程は、前記半導体ウエハと前記絶縁膜の前記裏面部とで規定された高さが確保された状態で行われるものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

半導体集積回路装置の小型化を促進でき、製造歩留まりを向上することができる。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

接触端子またはプローブとは、各チップ領域上に設けられた電極パッドに接触させて電気的特性の検査を行うための針、プローブ、突起等をいう。

薄膜プローブ（membrane probe）、薄膜プローブカード、または突起針配線シート複合体とは、上記のような検査対象と接触する前記接触端子（突起針）とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ１０μｍ〜１００μｍ程度のものをいい、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部（接触端子）を一体的に形成されたもの等を言う。もちろん、プロセスは複雑になるが、一部を別に形成して、後に合体させることも可能である。

プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、プローバもしくは半導体検査装置とは、フロッグリング、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。

プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。

ポゴピン（POGO pin）またはスプリングプローブとは、接触ピン（プランジャ（接触針））をばね（コイルスプリング）の弾性力で電極（端子）に押し当てる構造を有し、必要に応じてその電極への電気的接続を行うようにした接触針をいい、たとえば金属製の管（保持部材）内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。

テスタ（Test System）とは、半導体集積回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。

テスタヘッドとは、テスタと電気的に接続し、テスタより送信された電圧および信号を受け、電圧および詳細なタイミング等の信号を半導体集積回路に対して発生し、ポゴピンなどを介してプローブカードへ信号を送るものをいう。

フロッグリングとは、ポゴピンなどを介してテスタヘッドおよびプローブカードと電気的に接続し、テスタヘッドより送られてきた信号を後述するプローブカードへ送るものをいう。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。

また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は、本実施の形態１のプローブカードの要部断面図である。図１に示すように、本実施の形態１のプローブカードは、多層配線基板１、薄膜シート（薄膜プローブシート）２、テスタヘッドＴＨＤ、フロッグリングＦＧＲおよびカードホルダＣＨＤなどから形成されている。テスタヘッドＴＨＤとフロッグリングＦＧＲとの間、およびフロッグリングＦＧＲと多層配線基板１との間は、それぞれ複数本のポゴピンＰＧＰを介して電気的に接続され、それによりテスタヘッドＴＨＤと多層配線基板１との間が電気的に接続されている。カードホルダＣＨＤは、多層配線基板１をプローバに機械的に接続するもので、かつポゴピンＰＧＰからの圧力によって多層配線基板１に反りが生じてしまうことを防ぐ機械的強度を持つ。

図２は、本実施の形態１のプローブカードの下面の要部平面図であり、図３は図２中のＡ−Ａ線に沿った断面図である。

図２および図３に示すように、本実施の形態のプローブカードは、図１で示した部材の他に、たとえばプランジャ３などを含んでいる。薄膜シート２は押さえリング４によって多層配線基板１の下面に固定され、プランジャ３は多層配線基板１の上面に取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、接着リング（リング状治具）６を介して薄膜シート２の上面（第３主面）は、プランジャ３と接着されている。

薄膜シート２の下面（第２主面）には、たとえば４角錐型または４角錐台形型の複数のプローブ（接触端子）７が形成されている。薄膜シート２内には、プローブ７の各々と電気的に接続し、各々のプローブ７から薄膜シート２の探部まで延在する複数の配線が形成されている。多層配線基板１の下面または上面には、この複数の配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されており、この複数の受け部は、多層配線基板１内に形成された配線（第３配線）を通じて多層配線基板１の上面に設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。

本実施の形態１において、薄膜シート２は、たとえばポリイミドを主成分とする薄膜から形成されている。このような薄膜シート２は柔軟性を有することから、本実施の形態１では、チップ（半導体集積回路装置）のパッドにすべてのプローブ７を接触させるために、プローブ７が形成された領域の薄膜シート２を上面から押圧具（押圧機構）９を介してプランジャ３が押圧する構造となっている。すなわち、プランジャ３内に配置されたばね３Ａの弾性力によって一定の圧力を押圧具９に加えるものである。本実施の形態において、押圧具９の材質としては、４２アロイを例示することができる。

ここで、検査対象のチップ表面に形成されたテストパッド（ボンディングパッド）数が増加すると、それに伴って各テストパッドのそれぞれに信号を送るためのポゴピンＰＧＰの本数が増加することになる。また、ポゴピンＰＧＰの本数が増加することによって、多層配線基板１に加わるポゴピンＰＧＰからの圧力も増加することになるので、多層配線基板１の反りを防ぐためにカードホルダＣＨＤを厚くする必要が生じる。さらに、薄膜シート２に形成された各プローブ７を対応するテストパッドに確実に接触させるために、薄膜シート２の中心領域ＩＡ（図３参照）および接着リングを境に外周側となり中心領域ＩＡを取り囲む外周領域ＯＡ（図３参照）のそれぞれに張力を加える構造とした場合には、多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴ（図１参照）に限界が生じる。その高さＨＴの限界値よりカードホルダＣＨＤの厚さのほうが大きくなった場合には、薄膜シート２がカードホルダＣＨＤ内に埋もれてしまうことになり、プローブ７をテストパッドに確実に接触させることができなくなる不具合が懸念される。

そこで、本実施の形態１では、上記薄膜シート２の中心領域ＩＡのみに張力を加えた状態で薄膜シート２と接着リング６とを接着し、外周領域ＯＡには張力を加えない構造とする。この時、接着リング６の材質としては、Ｓｉ（シリコン）と同程度の熱膨張率の金属（たとえば、４２アロイ）を選択し、薄膜シート２と接着リング６とを接着する接着剤としては、エポキシ系接着剤を用いることを例示できる。それにより、上記薄膜シート２のプローブ面までの高さＨＴを規定する接着リング６の高さを高くすることができるので、その高さＨＴも高くなり、薄膜シート２がカードホルダＣＨＤ内に埋もれてしまう不具合を避けることができる。すなわち、カードホルダＣＨＤが厚くなった場合でも、プローブ７をテストパッドに確実に接触させることが可能となる。

上記のような手段を用いる代わりに、図４に示すように、多層配線基板１の中央部に補助基板ＳＢを取り付け、その補助基板ＳＢに薄膜シート２を取り付ける構造として、多層配線基板１の表面から薄膜シート２のプローブ面までの高さＨＴを向上させてもよい。多層配線基板１と同様に、補助基板ＳＢ内には複数の配線が形成され、さらにこれら配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されている。多層配線基板１に設けられた受け部と補助基板ＳＢに設けられた受け部とは、たとえばそれぞれ対応するもの同士がはんだによって電気的に接続されている。はんだを用いる代わりに、異方性導電ゴムを介して多層配線基板１と補助基板ＳＢとを圧着する手段、もしくは多層配線基板１および補助基板ＳＢのそれぞれの表面に上記受け部と電気的に接続するＣｕ（銅）めっき製の突起部を形成し、対応する突起部同士を圧着する手段を用いてもよい。

本実施の形態１において、上記プローブカードを用いてプローブ検査（電気的検査）を行う対象としては、複数の機能の半導体集積回路が形成されたＳｏＣ（System on Chip）構造のチップを例示することができる。図５は、それら複数のチップ（チップ形成領域）１０が区画されたウエハＷＨの平面図である。なお、本実施の形態のプローブカードを用いたプローブ検査は、これら複数のチップ１０が区画されたウエハＷＨに対して行うものである。また、図６は、そのチップ１０の平面と、その一部を拡大したものを図示している。このチップ１０は、たとえば単結晶シリコン基板からなる。また、チップ１０の主面の周辺部には、チップ１０内に形成されている半導体集積回路と電気的に接続する多数のパッド（電極）１１が配置されている。

また、上記チップ１０は、ウエハの主面に区画された多数のチップ領域に半導体製造技術を使って種々の半導体集積回路や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上に上記の方法でパッド１１を形成した後、ウエハをダイシングしてチップ領域を個片化することにより製造することができる。また、本実施の形態１において、上記プローブ検査は、ウエハをダイシングする前に各チップ領域に対して実施するものである。なお、以後プローブ検査（パッド１１とプローブ７とが接触する工程）を説明する際に、特に明記しない場合には、チップ１０はウエハをダイシングする前の各チップ領域を示すものとする。

図７は上記薄膜シート２のプローブ７が形成された領域の一部を拡大して示した要部平面図であり、図８は薄膜シート２の要部断面図である。図８においては、プローブ７が形成された領域がＢ−Ｂ領域に示され、薄膜シート２がプローブカードの接着リング６（図３参照）に接着された際に接着リング６の下に位置する領域がＡ−Ａ領域およびＣ−Ｃ領域に示されている。

上記プローブ７は、薄膜シート２中にて平面四角形状にパターニングされた金属膜２１Ａの一部であり、金属膜２１Ａのうちの薄膜シート２の下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７は、薄膜シート２の主面において上記チップ１０に形成されたパッド１１の位置に合わせて配置されており、図７ではパッド１１（図７中では破線で図示）に対応するプローブ７の配置について示している。また、図７においては、２つのチップ１０のチップ外周１０Ａの一部も図示されている（一点差線で図示）。

金属膜２１Ａは、たとえば下層からロジウム膜およびニッケル膜が順次積層して形成されている。金属膜２１Ａ上にはポリイミド膜（第１絶縁膜）２２が成膜され、ポリイミド膜２２上には各金属膜２１Ａと電気的に接続する配線（第１配線）２３が形成されている。また、配線２３と同じ配線層においては、金属膜２１Ａとは電気的に接続されていない配線２３Ａも形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール（第１スルーホール）２４の底部で金属膜２１Ａと接触している。また、ポリイミド膜２２および配線２３、２３Ａ上には、ポリイミド膜（第２絶縁膜）２５が成膜されている。ポリイミド膜２５には一部の配線２３に達するスルーホール（第２スルーホール）２６が選択的に形成され、ポリイミド膜２２上にはスルーホール２６の底部で配線２３と接触する配線（第２配線）２７が形成されている。また、配線２７と同じ配線層においては、金属膜２１Ａおよび配線２３とは電気的に接続されていない配線２７Ａも形成されている。ポリイミド膜２５および配線２７、２７Ａ上には、ポリイミド膜２８が成膜されている。

図８に示すように、薄膜シート２には、接着リング６下となる位置６Ａ（Ａ−Ａ領域およびＣ−Ｃ領域参照）で段差が生じている。このような段差が生じた部分においては、他の部分に比べてポリイミド膜２２、２５、２８の厚みが不均一となる。また、配線２３、２３Ａ、２７、２７Ａの厚みおよび幅も不均一となるため、薄膜シート２の応力に対する機械的強度が低下しやすい。そこで、本実施の形態１においては、この段差が生じた部分で薄膜シート２を接着リング６に接着することで、その段差の生じた部分に応力が加わり難くしている。それにより、応力が加わることによって薄膜シート２がその段差の生じた部分で破損してしまうことを防ぐことができる。薄膜シート２にこのような段差が生じる理由とその目的とについては、薄膜シート２の製造工程と併せて後述する。

本実施の形態１では、一辺で対向して隣接する２個のチップ１０に対して一度にプローブ検査を実施する。ここで、図９〜図１２は、薄膜シート２のうち、検査対象の２個のチップ１０に対応する領域を示した要部平面図であり、図中において一点鎖線で囲まれている領域がチップ１０の外形に相当する。また、図９〜図１２は、ぞれぞれ、１層目の配線層に形成された配線２３の平面パターン、図９の平面パターンに配線２３と同じ配線層で形成された配線２３Ａを加えた平面パターン、２層目の配線層に形成された配線２７の平面パターン、および図１１の平面パターンに配線２７と同じ配線層で形成された配線２７Ａを加えた平面パターンを図示したものである。前述したように、配線２３Ａ、２７Ａは、金属膜２１Ａとは電気的に接続しない配線である。

図９〜図１２に示した平面パターンは、薄膜プローブシートにおける多層配線を形成するための配線チャネルの一例を示している。上記配線チャネルに実際の配線２３、２７を適宜割り付けることによって、各々のプローブ７を多層配線基板の配線を介して、対応するポゴ座８（図２参照）に電気的に接続することができる。

金属膜２１Ａと電気的に接続された配線２３の一部は、薄膜シート２の外周に向かって引き回され、多層配線基板１（図１および図２参照）に設けられた複数の受け部のうちの対応するものと電気的に接続される。また、他の配線２３には配線２７が接続され、各々の配線２７は薄膜シート２の外周に向かって引き回され、多層配線基板１に設けられた複数の受け部のうちの対応するものと電気的に接続される。

本実施の形態１では、平面でプローブ７の近傍となる領域においては、配線２３と、配線２３と電気的に接続する配線２７もしくは配線２３とは電気的に接続しない配線２７Ａとが重なるように各配線の平面パターンを形成する。また、プローブ７の上部には、配線２３および配線２７（もしくは配線２７Ａ）の両方が配置される平面パターンとする（図７参照）。このような平面パターンとすることにより、プローブ７の各々の上部において薄膜シート２の厚さを均一にすることができる。それにより、プローブ検査時においては、押圧具９（図３参照）から加わる荷重が均等に各々のプローブ７に加わるようにすることができる。その結果、プローブ７の各々と対応するパッド１１（図６および図７参照）とのコンタクト性を向上することが可能となる。

また、本実施の形態１では、薄膜シート２中の各配線層において、配線の配置間隔および配線の配置密度が均一になるように配線のパターンを形成する。たとえば、配線２３が形成されている配線層において、配線２３の配置間隔が開き過ぎている個所には、金属膜２１Ａとは電気的に接続しない配線２３Ａを配置することによって、この配線層における配線の配置間隔および配線の配置密度を均一にすることができる（図７参照）。この配線２３Ａは、配線２３を形成した工程で同時に形成することができる。また、前述した配線２７Ａは、配線２７が形成されている配線層において配線２７の配置間隔が開き過ぎている個所に配置されたものであり、この配線２７Ａを配置することによって、この配線層における配線の配置間隔および配線の配置密度を均一にすることができる（図７参照）。このように、薄膜シート２中の各配線層において、配線の配置間隔および配線の配置密度が均一になるように配線のパターンを形成することにより、薄膜シート２のうち特にプローブ７の近傍では剛性および厚さを均一にすることができる。それにより、プローブ７の近傍では、薄膜シート２に皺および撓みが発生することを防ぐことができるので、プローブ７の各々と対応するパッド１１とのコンタクト性を向上することが可能となる。

次に、上記の本実施の形態の薄膜シート２の製造工程について図１３〜図２４を用いて説明する。図１３〜図２４のうち、図１３、図１６、図２０および図２２は、各工程における前記図７に対応する領域を示した要部平面図であり、図１４、図１５、図１７、図１８、図１９、図２１、図２３および図２４は、各工程における前記図８に対応する領域を示した要部断面図である。

まず、図１３および図１４に示すように、厚さ０．２ｍｍ〜０．８ｍｍ程度のシリコンからなるウエハ（第１ウエハ）３１を用意し、熱酸化法によってこのウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとしてウエハ３１の主面（第１主面）側の酸化シリコン膜３２をエッチングし、ウエハ３１の主面側の酸化シリコン膜３２にウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴（第１穴部）３３を形成する。

次に、図１５に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、ウエハ３１に熱酸化処理を施すことにより、穴３３の内部を含むウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、穴３３の内部を含むウエハ３１の主面に導電性膜３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。

つぎに、図１６および図１７に示すように、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜（第１マスキング膜）３６をマスクとし、めっき法によりウエハ３１の主面のフォトレジスト膜３６が存在しない領域（第１領域）に膜厚１０μｍ〜２０μｍ程度の銅膜（第１薄膜）３７を選択的に堆積する。この時、フォトレジスト膜３６は、ウエハ３１の主面のうち、前述の金属膜２１Ａが形成される領域（図７および図８も参照）と、プローブカードが組み立てられた際に接着リング６より外側となる領域（接着リング６下となる位置６Ａ（図８も参照）より外側の領域）を覆う。銅膜３７は、めっき法で成膜することにより均一な膜厚で成膜することができる。この銅膜３７は、プローブ７の表面の金属およびポリイミド膜２２に対してエッチング選択比を有する材料である。

なお、以降の工程を説明する平面図においては、各部材の構成をわかりやすくするために、銅膜３７の図示を省略する。

次に、図１８に示すように、上記フォトレジスト膜３６を除去した後、ウエハ３１の主面上にフォトレジスト膜（第２マスキング膜）３８を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａが形成される領域（図７および図８も参照）のフォトレジスト膜３８を除去し、開口部を形成する。

続いて、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜３８の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜（第１金属膜）３９および導電性膜（第２金属膜）４０を順次堆積する。本実施の形態においては、導電性膜３９をロジウム膜とし、導電性膜４０をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３９、４０から前述の金属膜２１Ａを形成することができる。また、穴３３内の導電性膜３９、４０が前述のプローブ７となる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。

金属膜２１Ａにおいては、後の工程で前述のプローブ７が形成された時に、ロジウム膜から形成された導電性膜３９が表面となり、導電性膜３９がチップ１０のパッド１１に直接接触することになる。そのため、導電性膜３９としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３９はパッド１１に直接接触するため、プローブ７によって削り取られたパッド１１の屑が導電性膜３９に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３９としては、パッド１１を形成する材料が付着し難い材質を選択することが好ましい。そこで、本実施の形態１においては、導電性膜３９として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程の省略もしくはクリーニング工程の頻度を低減することができる。

また、上記導電性膜４０（ニッケル膜）は、上記導電性膜３９（ロジウム膜）に比較して硬度が低い。一般に硬度が大きいロジウム等の膜は、その内部応力が高いため、膜厚を大きくすることが困難である。従って、本実施の形態１ではプローブ７を比較的硬度の大きいロジウム膜と比較的硬度の小さいニッケル膜との２層構造とすることを採用した。

次に、上記金属膜２１Ａ（導電性膜３９、４０）の成膜に用いたフォトレジスト膜３８を除去した後、図１９に示すように、金属膜２１Ａ、導電性膜３５および銅膜３７を覆うようにポリイミド膜２２（図８も参照）を成膜する。

次に、図２０および図２１に示すように、ポリイミド膜２２に、金属膜２１Ａに達する前述のスルーホール２４を形成する。このスルーホール２４は、フォトレジスト膜をマスクとしたドライエッチング、アルミニウム膜をマスクとしたドライエッチングまたはレーザを用いた穴あけ加工によって形成することができる。

続いて、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜４３を成膜する。本実施の形態１においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。

次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３、２３Ａを形成する。配線２３は、スルーホール２４の底部にて金属膜２１Ａと電気的に接続することができる。また、図７および図８を用いて前述したように、配線２３Ａは金属膜２１Ａとは電気的に接続していない配線である。

次に、図２２および図２３に示すように、ウエハ３１の主面に前述のポリイミド膜２５を成膜する。続いて、上記スルーホール２４を形成した工程と同様の工程により、配線２３に達するスルーホール２６（図７および図８も参照）を形成する。

続いて、配線２３、２３Ａを形成した工程と同様の工程により、スルーホール２６の底部で配線２３と接続する配線２７、および配線２３とは電気的に接続しない配線２７Ａを形成する。続いて、図２１に示すように、ポリイミド膜２５を形成した工程と同様の工程によって、ポリイミド膜２８を形成する。

次に、図２４に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去する。次いで、残った酸化シリコン膜３４をエッチングにより除去する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングする。

続いて、導電性膜３５および銅膜３７を順次エッチングにより除去し、図７および図８に示した本実施の形態１の薄膜シート２を製造する。この時、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜および銅膜３７はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７を形成する導電性膜３９（図１８参照）であるロジウム膜がプローブ７の表面に現れる。前述したように、ロジウム膜が表面に形成されたプローブ７においては、プローブ７が接触するチップ１０のパッド１１の材料が付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。また、銅膜３７の除去によって、前記図８に示した接着リング６下となる位置６Ａ（Ａ−Ａ領域およびＣ−Ｃ領域参照）で段差が生じる。

必要に応じて、上記スルーホール２４、配線２３およびポリイミド膜２５を形成する工程を繰り返すことによって、さらに配線を多層に形成してもよい。

ここで、図２５は、本実施の形態１の薄膜シート２のうちのプローブ７付近を拡大して示した要部断面図である。

図２５に示すように、積層膜である金属膜２１Ａで構成されたプローブ７は、プローブ検査時にチップ１０のパッドと接触する先端７Ａを有し、さらに、前記先端７Ａに向かって伸びる傾斜面部２１Ｂと、ポリイミド膜２２の裏面２２Ａから下方へ伸びる（前記傾斜面部２１Ｂから上方に向かって伸びる）側面部２１Ｃとを有している。金属膜２１Ａは、傾斜面部２１Ｂおよび側面部２１Ｃで囲まれた第１部分と、側面部２１Ｃの上端部からポリイミド膜２２の裏面２２Ａの上部へ突出した第２部分との２つの部分から形成された構造となり、ポリイミド膜２２に形成されたスルーホール２４はその第２部分上に形成されている。すなわち、スルーホール２４を介して金属膜２１Ａに接続する配線２３は、金属膜２１Ａのうちの第２部分に接続することになる。

金属膜２１Ａの側面部２１Ｃの高さＨ１は、除去された銅膜３７（たとえば図２４参照）の厚さ（本実施の形態１では１０μｍ〜２０μｍ程度）で規定される。また、プローブ７の実質的な高さは、ポリイミド膜２２の裏面２２Ａからプローブ７の先端７Ａまでの高さＨ２で規定される。

銅膜３７を用いずに薄膜シート２を製造した場合には、金属膜２１Ａに側面部２１Ｃに相当する部分が存在しなくなり、プローブ７の実質的な高さＨ２は、傾斜面部２１Ｂで囲まれた部分のみの高さで規定されてしまうことになる。この傾斜面部２１Ｂで囲まれた部分のみでプローブ７の実質的な高さＨ２を増加しようとすると、その高さＨ２の増加に伴って傾斜面部２１Ｂで囲まれた部分の平面サイズ（傾斜面部２１Ｂの上端部で囲まれる領域）が大きくなり、隣接する２つのプローブを狭ピッチかつ電気的に分離した状態で配置することが困難になる不具合を生じてしまう。

一方、本実施の形態１によれば、前述したように、薄膜シート２の製造工程中にポリイミド膜２２の裏面２２Ａの下となる部分において金属膜２１Ａと同程度の平面サイズを有する銅膜３７を設け、最終的にその銅膜３７を除去することでプローブ７の実質的な高さＨ２を増加している。それにより、金属膜２１Ａの傾斜面部２１Ｂで囲まれた部分の平面サイズを大きくすることなくプローブ７の実質的な高さＨ２を増加することが可能となる。その結果、プローブ７の実質的な高さＨ２を増加しても隣接する２つのプローブを狭ピッチかつ電気的に分離した状態で配置することが可能となる。たとえば、金属膜２１Ａの傾斜面部２１Ｂで囲まれた部分の平面サイズが同じであった場合に、銅膜３７を用いずに製造した薄膜シート２においてプローブ７の実質的な高さＨ２が１５μｍ程度であるとすると、銅膜３７を用いて製造する本実施の形態１の薄膜シート２においては、プローブ７の実質的な高さＨ２には銅膜３７の膜厚分の高さが加算されて２５μｍ〜３５μｍ程度にすることができる。

上記のように、プローブ７の高さＨ２が増加した本実施の形態１の薄膜シート２を用いてプローブカードを形成し、そのプローブカードを用いてプローブ検査を行うことにより、検査対象のウエハＷＨ（チップ１０）の表面に異物が付着していた場合でも薄膜シート２（ポリイミド膜２２の裏面２２Ａ）とその異物とが接触してしまう可能性を大幅に低減することができる。すなわち、薄膜シート２とその異物とが接触してしまうことによって薄膜シート２が破損してしまうことを防ぐことができる。また、薄膜シート２とその異物とが接触してしまうことを防止できるので、検査対象のチップ１０（ウエハＷＨ）から薄膜シート２に付着した異物が再度検査対象のチップ１０と接触することによって検査対象のチップ１０を傷つけてしまう不具合も防ぐことができる。

また、プローブ７の高さＨ２が増加した本実施の形態１の薄膜シート２を用いた場合には、プローブ７によって削り取られたパッド１１の屑をプローブ７から除去するクリーニング処理を実施する場合でも、そのクリーニング処理を容易に実施することができる。このクリーニング処理は、たとえばプローブ７の先端を研磨シートに擦りつけることで行うが、プローブ７の高さＨ２が増加していることから、薄膜シート２（ポリイミド膜２２の裏面２２Ａ）に研磨シート上の異物(パッド１１の屑等)が接触して薄膜シート２に転写して刺さることもなく、クリーニング処理後の検査で検査対象のチップ１０（ウエハＷＨ）を破損してしまうことを防ぐことができる。このようなクリーニング処理を実施することにより、プローブ７とパッド１１とを再び良好に接触させることができるようになるので、プローブ７とパッド１１との間の電気的導通を再び良好にすることができる。

（実施の形態２）
次に、本実施の形態２の薄膜シート２の製造工程について図２６〜図３１を用いて説明する。図２６〜図３１は、各工程における前記実施の形態１の図８に対応する領域を示した要部断面図である。

本実施の形態２の薄膜シート２の製造工程は、前記実施の形態１において図１３〜図１５を用いて説明した工程までは同様である。その後、図２６に示すように、ウエハ３１の主面に膜厚１０μｍ〜２０μｍ程度のポリイミド膜３７Ａを成膜する。次いで、そのポリイミド膜３７Ａを選択的に除去し、ポリイミド膜３７Ａを所定の領域にのみ残す。この時、前記実施の形態１で説明した金属膜２１Ａが形成される領域（図７および図８を参照）と、プローブカードが組み立てられた際に接着リング６（図３参照）より外側となる領域（接着リング６下となる位置６Ａ（図８も参照）より外側の領域）のポリイミド膜３７Ａが除去される。次いで、ウエハ３１の主面に膜厚０．１μｍ程度の薄い金属膜（第２薄膜）３７Ｂを成膜する。この金属膜３７は、プローブ７の表面の金属およびポリイミド膜２２に対してエッチング選択比を有する材料であり、本実施の形態２では、ニッケル膜を例示することができる。

次に、図２７に示すように、前記実施の形態１において図１８を用いて説明した工程と同様に、ウエハ３１の主面上にフォトレジスト膜３８を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａが形成される領域（図７および図８も参照）のフォトレジスト膜３８を除去し、開口部を形成する。

続いて、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜３８の開口部の底部に現れた導電性膜３５上に、前記実施の形態１と同様の導電性膜３９および導電性膜４０を順次堆積、これら導電性膜３９および導電性膜４０から金属膜２１Ａを形成する。

次に、金属膜２１Ａ（導電性膜３９、４０）の成膜に用いたフォトレジスト膜３８を除去した後、図２８に示すように、金属膜２１Ａ、導電性膜３５および金属膜３７Ｂを覆うようにポリイミド膜２２（図８も参照）を成膜する。

次に、図２９に示すように、前記実施の形態１において図２０〜図２３を用いて説明した工程と同様の工程を経て、スルーホール２４、配線２３、２３Ａ、ポリイミド膜２５、スルーホール２６、配線２７、２７Ａおよびポリイミド膜２８を形成する。

次に、図３０に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去する。次いで、残った酸化シリコン膜３４をエッチングにより除去する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングする。

次に、図３１に示すように、ポリイミド膜３７Ａを除去する。このポリイミド膜３７Ａの除去は、金属膜３７Ｂをエッチングストッパとしたウェットエッチングまたはドライエッチングや、レーザを用いた加工により行うことができる。次いで、金属膜３７Ｂをエッチングにより除去し、前記実施の形態１の薄膜シート２と同様の本実施の形態２の薄膜シート２を製造する（図７および図８参照）。

上記のような本実施の形態２によっても、前記実施の形態１と同様の効果を得ることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

たとえば、前記実施の形態においては、薄膜シートの製造工程中において銅膜を用いることによって、薄膜シートに形成されるプローブの高さを増加させる例について説明したが、銅以外の材料からなる薄膜を用いてもよい。その薄膜の材料としては、均一な膜厚で成膜でき、プローブの表面となるロジウムおよびポリイミド膜に対してエッチング選択比を有する材料であることが求められる。

本発明の半導体集積回路装置の製造方法およびプローブカードは、半導体集積回路装置の製造工程におけるプローブ検査工程に広く適用することができる。

本発明の実施の形態１であるプローブカードの要部断面図である。 本発明の実施の形態１であるプローブカードの下面の要部平面図である。 図２中のＡ−Ａ線に沿った断面図である。 本発明の実施の形態１であるプローブカードの要部断面図である。 本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップ領域が形成された半導体ウエハの平面図である。 本発明の実施の形態１であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部断面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの製造方法を説明する要部平面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの製造方法を説明する要部断面図である。 図１４に続く薄膜シートの製造工程中の要部断面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。 図１５に続く薄膜シートの製造工程中の要部断面図である。 図１７に続く薄膜シートの製造工程中の要部断面図である。 図１８に続く薄膜シートの製造工程中の要部断面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの製造工程中の要部平面図である。 図１８に続く薄膜シートの製造工程中の要部断面図である。 図２０に続く薄膜シートの製造工程中の要部平面図である。 図２１に続く薄膜シートの製造工程中の要部断面図である。 図２３に続く薄膜シートの製造工程中の要部断面図である。 本発明の実施の形態１であるプローブカードを形成する薄膜シートの要部拡大断面図である。 本発明の実施の形態２であるプローブカードを形成する薄膜シートの製造方法を説明する要部断面図である。 図２６に続く薄膜シートの製造工程中の要部断面図である。 図２７に続く薄膜シートの製造工程中の要部断面図である。 図２８に続く薄膜シートの製造工程中の要部断面図である。 図２９に続く薄膜シートの製造工程中の要部断面図である。 図３０に続く薄膜シートの製造工程中の要部断面図である。

符号の説明

１ 多層配線基板
２ 薄膜シート（薄膜プローブシート）
３ プランジャ
３Ａ ばね
４ 押さえリング
５ 開口部
６ 接着リング（リング状治具）
７ プローブ（接触端子）
７Ａ 先端
８ ポゴ座
９ 押圧具（押圧機構）
１０ チップ（チップ形成領域）
１０Ａ チップ外周
１１ パッド（電極）
２１Ａ 金属膜
２１Ｂ 傾斜面部
２１Ｃ 側面部
２２ ポリイミド膜（第１絶縁膜）
２２Ａ 裏面
２３ 配線（第１配線）
２３Ａ 配線
２４ スルーホール（第１スルーホール）
２５ ポリイミド膜（第２絶縁膜）
２６ スルーホール（第２スルーホール）
２７ 配線（第２配線）
２７Ａ 配線
２８ ポリイミド膜
３１ ウエハ（第１ウエハ）
３２ 酸化シリコン膜
３３ 穴（第１穴部）
３４ 酸化シリコン膜
３５ 導電性膜
３６ フォトレジスト膜（第１マスキング膜）
３７ 銅膜（第１薄膜）
３７Ａ ポリイミド膜
３７Ｂ 金属膜（第２薄膜）
３８ フォトレジスト膜（第２マスキング膜）
３９ 導電性膜（第１金属膜）
４０ 導電性膜（第２金属膜）
４２、４３ 導電性膜
ＣＨＤ カードホルダ
ＦＧＲ フロッグリング
ＩＡ 中心領域
ＯＡ 外周領域
ＰＧＰ ポゴピン
ＳＢ 補助基板
ＴＨＤ テスタヘッド
ＷＨ ウエハ

Claims (4)

1. （ａ）複数のチップ形成領域を有し、前記複数のチップ形成領域の各々が半導体集積回路と前記半導体集積回路と電気的に接続された複数の電極とを有する半導体ウエハを供給する工程、
   （ｂ）前記半導体ウエハの前記複数の電極に接触可能な複数の接触端子を有する薄膜プローブシートと、前記薄膜プローブシートの前記複数の接触端子を前記半導体ウエハの前記複数の電極に接触させるための押圧機構を供給する工程、
   （ｃ）前記押圧機構によって、前記薄膜プローブシートの前記複数の接触端子の先端を前記半導体ウエハの前記複数の電極に接触させて前記半導体集積回路の電気的検査を行う工程、
   を含み、
   前記薄膜プローブシートは、
   前記複数の接触端子上に形成され、かつ、複数のスルーホールを有する絶縁膜と、
   前記絶縁膜上に形成され、かつ、前記複数のスルーホールを介して対応する前記複数の接触端子に電気的に接続される複数の第１配線とを有し、
   前記複数の接触端子の各々は、第１金属膜と前記第１金属膜上に積層して形成された第２金属膜とを含み、
   前記第１金属膜は、前記先端に向かって伸びる傾斜面部と、前記傾斜面部から上方に向かって伸びる側面部を有し、
   前記第２金属膜は、前記第１金属膜の前記傾斜面部と前記側面部とに囲まれた第１部分と、
   前記第１金属膜の前記側面部から上方に突出する第２部分とを有し、
   前記絶縁膜は、前記第２金属膜の前記第２部分を覆うように形成され、かつ、前記複数の接触端子間において、前記第１金属膜の前記側面部の上方に位置する裏面部を有し、
   前記第１部分の上表面の外周部は、前記絶縁膜と接触し、
   前記第２部分は前記第1部分の上表面の中央部に配置され、
   前記複数の第１配線は、前記複数のスルーホールを介して前記第２金属膜の前記第２部分に接続され、
   前記電気的検査を行う工程は、前記半導体ウエハと前記絶縁膜の前記裏面部とで規定された高さが確保された状態で行われることを特徴とする半導体集積回路装置の製造方法。
2. 請求項１記載の半導体集積回路装置の製造方法において、
   前記第１金属膜は、前記第２金属膜より硬度が高い金属材料で形成され、
   前記（ｃ）工程において、前記複数の接触端子の前記第１金属膜が前記半導体ウエハの前記複数の電極に接触することを特徴とする半導体集積回路装置の製造方法。
3. 請求項２記載の半導体集積回路装置の製造方法において、
   前記第１金属膜は、ロジウムを主成分とし、
   前記第２金属膜は、ニッケルを主成分とすることを特徴とする半導体集積回路装置の製造方法。
4. 請求項１記載の半導体集積回路装置の製造方法において、
   前記（ｃ）工程の後、さらに前記半導体ウエハを前記複数のチップ形成領域に沿って分割することによって、複数の半導体チップを形成する工程を含むことを特徴とする半導体集積回路装置の製造方法。

Images