CN101211807A - 半导体集成电路装置和用于其的薄膜探针片材的制造方法 - Google Patents

半导体集成电路装置和用于其的薄膜探针片材的制造方法 Download PDF

Info

Publication number
CN101211807A
CN101211807A CNA2007101877133A CN200710187713A CN101211807A CN 101211807 A CN101211807 A CN 101211807A CN A2007101877133 A CNA2007101877133 A CN A2007101877133A CN 200710187713 A CN200710187713 A CN 200710187713A CN 101211807 A CN101211807 A CN 101211807A
Authority
CN
China
Prior art keywords
film
wafer
probe sheet
thin film
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101877133A
Other languages
English (en)
Inventor
长谷部昭男
本山康博
成冢康则
中村清吾
河上贤司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101211807A publication Critical patent/CN101211807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明提供一种半导体集成电路装置的制造技术，在使用了具有根据此技术而形成的探针(probe)的探测器(薄膜探针)进行探针测试时，防止探测器及测试对象即晶片破损。在晶片(31)的主面上，在形成有金属膜(21A)的区域(包括孔33)及组装探卡时比接合环更外侧的区域上，选择性地堆积铜膜(37)之后，形成金属膜(21A)、聚酰亚胺膜(22)、配线(23)、聚酰亚胺膜(25)、配线(27)及聚酰亚胺膜(28)等。此后，通过除去晶片(31)及铜膜(37)，而获得可以充分确保高度的探针(7)。

Description

半导体集成电路装置和用于其的薄膜探针片材的制造方法
技术领域
本发明涉及一种半导体集成电路装置的制造技术，尤其是涉及一种有效适用于将探卡的探针接触半导体集成电路装置的电极垫来进行半导体集成电路的电气测试的技术。
背景技术
在日本专利特开2006-118945号公报(专利文献1)中揭示了如下技术：具有使用半导体集成电路装置的制造技术而形成的探针(接触端子)、绝缘膜及抽出用配线的探测器中，通过在抽出用配线与探针(接触端子)之间设置虚设金属膜来设置空间域，由此调节探针(接触端子)的高度。
【专利文献1】日本专利特开2006-118945号公报
发明内容
[发明所欲解决的问题]
作为半导体集成电路装置的测试技术存在探针测试。此探针测试包括以下测试等：通过进行确认是否按照规定功能动作的功能测试、DC动作特性及AC动作特性的测试来辨别良品/不良品。在探针测试中，根据晶片出货对应(品质的区分)、KGD(Known GoodDie，已知合格芯片)对应(提高MCP(Multi-Chip Package，多芯片封装)的良率)、及降低总成本等要求，而使用了在晶片状态下进行探针测试的技术。
近年来，随着半导体集成电路装置的多功能化进展，在1个半导体芯片(以下仅称为芯片)上制作多个电路的情形得到发展。另外，以下情形得到发展，为了降低半导体集成电路装置的制造成本，而使半导体元件及配线微细化，并减小半导体芯片(以下仅称为芯片)的面积，从而增加每枚半导体晶片(以下仅称为晶片)可以获得的芯片数量。因此，不仅测试垫(焊接垫)数量增加，而且测试垫的配置窄间距化，测试垫的面积也趋于缩小。随着此种测试垫的窄间距化，而存在以下问题，即，当欲将具有悬臂状探针的探测器用于所述探针测试时，导致难以使探针对准测试垫的配置位置而设置。
测试技术无法满足所述测试垫的窄间距化的问题极为严重。即，由于光刻及蚀刻技术等半导体芯片制造技术的提高，即使可以通过半导体元件的微细化来缩减集成电路部分，但因为所述测试垫的窄间距化困难，所以难以有效地缩减整个芯片。
分，但因为所述测试垫的窄间距化困难，所以难以有效地缩减整个芯片。
本发明者等对如下技术进行研究：由于使用具有利用半导体集成电路装置的制造技术而形成的探针的探测器，即便是测试垫经过窄间距化的芯片也可以实现探针测试。其中，本发明者等进一步发现了如下问题。
即，所述探针是使用半导体集成电路装置的制造技术，而设置在片材状薄膜探针上的一部分、即与测试对象即芯片相对的薄膜探针的主面侧上，所述片材状薄膜探针是通过将由硅等形成的晶片作为型材，实施金属膜及聚酰亚胺膜的堆积、及所述图案化等而形成的。在作为型材的晶片中，对形成了探针的部分选择性地进行非等向性蚀刻，并形成多个四角锥状的孔，所述孔的侧面与底面(開口部)大约呈70.5°的角度。此孔的外形就是探针的外形。
本发明者们所研究的探针高度比较低，只有15μm左右，所以当测试对象即晶片上附着了异物时，可能会因为异物与薄膜探针的接触而导致探针及探针周边的片材破损。另外，也可能会因为从测试对象即晶片附着到薄膜探针上的异物，再次与测试对象即晶片接触，而导致损伤测试对象即晶片。
作为如上所述的不良情况的对策，本发明者们研究了使形成在所述型材的晶片上的孔形成得较深的方法。但是，因为如上所述此孔是通过非等向性蚀刻而形成的四角锥状的孔，如果形成得较深则底边(開口部)扩大，无法以窄间距配置孔，所以难以窄间距地形成多个探针。也可能因为从测试对象即晶片附着到薄膜探针上的异物，再次与测试对象即晶片接触，而导致损伤测试对象即晶片。
此外，在所述日本专利特开2006-118945号公报中所揭示的技术中，探测器的制造工序中为了防止虚设金属膜因为蚀刻被侵蚀，而用聚酰亚胺膜覆盖虚设金属膜的侧面周围。因为存在此聚酰亚胺膜，所以存在以下问题：在使芯片的测试垫窄间距化时，难以与所述测试垫对准地使探测器的探针(接触端子)窄间距化。
本发明的一个目的在于提供一种可以促进半导体集成电路装置的小型化的技术。
本发明的一个目的在于提供一种可以提高半导体集成电路装置的制造良率的技术。
本发明的一个目的在于提供一种可以对应窄间距的探测器。
本发明的一个目的在于提供一种技术，此技术在使用具有利用半导体集成电路装置的制造技术而形成的探针的薄膜探针进行探针测试时，可以防止薄膜探针及测试对象即晶片破损。
本发明的所述目的与新颖的特征，可以通过本说明书的记述及附图而明了。
[解决问题的技术手段]
如果简单说明本案中所揭示的发明之中具有代表性的概要，则如下所示。
一种半导体集成电路装置的制造方法，包括以下工序：(a)提供半导体晶片，此半导体晶片具有多个芯片形成区域，并且具有多个电极，此电极将所述多个芯片形成区域分别与半导体集成电路及所述半导体集成电路电气连接；(b)提供按压机构，此按压机构用以使薄膜探针片材及所述薄膜探针片材的所述多个接触端子，与所述半导体晶片的所述多个电极接触，所述薄膜探针片材具有可与所述半导体晶片的所述多个电极接触的多个接触端子；及(c)利用所述按压机构，使所述薄膜探针片材的所述多个接触端子的前端与所述半导体晶片的所述多个电极接触，进行所述半导体集成电路的电气测试；且所述薄膜探针片材包括：绝缘膜，形成在所述多个接触端子上，且具有多个通孔；及多个第一配线，形成在所述绝缘膜上，且经由所述多个通孔而与对应的所述多个接触端子电气连接；所述多个接触端子分别包括：第一金属膜、及在所述第一金属膜上层叠后所形成的第二金属膜，所述第一金属膜包括：朝向所述前端而延伸的斜面部、及从所述斜面部向上延伸的侧面部，所述第二金属膜包括：由所述第一金属膜的所述斜面部与所述侧面部所包围的第一部分、及从所述第一金属膜的所述侧面部向上突出的第二部分，所述绝缘膜以覆盖所述第二绝缘膜的所述第二部分的方式而形成，且在所述多个接触端子间，具有位于所述第一金属膜的所述侧面部上方的背面部，所述多个第一配线经由所述多个通孔而与所述第二金属膜的所述第二部分连接，进行所述电气测试的工序，在确保了由所述半导体晶片与所述绝缘膜的所述背面部而规定的高度的状态下进行。
[发明的效果]
如果简单说明本案中所揭示的发明之中由代表性的概要所获得的效果，则如下所示。
本发明可以促进半导体集成电路装置的小型化，并且可以提高制造良率。
附图说明
图1是本发明实施形态1的探卡的主要部分剖面图。
图2是本发明实施形态1的探卡的下表面的主要部分平面图。
图3是沿着图2中的A-A线的剖面图。
图4是本发明实施形态1的探卡的主要部分剖面图。
图5是使用本发明实施形态1的探卡进行探针测试的对象，即形成了半导体芯片区域的半导体晶片的平面图。
图6是使用本发明实施形态1的探卡进行探针测试的对象，即半导体芯片的平面图。
图7是形成本发明实施形态1的探卡的薄膜片材的主要部分平面图。
图8是形成本发明实施形态1的探卡的薄膜片材的主要部分剖面图。
图9是形成本发明实施形态1的探卡的薄膜片材的主要部分平面图。
图10是形成本发明实施形态1的探卡的薄膜片材的主要部分平面图。
图11是形成本发明实施形态1的探卡的薄膜片材的主要部分平面图。
图12是形成本发明实施形态1的探卡的薄膜片材的主要部分平面图。
图13是用以说明形成本发明实施形态1的探卡的薄膜片材的制造方法的主要部分平面图。
图14是用以说明形成本发明实施形态1的探卡的薄膜片材的制造方法的主要部分剖面图。
图15是继图14之后的薄膜片材的制造工序中的主要部分剖面图。
图16是形成本发明实施形态1的探卡的薄膜片材的制造工序中的主要部分平面图。
图17是继图15之后的薄膜片材的制造工序中的主要部分剖面图。
图18是继图17之后的薄膜片材的制造工序中的主要部分剖面图。
图19是继图18之后的薄膜片材的制造工序中的主要部分剖面图。
图20是形成本发明实施形态1的探卡的薄膜片材的制造工序中的主要部分平面图。
图21是继图18之后的薄膜片材的制造工序中的主要部分剖面图。
图22是继图20之后的薄膜片材的制造工序中的主要部分平面图。
图23是继图21之后的薄膜片材的制造工序中的主要部分剖面图。
图24是继图23之后的薄膜片材的制造工序中的主要部分剖面图。
图25是形成本发明实施形态1的探卡的薄膜片材的主要部分放大剖面图。
图26是用以说明形成本发明实施形态2的探卡的薄膜片材的制造方法的主要部分剖面图。
图27是继图26之后的薄膜片材的制造工序中的主要部分剖面图。
图28是继图27之后的薄膜片材的制造工序中的主要部分剖面图。
图29是继图28之后的薄膜片材的制造工序中的主要部分剖面图。
图30是继图29之后的薄膜片材的制造工序中的主要部分剖面图。
图31是继图30之后的薄膜片材的制造工序中的主要部分剖面图。
符号的说明
1多层配线基板
2薄膜片材(薄膜探针片材)
3    柱塞
3A   弹簧
4    按压环
5    開口部
6    接合环(环状夹具)
7    探针(接触端子)
7A   前端
8    弹簧座
9    压具(按压机构)
10   芯片(芯片形成区域)
10A  芯片外周
11   垫(电极)
21A  金属膜
21B  斜面部
21C  侧面部
22   聚酰亚胺膜(第一绝缘膜)
22A  背面
23   配线(第一配线)
23A  配线
24   通孔(第一通孔)
25   聚酰亚胺膜(第二绝缘膜)
26   通孔(第二通孔)
27   配线(第二配线)
27A  配线
28   聚酰亚胺膜
31   晶片(第一晶片)
32   氧化硅膜
33   孔(第一孔部)
34   氧化硅膜
35   导电膜
36   光刻膜(第一掩蔽膜)
37   铜膜(第一薄膜)
37A  聚酰亚胺膜
37B  金属膜(第二薄膜)
38   光刻膜(第二掩蔽膜)
39   导电膜(第一金属膜)
40   导电膜(第二金属膜)
42、43导电膜
CHD  卡座
FGR  辙叉环
IA   中心区域
OA   外周区域
PGP  弹簧针
SB   辅助基板
THD  测试头
WH   晶片
具体实施方式
如果在详细说明本案发明之前，先来说明本案中用语的含义，则如下所示。
所谓元件面，是指晶片的主面，即通过在此面上进行平版印刷，而形成有对应于多个芯片区域的元件图案的面。
所谓接触端子或者探针，是指用以与设置在各芯片区域上的电极垫接触而进行电特性测试的针、探针、突起等。
所谓薄膜探针(membrane probe)、薄膜探卡、或者突起针配线片材复合体，是指以下薄膜：设置了与如上所述的测试对象接触的所述接触端子(突起针)、及从此接触端子引出的配线，并且在此配线上形成了外部接触用电极，例如是指厚度为10μm～100μm左右的薄膜，且是指以下薄膜等：对硅晶片实施与用于制造半导体集成电路相同的晶片处理，即利用将光刻技术、CVD(Chemical Vapor Deposition，化学气相沉积)技术、喷射技术及蚀刻技术等组合的图案化手法，而使配线层及与配线层电气连接的前端部(接触端子)一体地形成。当然，处理虽然变得复杂，但是也可以分开形成一部分，然后使之合体。
所谓探卡，是指具有与作为测试对象的晶片接触的接触端子及多层配线基板等的构造体，而所谓探测器或者半导体测试装置，是指具有包含晶片平台的样品支持系统的测试装置，所述晶片平台装载辙叉环、探卡及作为测试对象的晶片。
所谓探针测试，是指使用探测器对已结束了晶片工序的晶片所进行的电测试，使所述接触端子的前端接触形成在芯片区域的主面上的电极，而进行半导体集成电路的电气测试，且进行确认是否如规定的功能般动作的功能测试、DC动作特性及AC动作特性测试，来辨别良品/不良品。此测试与分割各芯片后(或者封装结束后)进行的筛选测试(最终测试)有所区别。
所谓弹簧针(POGO pin)或者弹簧探针，是指以下接触针：具有利用弹簧(螺旋弹簧)的弹力使接触销(柱塞(接触针))接触电极(端子)的构造，并且根据需要对所述电极进行电气连接，例如，配置在金属制的管(保持构件)内的弹簧经由金属球而向接触销传递弹力。
所谓测试器(Test System)，是指对半导体集成电路进行电气测试，并产生规定电压及作为基准的计时等信号的装置。
所谓测试头，是指与测试器电气连接，且接收发自测试器的电压及信号，针对半导体集成电路产生电压及详细的计时等信号，并经由弹簧针等而向探卡发送信号。
所谓辙叉环，是指经由弹簧针等与测试头及探卡电气连接，并将从测试头所发出的信号发送到下述探卡。
以下实施形态中为了方面起见必要时，分割为多个部分或者实施形态而进行说明，但除了特别明示的情况以外，所述多个部分或者实施形态并非相互无关的，而是存在一者是另一者的一部分或者全部的变形例、详情、补充说明等的关系。
另外，在以下实施形态中，在言及要素的数量等(包括个数、数值、量、范围等)时，除了特别明示的情形及理论上明确限定为特定数量的情形等以外，并非限定于所述特定数量，特定数量以上或以下均可。
此外，在以下实施形态中，其构成要素(也包括要素步骤等)，除了特别明示的情形及理论上明确认为必须的情形等以外，当然并不一定是必须的。另外，在实施例等中对构成要素等而言，当言及“由A组成”、“由A形成”时，除了特别明示仅为此要素的情形等以外，当然并不一定排除其以外的要素。
同样地，在以下实施形态中，当言及构成要素等的形状、位置关系等时，除了特别明示的情形及理论上明确认为并非如此的情形等以外，实质上包括与其形状近似或者类似的形状等的情况。此描述对于所述数值及范围而言也相同。
另外，当言及材料等时，除了特别明示并非如此的时候、或者、理论上或实际情形并非如此的时候以外，特定的材料是主要的材料，而且不排除次要的要素、添加物、附加要素等。例如，硅构件除了特别明示的情形等以外，不仅包括纯净硅的情形，也包括添加杂质、以硅为主要要素的2元、3元等合金(例如SiGe)等。
另外，在用以说明本实施形态的所有图中，对具有相同功能的原则上附上相同的符号，并省略其重复说明。
此外，在本实施形态中所使用的图式中，存在即便是平面图，但为了便于观察图式而部分地设置影线的情况。
以下，根据图式详细说明本发明的实施形态。
(实施形态1)
图1是本实施形态1的探卡的主要部分剖面图。如图1所示，本实施形态1的探卡包括：多层配线基板1、薄膜片材(薄膜探针片材)2、测试头THD、辙叉环FGR及卡座CHD等。测试头THD与辙叉环FGR之间、及辙叉环FGR与多层配线基板1之间，分别经由多根弹簧针PGP而电气连接，由此测试头THD与多层配线基板1之间电气连接。卡座CHD使多层配线基板1与探测器机械连接，并且具有防止因弹簧针PGP的压力而使多层配线基板1产生翘曲的机械强度。
图2是本实施形态1的探卡的下表面的主要部分平面图，图3是沿着图2中的A-A线的剖面图。
如图2及图3所示，本实施形态的探卡除了包括图1所示的构件以外，例如包括柱塞3等。薄膜片材2利用按压环4而固定在多层配线基板1的下表面，而柱塞3则被组装在多层配线基板1的上表面。在多层配线基板1的中央部设置了開口部5，在此開口部5内，薄膜片材2的上表面(第三主面)经由接合环(环状夹具)6而与柱塞3接合。
在薄膜片材2的下表面(第二主面)，形成了例如四角锥状或者四角锥台状(4角錐台形型)的多个探针(接触端子)7。在薄膜片材2内形成了多个配线，所述配线与各探针7电气连接，并从各探针7延伸到薄膜片材2的探部为止。在多层配线基板1的下表面或者上表面，形成了分别与所述多个配线的端部电气接触的多个支承部(省略图示)，所述多个支承部通过在多层配线基板1内所形成的配线(第三配线)，而与设置在多层配线基板1的上表面的多个弹簧(POGO)座8电气连接。此弹簧座8具有支承将来自测试器的信号导向探卡的销的功能。
在本实施形态1中，薄膜片材2例如由以聚酰亚胺为主要成分的薄膜而形成。因为如此薄膜片材2具有柔软性，所以在本实施形态1中，形成为以下构造：为了使所有探针7接触芯片(半导体集成电路装置)的焊垫，使柱塞3经由压具(按压机构)9，从上表面按压形成了探针7的区域的薄膜片材2。即，利用配置在柱塞3内的弹簧3A的弹力，对压具9施加固定的压力。在本实施形态中，作为压具9的材质可以例示42合金。
此处，如果形成在测试对象的芯片表面的测试垫(焊接垫)数量增加，则随之用以向各测试垫发送信号的弹簧针PGP的根数将增加。另外，因为弹簧针PGP的根数增加，从弹簧针PGP施加在多层配线基板1上的压力也将增加，所以为了防止多层配线基板1的翘曲，必须使卡座CHD增厚。此外，为了使形成在薄膜片材2上的各探针7准确地与所对应的测试垫接触，在形成为以下构造时，从多层配线基板1的表面至薄膜片材2的探针面为止的高度HT(参照图1)产生界限，所述构造为分别对薄膜片材2的中心区域IA(参照图3)、及以接合环为边界成为外周侧且包围中心区域IA的外周区域OA(参照图3)施加张力。在卡座CHD的厚度大于所述高度HT的界限值时，导致薄膜片材2被嵌入卡座CHD内，由此可能产生无法使探针7准确地接触测试垫的不良情况。
因此，本实施形态1中，形成为以下构造：在仅对所述薄膜片材2的中心区域IA施加了张力的状态下，将薄膜片材2与接合环6粘接，而不对外周区域OA施加张力。此时，可以例示以下情形：作为接合环6的材质，选择与Si(硅)具有同等热膨胀系数的金属(例如、42合金)，作为粘接薄膜片材2与接合环6的粘接剂，使用环氧系粘接剂。由此，可以使规定距离所述薄膜片材2的探针面的高度HT的接合环6的高度提高，所以所述高度HT也提高，从而可以避免薄膜片材2嵌入卡座CHD内的不良情况。即，即便在卡座CHD变厚时，也可以使探针7准确地接触测试垫。
代替如上所述的方法，如图4所示，在多层配线基板1的中央部组装辅助基板SB，并在此辅助基板SB上组装薄膜片材2，利用此构造也可以使多层配线基板1的表面到薄膜片材2的探针面为止的高度HT提高。与多层配线基板1同样地，在辅助基板SB内形成了多个配线，此外形成了分别与所述配线的端部电气接触的多个支承部(省略图示)。设置在多层配线基板1上的支承部与设置在辅助基板SB上的支承部，例如通过焊锡将分别对应的支承部彼此电气连接。也可以使用下述方法来代替使用焊锡，即：经由异向导电橡胶而对多层配线基板1及辅助基板SB进行压接，或者在多层配线基板1及辅助基板SB的各自表面上，形成与所述支承部电气连接的镀Cu(铜)制的突起部，并对所对应的突起部彼此进行压接。
在本实施形态1中，作为使用所述探卡进行探针测试(电气测试)的对象，可以例示形成了多功能的半导体集成电路的SoC(System on Chip，系统级芯片)构造的芯片。图5是被划为所述多个芯片(芯片形成区域)10的晶片WH的平面图。此外，使用了本实施形态的探卡的探针测试，是对被划为所述多个芯片10的晶片WH进行的。另外，图6表示了所述芯片10的平面、及放大了其一部分的图。此芯片10例如由单晶硅基板形成。另外，在芯片10的主面的周边部，配置了多个焊垫(电极)11，所述焊垫11与形成在芯片10内的半导体集成电路电气连接。
另外，所述芯片10可以通过如下方法制造：在晶片主面被划分的多个芯片区域，使用半导体制造技术形成各种半导体集成电路及输入输出端子(焊接垫)，接着利用所述方法在输入输出端子上形成焊垫11之后，切割晶片而使芯片区域单片化。此外，在本实施形态1中，所述探针测试是在切割晶片之前对各芯片区域实施的。另外，以下在说明探针测试(焊垫11与探针7接触的工序)时，在未特别明示的情形时，芯片10表示切割晶片之前的各芯片区域。
图7是将所述薄膜片材2的形成了探针7的区域的一部分放大表示的主要部分平面图，图8是薄膜片材2的主要部分剖面图。图8中，将形成了探针7的区域表示为B-B区域，将薄膜片材2粘接到探卡的接合环6(参照图3)时位于接合环6下方的区域表示为A-A区域及C-C区域。
所述探针7是薄膜片材2中被图案化为平面四角形的金属膜21A的一部分，并且是在金属膜21A中的薄膜片材2的下表面突出为四角锥状或者四角锥台状的部分。探针7在薄膜片材2的主面上与形成在所述芯片10上的焊垫11的位置对准而配置，图7中表示了与焊垫11(图7中以虚线图示)相对应的探针7的配置。另外，图7中也图示了两个芯片10的芯片外周10A的一部分(以点划线表示)。
金属膜21A例如从下层依次层叠铑膜及镍膜而形成。在金属膜21A上形成了聚酰亚胺膜(第一绝缘膜)22，在聚酰亚胺膜22上形成了与各金属膜21A电气连接的配线(第一配线)23。另外，在与配线23相同的配线层上，也形成了不与金属膜21A电气连接的配线23A。配线23在形成在聚酰亚胺膜22上的通孔(第一通孔)24的底部与金属膜21A接触。另外，在聚酰亚胺膜22及配线23、23A上，形成了聚酰亚胺膜(第二绝缘膜)25。在聚酰亚胺膜25上，选择性地形成了到达一部分配线23的通孔(第二通孔)26，在聚酰亚胺膜22上形成了在通孔26的底部与配线23接触的配线(第二配线)27。然后，在与配线27相同的配线层上，也形成了不与金属膜21A及配线23电气连接的配线27A。在聚酰亚胺膜25及配线27、27A上，形成了聚酰亚胺膜28。
如图8所示，在薄膜片材2上，在接合环6下方的位置6A(参照A-A区域及C-C区域)产生了台阶。在产生如此台阶的部分，与其他部分相比聚酰亚胺膜22、25、28的厚度不均匀。另外，因为配线23、23A、27、27A的厚度及宽度也不均匀，所以相对于薄膜片材2的应力的机械强度容易下降。因此，本实施形态1中，在产生了此台阶的部分将薄膜片材2粘接到接合环6，由此难以对产生了所述台阶的部分施加应力。由此，可以防止因施加应力而导致薄膜片材2在产生了所述台阶的部分破损。关于在薄膜片材2上产生如此台阶的理由及其目的，将与薄膜片材2的制造工序一并在下文叙述。
本实施形态1中，对一条边对向且邻接的两个芯片10同时进行探针测试。此处，图9～图12是表示薄膜片材2中与测试对象的两个芯片10相对应的区域的主要部分平面图，图中由点划线所包围的区域相当于芯片10的外形。另外，图9～图12分别图式了：形成在第一层配线层上的配线23的平面图案，在图9的平面图案上追加了由与配线23相同的配线层而形成的配线23A的平面图案，形成在第二层配线层上的配线27的平面图案，及在图11的平面图案上追加了由与配线27相同的配线层而形成的配线27A的平面图案。如上所述，配线23A、27A是不与金属膜21A电气连接的配线。
图9～图12所示的平面图案，表示了用以形成薄膜探针片材中的多层配线的配线通道的一例。通过对所述配线通道适当分配实际的配线23、27，可以使各探针7经由多层配线基板的配线，而与所对应的弹簧座8(参照图2)电气连接。
与金属膜21A电气连接的配线23的一部分，被引向薄膜片材2的外周，且与设置在多层配线基板1(参照图1及图2)上的多个支承部中的所对应支承部电气连接。另外，在其他配线23上连接了配线27，各配线27被引向薄膜片材2的外周，并与设置在多层配线基板1上的多个支承部中的所对应支承部电气连接。
本实施形态1中，平面下在探针7附近的区域，以配线23、及与配线23电气连接的配线27或者不与配线23电气连接的配线27A相重叠的方式，形成各配线的平面图案。另外，在探针7的上部，形成配置了配线23及配线27(或者配线27A)两者的平面图案(参照图7)。通过形成如此平面图案，可以使各探针7上部的薄膜片材2的厚度均匀。由此，在进行探针测试时，可以使从压具9(参照图3)所施加的负荷均等地施加到各探针7上。其结果是可以提高各探针7与所对应的焊垫11(参照图6及图7)之间的接触性。
另外，本实施形态1中，在薄膜片材2中的各配线层上，以配线的配置间隔及配线的配置密度均匀的方式而形成配线图案。例如，在形成了配线23的配线层上，在配线23的配置间隔过大的部位，通过配置不与金属膜21A电气连接的配线23A，可以使此配线层中的配线的配置间隔及配线的配置密度均匀(参照图7)。此配线23A可以在形成了配线23的工序同时形成。此外，所述配线27A配置在形成了配线27的配线层中配线27的配置间隔过大的部位，通过配置此配线27A，可以使此配线层中的配线的配置间隔及配线的配置密度均匀(参照图7)。如此，在薄膜片材2中的各配线层中，以配线的配置间隔及配线的配置密度均匀的方式而形成配线图案，由此可以使薄膜片材2尤其是探针7附近的刚性及厚度均匀。由此，可以防止在探针7附近，薄膜片材2产生褶皱及弯曲，所以可以提高各探针7与所对应的焊垫11之间的接触性。
接着，使用图13～图24对所述本实施形态的薄膜片材2的制造工序加以说明。图13～图24中，图13、图16、图20及图22是表示各工序中与所述图7对应的区域的主要部分平面图，图14、图15、图17、图18、图19、图21、图23及图24是表示各工序中与所述图8对应的区域的主要部分剖面图。
首先，如图13及图14所示，准备厚度0.2mm～0.8mm左右的由硅形成的晶片(第一晶片)31，利用热氧化法在此晶片31的两面形成膜厚0.5μm左右的氧化硅膜32。接着，将光刻膜作为掩模，对晶片31的主面(第一主面)侧的氧化硅膜32进行蚀刻，并在晶片31的主面侧的氧化硅膜32上形成到达晶片31的開口部。然后，将剩余的氧化硅膜32作为掩模，使用强碱性水溶液(例如氢氧化钾水溶液)对晶片31进行非等向性蚀刻，由此在晶片31的主面上形成包围(111)面的四角锥状或者四角锥台状的孔(第一孔部)33。
其次，如图15所示，通过使用了氟酸及氟化铵的混合液的湿法蚀刻，除去在形成所述孔33时用作掩模的氧化硅膜32。接着，通过对晶片31实施热氧化处理，而在包含孔33的内部的晶片31的整个面上形成膜厚为0.5μm左右的氧化硅膜34。然后，在包含孔33的内部的晶片31的主面上形成导电膜35。此导电膜35例如可以利用喷射法或沉积法(蒸着法)，依次堆积膜厚0.1μm左右的铬膜及膜厚1μm左右的铜膜而形成。
接着，如图16及图17所示，将利用光刻技术而被图案化了的光刻膜(第一掩蔽膜)36作为掩模，通过电镀法，在晶片31的主面上不存在光刻膜36的区域(第一区域)上，选择性地堆积膜厚10μm～20μm左右的铜膜(第一薄膜)37。此时，光刻膜36覆盖晶片31的主面中形成了所述金属膜21A的区域(参照图7及图8)、及组装探卡时比接合环6更外侧的区域(比接合环6下方的位置6A(也参照图8)更外侧的区域)。铜膜37可以通过电镀法成膜来形成均匀的膜厚。此铜膜37是相对于探针7的表面的金属及聚酰亚胺膜22具有蚀刻选择比的材料。
另外，在说明以下工序的平面图中，为了便于理解各构件的构成，而省略铜膜37的图示。
接着，如图18所示，除去所述光刻膜36之后，在晶片31的主面上形成光刻膜(第二掩蔽膜)38，并利用光刻技术在之后的工序中除去形成了金属膜21A的区域(也参照图7及图8)的光刻膜38，形成開口部。
然后，利用将导电膜35作为电极的电解电镀法，在所述光刻膜38的開口部底部呈现的导电膜35上，依次堆积高硬度的导电膜(第一金属膜)39及导电膜(第二金属膜)40。本实施形态中，可以例示使导电膜39为铑膜，使导电膜40为镍膜的情形。根据到此为止的工序，可以由导电膜39、40形成所述金属膜21A。另外，孔33内的导电膜39、40成为所述探针7。此外，在之后的工序中除去导电膜35，关于此工序将在下文叙述。
在金属膜21A上，根据之后的工序形成所述探针7时，由铑膜所形成的导电膜39成为表面，且导电膜39与芯片10的焊垫11直接接触。因此，优选的是选择高硬度且耐磨损性优良的材质作为导电膜39。另外，为了使导电膜39与焊垫11直接接触，当被探针7刮掉的焊垫11的碎片附着在导电膜39上时，必须实施除去此碎片的清洁工序，有可能延长探针测试工序。因此，优选的是选择形成焊垫11的材料难以附着的材质作为导电膜39。因此，本实施形态1中，选择满足所述条件的铑膜作为导电膜39。由此，可以省略所述清洁工序或者降低清洁工序的频率。
另外，所述导电膜40(镍膜)的硬度小于所述导电膜39(铑膜)的硬度。通常而言，硬度较大的铑等膜因其内部应力较高，而难以增大膜厚。因此，本实施形态1中，探针7采用了硬度比较大的铑膜与硬度比较小的镍膜的双层构造。
接着，在除去形成所述金属膜21A(导电膜39、40)时所使用的光刻膜38之后，如图19所示，以覆盖金属膜21A、导电膜35及铜膜37的方式形成聚酰亚胺膜22(也参照图8)。
随后，如图20及图21所示，在聚酰亚胺膜22上，形成到达金属膜21A的所述通孔24。此通孔24可以通过以光刻膜作为掩模的干蚀刻、以铝膜作为掩模的干蚀刻或者使用了激光的开孔加工而形成。
接着，在包含通孔24的内部的聚酰亚胺膜22上形成导电膜42。此导电膜42，例如可以利用喷射法或者沉积法，依次堆积膜厚0.1μm左右的铬膜及膜厚1μm左右的铜膜而形成。然后，在此导电膜42上形成光刻膜之后，利用光刻技术使此光刻膜图案化，并在光刻膜上形成到达导电膜42的開口部。接着，利用电镀法，在所述開口部内的导电膜42上形成导电膜43。本实施形态1中，可以例示铜膜、或者从下层起依次堆积了铜膜及镍膜而成的层叠膜作为导电膜43。
然后，除去所述光刻膜之后，将导电膜43作为掩模对导电膜42进行蚀刻，由此形成由导电膜42、43形成的配线23、23A。配线23可以在通孔24的底部与金属膜21A电气连接。另外，如图7及图8所示，配线23A是不与金属膜21A电气连接的配线。
接着，如图22及图23所示，在晶片31的主面上形成所述聚酰亚胺膜25。然后，利用与形成了所述通孔24的工序相同的工序，形成到达配线23的通孔26(也参照图7及图8)。
随后，利用与形成了配线23、23A的工序相同的工序，形成在通孔26的底部与配线23连接的配线27、及不与配线23电气连接的配线27A。接着，如图21所示，利用与形成了聚酰亚胺膜25的工序相同的工序，形成聚酰亚胺膜28。
接着，如图24所示，例如通过使用了氟酸与氟化铵的混合液的蚀刻，除去晶片31背面的氧化硅膜34。然后，通过使用了强碱性水溶液(例如氢氧化钾水溶液)的蚀刻，除去用以形成薄膜片材2的型材即晶片31。随后，利用蚀刻除去残留的氧化硅膜34。此时，使用氟酸及氟化铵的混合液对氧化硅膜34进行蚀刻。
然后，利用蚀刻依次除去导电膜35及铜膜37，制造图7及图8所示的本实施形态1的薄膜片材2。此时，使用过锰酸钾水溶液对导电膜35所含的铬膜进行蚀刻，并使用碱性铜蚀刻液对导电膜35所含的铜膜及铜膜37进行蚀刻。根据到此为止的工序，形成探针7的导电膜39(参照图18)即铑膜呈现在探针7的表面。如上所述，在表面形成了铑膜的探针7中，探针7所接触的芯片10的焊垫11的材料难以附着，且硬度大于Ni，并且难以被氧化，从而可以使接触电阻稳定。另外，利用除去铜膜37，在所述图8所示的接合环6下方的位置6A(参照A-A区域及C-C区域)产生台阶。
视需要，也可以通过重复形成所述通孔24、配线23及聚酰亚胺膜25的工序，而进一步将配线形成为多层。
此处，图25是放大表示了本实施形态1的薄膜片材2中探针7附近的主要部分剖面图。
如图25所示，由层叠膜即金属膜21A构成的探针7具有前端7A，此前端7A在探针测试时与芯片10的焊垫接触，另外，探针7还具有朝向所述前端7A延伸的斜面部21B、及从聚酰亚胺膜22的背面22A向下延伸(从所述斜面部21B向上延伸)的侧面部21C。金属膜21A的构造为由以下两个部分而形成：由斜面部21B及侧面部21C所包围的第一部分，及从侧面部21C的上端部向聚酰亚胺膜22的背面22A的上部突出的第二部分，且形成在聚酰亚胺膜22上的通孔24形成在所述第二部分上。即，经由通孔24而与金属膜21A连接的配线23，与金属膜21A中的第二部分连接。
金属膜21A的侧面部21C的高度H1，是根据被除去的铜膜37(例如参照图24)的厚度(本实施形态1中为10μm～20μm左右)来规定的。另外，探针7的实际高度，是根据从聚酰亚胺膜22的背面22A到探针7的前端7A为止的高度H2来规定的。
在不使用铜膜37而制造薄膜片材2时，金属膜21A上将不存在相当于侧面部21C的部分，从而导致探针7的实际高度H2仅由斜面部21B所包围的部分的高度来规定。当仅根据此斜面部21B所包围的部分来增加探针7的实际高度H2时，随着此高度H2的增加，而斜面部21B所包围的部分的平面尺寸(斜面部21B的上端部所包围的区域)变大，导致产生难以在窄间距且电分离的状态下配置两个邻接的探针的不良情况。
另一方面，根据本实施形态1，如上所述，在薄膜片材2的制造工序中，在聚酰亚胺膜22的背面22A的下方的部分，设置平面尺寸与金属膜21A相同程度的铜膜37，并最终除去此铜膜37，由此增加探针7的实际高度H2。由此，无需增大金属膜21A的斜面部21B所包围的部分的平面尺寸，即可增加探针7的实际高度H2。其结果是即便增加探针7的实际高度H2，也可以在窄间距且电分离的状态下配置邻接的两个探针。例如，当金属膜21A的斜面部21B所包围的部分的平面尺寸相同时，不使用铜膜37而制造的薄膜片材2中，探针7的实际高度H2为15μm左右，而在使用了铜膜37制造的本实施形态1的薄膜片材2中，加上铜膜37的膜厚高度，探针7的实际高度H2可以达到25μm～35μm左右。
如上所述，使用探针7的高度H2已增加的本实施形态1的薄膜片材2形成探卡，并使用此探卡进行探针测试，由此即使当测试对象的晶片WH(芯片10)的表面上附着了异物时，也可以大幅度降低薄膜片材2(聚酰亚胺膜22的背面22A)与所述异物接触的可能性。即，可以防止因为薄膜片材2与所述异物接触而导致薄膜片材2破损的情况。另外，因为可以防止薄膜片材2与所述异物接触，所以也可以防止以下不良情况：从测试对象的芯片10(晶片WH)附着到薄膜片材2上的异物再次与测试对象的芯片10接触，而导致损伤测试对象的芯片10。
此外，当使用了探针7的高度H2已增加的本实施形态1的薄膜片材2时，即便在实施从探针7上除去被探针7刮掉的焊垫11的碎片的清洁处理时，也可以容易地实施此清洁处理。此清洁处理例如是通过将探针7的前端在研磨片材上擦拭而进行的，因为探针7的高度H2增加了，所以研磨片材上的异物(焊垫11的碎片等)并不会接触薄膜片材2(聚酰亚胺膜22的背面22A)，而转印到薄膜片材2上造成损伤，从而可以防止因为清洁处理后的测试而导致测试对象的芯片10(晶片WH)破损的情况。通过实施如此清洁处理，可以使探针7与焊垫11再次良好地接触，从而使探针7与焊垫11之间再次良好地电导通。
(实施形态2)
接着，使用图26～图31，对本实施形态2的薄膜片材2的制造工序进行说明。图26～图31是表示各工序中与所述实施形态1的图8相对应的区域的主要部分剖面图。
本实施形态2的薄膜片材2的制造工序，与所述实施形态1中使用图13～图15所说明的工序相同。之后，如图26所示，在晶片31的主面上形成膜厚为10μm～20μm左右的聚酰亚胺膜37A。然后，选择性地除去此聚酰亚胺膜37A，仅在规定区域残留聚酰亚胺膜37A。此时，除去形成了所述实施形态1中所说明的金属膜21A的区域(参照图7及图8)、与组装探卡时比接合环6(参照图3)更外侧的区域(比接合环6下方的位置6A(也参照图8)更外侧的区域)的聚酰亚胺膜37A。接着，在晶片31的主面上形成膜厚0.1μm左右的较薄的金属膜(第二薄膜)37B。此金属膜37是相对于探针7的表面的金属及聚酰亚胺膜22具有蚀刻选择比的材料，在本实施形态2中，可以例示镍膜。
其次，如图27所示，与所述实施形态1中使用图18来说明的工序相同，在晶片31的主面上形成光刻膜38，并利用光刻技术在之后的工序中除去形成了金属膜21A的区域(也参照图7及图8)的光刻膜38，而形成開口部。
接着，通过以导电膜35作为电极的电解电镀法，在所述光刻膜38的開口部底部所呈现的导电膜35上，依次堆积与所述实施形态1相同的导电膜39及导电膜40，由所述导电膜39及导电膜40形成金属膜21A。
随后，除去形成金属膜21A(导电膜39、40)所使用的光刻膜38之后，如图28所示，以覆盖金属膜21A、导电膜35及金属膜37B的方式形成聚酰亚胺膜22(也参照图8)。
接着，如图29所示，经过与所述实施形态1中使用图20～图23所说明的工序相同的工序，形成通孔24、配线23、23A、聚酰亚胺膜25、通孔26、配线27、27A及聚酰亚胺膜28。
然后，如图30所示，例如，通过使用了氟酸与氟化铵的混合液的蚀刻，除去晶片31的背面的氧化硅膜34。随后，通过使用了强碱性水溶液(例如氢氧化钾水溶液)的蚀刻，除去用以形成薄膜片材2的型材即晶片31。接着，通过蚀刻除去残留的氧化硅膜34。此时，使用氟酸及氟化铵的混合液来蚀刻氧化硅膜34。
其次，如图31所示，除去聚酰亚胺膜37A。此聚酰亚胺膜37A的除去，可以通过将金属膜37B作为蚀刻终止层的湿法蚀刻或者干蚀刻、或使用了激光的加工来进行。接着，通过蚀刻除去金属膜37B，制造与所述实施形态1的薄膜片材2相同的、本实施形态2的薄膜片材2(参照图7及图8)。
根据如上所述的本实施形态2，也可以获得与所述实施形态1相同的效果。
以上，根据实施形态具体说明了由本发明者所提出的发明，但是本发明并不限定于所述实施形态，在不脱离本发明主旨的范围内可以实施各种变更。
例如，在所述实施形态中，以如下例进行了说明：通过在薄膜片材的制造工序中使用铜膜，而增加形成在薄膜片材上的探针高度，但是也可以使用由铜以外的材料所形成的薄膜。至于此薄膜的材料，要求能够形成均匀的膜厚，并且相对于探针表面即铑及聚酰亚胺膜具有蚀刻选择比。
[产业上的可利用性]
本发明的半导体集成电路装置的制造方法及探卡，可以广泛应用于半导体集成电路装置的制造工序中的探针测试工序。

Claims (16)

1.一种半导体集成电路装置的制造方法，其特征在于其包括以下工序：
(a)提供半导体晶片，此半导体晶片具有多个芯片形成区域，并且具有多个电极，此电极将所述多个芯片形成区域分别与半导体集成电路及所述半导体集成电路电气连接；
(b)提供按压机构，此按压机构用以使薄膜探针片材及所述薄膜探针片材的所述多个接触端子，与所述半导体晶片的所述多个电极接触，所述薄膜探针片材具有可与所述半导体晶片的所述多个电极接触的多个接触端子；及
(c)利用所述按压机构，使所述薄膜探针片材的所述多个接触端子的前端与所述半导体晶片的所述多个电极接触，进行所述半导体集成电路的电气测试；且所述薄膜探针片材包括：绝缘膜，形成在所述多个接触端子上，且具有多个通孔；及多个第一配线，形成在所述绝缘膜上，且经由所述多个通孔而与对应的所述多个接触端子电气连接；
所述多个接触端子分别包括：第一金属膜、及在所述第一金属膜上层叠后所形成的第二金属膜，
所述第一金属膜包括：朝向所述前端而延伸的斜面部、及从所述斜面部向上延伸的侧面部，
所述第二金属膜包括：由所述第一金属膜的所述斜面部与所述侧面部所包围的第一部分、及从所述第一金属膜的所述侧面部向上突出的第二部分，
所述绝缘膜以覆盖所述第二绝缘膜的所述第二部分的方式而形成，且在所述多个接触端子间，具有位于所述第一金属膜的所述侧面部上方的背面部，
所述多个第一配线经由所述多个通孔而与所述第二金属膜的所述第二部分连接，
进行所述电气测试的工序，在确保了由所述半导体晶片与所述绝缘膜的所述背面部所规定的高度的状态下进行。
2.根据权利要求1所述的半导体集成电路装置的制造方法，其特征在于所述第一金属膜由硬度大于所述第二金属膜的金属材料而形成，且在所述(c)工序中，所述多个接触端子的所述第一金属膜与所述半导体晶片的所述多个电极接触。
3.根据权利要求2所述的半导体集成电路装置的制造方法，其特征在于所述第一金属膜以铑为主要成分，且所述第二金属膜以镍为主要成分。
4.根据权利要求1所述的半导体集成电路装置的制造方法，其特征在于在所述(c)工序之后进一步包括如下工序：通过沿着所述多个芯片形成区域分割所述半导体晶片，而形成多个半导体芯片。
5.一种薄膜探针片材的制造方法，其特征在于：其用于制造半导体集成电路装置，且所述薄膜探针片材的制造方法包括以下工序：
(a)准备具有结晶性的第一晶片；
(b)对所述第一晶片的第一主面选择性地进行非等向性蚀刻，形成角锥状或者角锥台状的多个第一孔部；
(c)在所述第一晶片的所述第一主面上，选择性地形成分别嵌入所述多个第一孔部的第一掩蔽膜；
(d)将所述第一掩蔽膜作为掩模，在所述第一晶片的所述第一主面上未形成所述第一掩蔽膜的第一区域形成第一薄膜；
(e)除去所述第一掩蔽膜并在所述第一薄膜上形成多个開口部之后，在所述第一薄膜上形成第二掩蔽膜，并将所述第二掩蔽膜作为掩模，在所述多个開口部的侧壁及包含所述多个第一孔部内的所述多个開口部的底部，形成多个所述第一金属膜；
(f)将所述第二掩蔽膜作为掩模，在所述多个第一金属膜上，形成嵌入所述多个開口部并从所述多个開口部突出的多个所述第二金属膜；
(g)除去所述第二掩蔽膜之后，在所述第一晶片上形成覆盖所述多个第一薄膜及所述多个第二金属膜的第一绝缘膜；
(h)在所述第一绝缘膜上形成分别到达所述多个第二金属膜的多个第一通孔；
(i)在所述第一绝缘膜上，形成通过所述多个第一通孔而与所述多个第二金属膜连接的多个第一配线；及
(j)在所述(i)工序之后，依次除去所述第一晶片及所述第一薄膜并形成所述多个接触端子。
6.根据权利要求5所述的薄膜探针片材的制造方法，其特征在于第一薄膜由可以形成均匀的膜厚的材料而形成。
7.根据权利要求6所述的薄膜探针片材的制造方法，其特征在于第一薄膜利用电镀法而形成，且以铜为主要成分。
8.根据权利要求5所述的薄膜探针片材的制造方法，其特征在于第一薄膜由相对于所述第一金属膜及所述第一绝缘膜而言具有蚀刻选择比的材料而形成。
9.根据权利要求5所述的薄膜探针片材的制造方法，其特征在于第一薄膜以聚酰亚胺为主要成分。
10.根据权利要求9所述的薄膜探针片材的制造方法，其特征在于所述第一绝缘膜以聚酰亚胺为主要成分，且在所述(e)工序中，在除去所述第一掩蔽膜之后且形成所述第二掩蔽膜之前，在所述多个開口部的侧壁、包含所述多个第一孔部内的所述多个開口部的底部及所述第一薄膜上，形成相对于所述第一薄膜、所述第一金属膜及所述第一绝缘膜而言具有蚀刻选择比的第二薄膜，并且在所述(j)工序中，在除去所述第一薄膜之后除去所述第二薄膜。
11.根据权利要求5所述的薄膜探针片材的制造方法，其特征在于所述薄膜探针片材，具有：形成了所述接触端子的第二主面、与所述第二主面为相反侧的第三主面，且通过将所述第三主面粘贴在与形成了多个第三配线的配线基板相连接的环状夹具上而被保持，并且所述薄膜探针片材中的所述多个第一配线、与所述配线基板中的所述多个第三配线电气连接。
12.根据权利要求11所述的薄膜探针片材的制造方法，其特征在于所述第一晶片的所述第一主面上的所述第一区域的外周，在所述薄膜探针片材粘接在所述环状夹具时，平面上而言位于所述环状夹具下。
13.根据权利要求12所述的薄膜探针片材的制造方法，其特征在于在所述第一晶片的所述第一主面上，所述第一区域的所述外周上的所述第一绝缘膜及所述多个第一配线形成了阶差。
14.根据权利要求5所述的薄膜探针片材的制造方法，其特征在于进一步包括以下工序：
(k)在所述第一晶片上形成覆盖所述第一绝缘膜及所述第一配线的第二绝缘膜；
(l)在所述第二绝缘膜上形成多个第二通孔，所述多个第二通孔到达从所述多个第一配线中选择的第一配线；及(m)在所述第二绝缘膜上形成多个第二配线，所述第二配线经由所述多个第二通孔而连接从所述多个第一配线中选择的第一配线。
15.根据权利要求14所述的薄膜探针片材的制造方法，其特征在于所述薄膜探针片材，具有：形成了所述接触端子的第二主面、与所述第二主面为相反侧的第三主面，且通过将所述第三主面粘贴在与形成了多个第三配线的配线基板相连接的环状夹具上而被保持，并且所述薄膜探针片材中的所述多个第一配线及所述多个第二配线，与所述配线基板中的所述多个第三配线电气连接。
16.根据权利要求1所述的半导体集成电路装置的制造方法，其特征在于由所述半导体晶片与所述绝缘膜的所述背面部而规定的所述高度为10μm以上。
CNA2007101877133A 2006-12-28 2007-11-20 半导体集成电路装置和用于其的薄膜探针片材的制造方法 Pending CN101211807A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006355578A JP5065674B2 (ja) 2006-12-28 2006-12-28 半導体集積回路装置の製造方法
JP2006355578 2006-12-28

Publications (1)

Publication Number Publication Date
CN101211807A true CN101211807A (zh) 2008-07-02

Family

ID=39584559

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101877133A Pending CN101211807A (zh) 2006-12-28 2007-11-20 半导体集成电路装置和用于其的薄膜探针片材的制造方法

Country Status (5)

Country Link
US (2) US8062911B2 (zh)
JP (1) JP5065674B2 (zh)
KR (1) KR20080063059A (zh)
CN (1) CN101211807A (zh)
TW (1) TWI422833B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931172A (zh) * 2012-11-20 2013-02-13 上海宏力半导体制造有限公司 测试器件及其制作方法、半导体器件及其制作方法
CN107037332A (zh) * 2011-11-01 2017-08-11 三菱电机株式会社 半导体测试夹具以及使用该夹具的耐压测定方法
CN112119315A (zh) * 2018-05-16 2020-12-22 泰克诺探头公司 高频高性能探针卡
CN114270201A (zh) * 2019-08-29 2022-04-01 Hrl实验室有限责任公司 小间距集成刀刃临时结合微结构

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
JP4862017B2 (ja) * 2008-07-10 2012-01-25 ルネサスエレクトロニクス株式会社 中継基板、その製造方法、プローブカード
JP2010276541A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
US8323992B2 (en) 2010-09-09 2012-12-04 Renesas Electronics Corporation Method of manufacturing semiconductor integrated circuit device
KR101215375B1 (ko) * 2011-11-25 2012-12-26 (주)기가레인 컨택트 필름, 상기 컨택트 필름의 제조방법, 프로브 유닛 및 ｌｃｄ 패널 검사장치
KR101971599B1 (ko) * 2017-06-08 2019-05-02 주식회사 마이크로컨텍솔루션 컨택트 장치 제조 방법 및 컨택트 장치
US10698220B1 (en) * 2018-05-23 2020-06-30 Facebook Technologies, Llc Dynamic frustrated total internal reflection coupler

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645203B2 (ja) * 1997-05-09 2005-05-11 株式会社ルネサステクノロジ 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置
JPH1123615A (ja) 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム
JP4465995B2 (ja) * 2003-07-02 2010-05-26 株式会社日立製作所 プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
US7291557B2 (en) * 2004-09-13 2007-11-06 Taiwan Semiconductor Manufacturing Company Method for forming an interconnection structure for ic metallization
JP4535494B2 (ja) 2004-10-20 2010-09-01 ルネサスエレクトロニクス株式会社 薄膜プローブシートの製造方法および半導体チップの検査方法
JP2006229186A (ja) * 2005-01-18 2006-08-31 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法
JP2007101373A (ja) * 2005-10-05 2007-04-19 Renesas Technology Corp プローブシート接着ホルダ、プローブカード、半導体検査装置および半導体装置の製造方法
US7598163B2 (en) * 2007-02-15 2009-10-06 John Callahan Post-seed deposition process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107037332A (zh) * 2011-11-01 2017-08-11 三菱电机株式会社 半导体测试夹具以及使用该夹具的耐压测定方法
CN102931172A (zh) * 2012-11-20 2013-02-13 上海宏力半导体制造有限公司 测试器件及其制作方法、半导体器件及其制作方法
CN102931172B (zh) * 2012-11-20 2016-06-29 上海华虹宏力半导体制造有限公司 测试器件及其制作方法、半导体器件及其制作方法
CN112119315A (zh) * 2018-05-16 2020-12-22 泰克诺探头公司 高频高性能探针卡
CN112119315B (zh) * 2018-05-16 2024-04-02 泰克诺探头公司 高频高性能探针卡
CN114270201A (zh) * 2019-08-29 2022-04-01 Hrl实验室有限责任公司 小间距集成刀刃临时结合微结构

Also Published As

Publication number Publication date
TWI422833B (zh) 2014-01-11
US20100279502A1 (en) 2010-11-04
US20080160657A1 (en) 2008-07-03
JP5065674B2 (ja) 2012-11-07
US8206997B2 (en) 2012-06-26
US8062911B2 (en) 2011-11-22
KR20080063059A (ko) 2008-07-03
JP2008164486A (ja) 2008-07-17
TW200834087A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
CN101211807A (zh) 半导体集成电路装置和用于其的薄膜探针片材的制造方法
KR20080076849A (ko) 반도체 집적 회로 장치의 제조 방법
US7271015B2 (en) Manufacturing method of semiconductor integrated circuit device and probe card
TWI278627B (en) A probe card manufacturing method including sensing probe and the probe card, probe card inspection system
US6651325B2 (en) Method for forming cantilever beam probe card and probe card formed
US7332921B2 (en) Probe card and method for constructing same
CN101128741A (zh) 探针及其制造方法
EP2315043B1 (en) Testing of electronic devices through a capacitive interface
US7407823B2 (en) Manufacturing method of semiconductor integrated circuit device
KR101638228B1 (ko) 파인 피치에 대응되는 프로브 핀의 제조 방법
JP4372785B2 (ja) 半導体集積回路装置の製造方法
CN1964020A (zh) 半导体集成电路装置的制造方法及探针卡
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
US6590294B1 (en) Device for bump probing and method of fabrication
JP2011064705A (ja) 半導体集積回路の製造方法
JP2007121152A (ja) 半導体集積回路装置の製造方法およびプローブカードの製造方法
KR100932104B1 (ko) 사선형 탐침부재를 구비한 프로브 블록 및 상기탐침부재를 제조하는 방법
KR101149808B1 (ko) 프로브 및 프로브 카드 제조방법
JP4716454B2 (ja) 半導体集積回路装置の製造方法
JP2007212471A (ja) 半導体集積回路の製造方法及びプローブカード
Guo et al. MEMS probe cards with tip-to-pad electric feed-through and automatically isolated metal coating
JP2004214518A (ja) 半導体素子検査装置及び半導体装置の製造方法
JP2004207412A (ja) 半導体装置の検査装置及び製造方法
JP2008010561A (ja) プローブの位置合わせ方法およびウエハステージ制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080702