KR101149808B1

KR101149808B1 - 프로브 및 프로브 카드 제조방법

Info

Publication number: KR101149808B1
Application number: KR1020100075122A
Authority: KR
Inventors: 양희성
Original assignee: 양희성; (주)퓨렉스
Priority date: 2010-08-04
Filing date: 2010-08-04
Publication date: 2012-05-24
Also published as: KR20120034258A

Abstract

본 발명은 멤스(MEMS)기술을 이용한 미세피치를 위한 프로브 및 프로브 카드를 제조하는 방법에 관한으로, 프로브영역을 에칭하고, 에칭된 영역을 도금하여 하나 이상의 프로브를 형성하여 형성된 프로브를 회로기판과 접합시킨 후에 웨이퍼를 제거하되, 하나 이상의 프로브를 팁파트가 일 측에 형성되고, 지지파트가 타 측에 형성된 빔파트에서 회로기판과 일 측까지의 거리와 회로기판 타 측까지의 거리가 같거나 다르게 형성되도록 프로브 영역을 실리콘 웨이퍼에서 미세 에칭 및 전기도금 하는 프로브 및 프로브 카드 제조방법을 제공함으로써, 프로브 팁 끝단으로부터 탄성을 가질 수 있는 구조를 다단으로 형성하여 웨이퍼를 미세 에칭하여 하나 이상의 프로브를 생성하기 때문에 프로브의 탄성을 구비하고, 프로브의 피치를 미세하게 조절할 수 있는 효과가 있다.

Description

프로브 및 프로브 카드 제조방법{MANUFACTURING METHOD FOR PROBE AND PROBE CARD}

본 발명은 멤스(MEMS)기술을 이용한 미세피치 프로브 및 프로브 카드를 제조하는 방법에 관한 것이다.

웨이퍼를 이용하여 집적회로(IC), 대규모 집적회로(LSI) 등 회로 소자를 집적한 반도체 소자는 소자의 종류나 소자가 사용되는 대상에 따라 다양하고 복잡한 제조공정을 거친다. 특히, 디스플레이 장치의 패널이나 반도체 공정을 통해 제조된 소자는 웨이퍼 단위로 불량을 판별하게 되는데, 웨이퍼가 이용된 집적회로나 대규모 집적회로 등의 회로 소자들을 다시 접적한 반도체 소자의 경우 소자의 종류도 다양하고 그런 소자가 이용되는 대상에 따라 수없이 다양하고 복잡한 제조공정을 거쳐 제조된다.

이때, 프로브 카드는 상기와 같은 반도체 소자나 LCD 패널을 검사하기 위한 장치로, 프로브를 웨이퍼나 LCD패널에 접촉시켜 전기적 신호를 인가함으로써, 불량 반도체 소자를 선별하는 프로브 카드나 불량 LCD 패널을 선별하는 프로브 카드가 사용된다.

그렇지만, 종래의 프로브 카드나 프로브 카드는 개별적인 수작업으로 제조되어 고집적화된 반도체나 LCD 패널 소자에 적용하는 데에는 어려워 불량률이 높아 대량생산에 적합하지 않다.

이러한 문제를 해결하기 위해 MEMS(Micro Electro Mechanical System)를 활용하여 프로브 탐침에 대한 기술을 개발하고 있으나, 기계적인 신뢰가 약하고, 테스트가 필요한 전극의 배치가 복잡하여 사용이 어렵고, 전극간의 피치가 점점 줄어드는 방향으로 기술이 발전함에 따라 기존의 기술로는 불량을 판단하는 것이 쉽지 않다는 문제가 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 반도체 소자에 형성된 피세한 피치의 단자와의 접촉으로 각 소자를 탐침하는 프로브 및 프로브 카드를 제공하는데, 그 목적이 있다.

이러한 목적을 달성하기 위하여 본 고안의 일 태양으로 프로브 카드 제조방법은 미세 피치(Pitch)를 가지도록 형성된 팁파트(Tip Part)가 일 측에 형성되고, 회로기판과 연결되는 지지파트가 타 측에 형성된 빔파트(Beam Part)를 포함하여 구성된 하나 이상의 프로브가 형성되는 영역을 웨이퍼에서 에칭하는 프로브 영역 에칭단계; 상기 에칭된 영역을 도금하여 상기 하나 이상의 프로브를 생성하는 프로브 생성단계; 상기 하나 이상의 프로브를 회로기판과 접합하는 프로브 접합단계; 및 상기 프로브 접합단계를 통해 접합된 상기 하나 이상의 프로브를 남기고 상기 웨이퍼를 제거하는 웨이퍼 제거단계; 를 포함하고, 상기 프로브영역 에칭단계에서 상기 하나 이상의 프로브가 형성되는 영역의 에칭은 상기 회로기판에서 빔파트의 일 측까지의 거리와 상기 회로기판에서 빔파트의 타 측까지의 거리가 같거나 다르게 형성되도록 에칭하는 것을 특징으로 한다.

이때, 상기 프로브영역 에칭단계에서 상기 하나 이상의 프로브가 형성되는 영역의 에칭은 상기 회로기판에서 빔파트의 일 측까지의 거리가 상기 회로기판에서 빔파트의 타 측까지의 거리가 같거나 멀게 형성되도록 에칭하는 것을 특징으로 한다.

그리고 상기 프로브영역 에칭단계는, 상기 프로브의 빔파트를 형성하기 위해 일정 경사가 형성되도록 상기 웨이퍼를 에칭하는 제1에칭단계; 및 상기 제1에칭단계에서 에칭된 웨이퍼에 상기 팁파트가 형성될 부분을 에칭하는 제2에칭단계; 를 포함하는 것을 특징으로 한다.

이때, 상기 프로브영역 에칭단계는 실리콘의 결정구조를 이용하여 에칭하는 것을 특징으로 한다.

그리고 상기 프로브 생성단계는, 상기 에칭된 영역에 전도성 박막을 증착시키는 제1공정; 및 상기 전도성 박막이 증착된 영역에 전도성 물질을 도금하는 제2공정; 을 포함하는 것을 특징으로 한다.

여기서, 상기 제1공정에서 상기 전도성 박막은 타이타늄(Ti) 및 구리(Cu)로 이루어지는 것을 특징으로 한다.

그리고 상기 제2공정에서 상기 전도성 도금물질은 니켈(Ni), 니켈코발트(NiCo), 백금(Pt), 텅스텐(W) 및 로듐(Rh) 중 적어도 어느 하나 이상의 물질로 이루어지는 것을 특징으로 한다.

한편, 이러한 목적을 달성하기 위하여 본 고안의 일 태양으로 프로브 제조방법은 미세 피치(Pitch)를 가지도록 팁파트(Tip Part)가 일 측에 형성되고, 회로기판과 연결되는 지지파트가 타 측에 형성된 빔파트(Beam Part)를 포함하여 구성된 하나 이상의 프로브의 빔파트가 형성되는 영역을 웨이퍼에서 에칭하는 프로브 빔파트 에칭단계; 상기 에칭된 영역에 상기 하나 이상의 프로브의 팁파트가 형성되는 영역을 상기 웨이퍼에서 에칭하는 프로브 팁파트 에칭단계; 상기 빔파트 및 팁파트가 형성될 영역을 도금하여 상기 하나 이상의 프로브를 생성하는 프로브 생성단계; 및 상기 하나 이상의 프로브의 지지파트를 회로기판과 접합하고, 상기 웨이퍼를 제거하는 웨이퍼 제거단계; 를 포함하고, 상기 프로브 빔파트 에칭단계는 상기 회로기판에서 빔파트의 일 측까지의 거리와 상기 회로기판에서 빔파트의 타 측까지의 거리가 같거나 멀게 형성되도록 에칭하는 것을 특징으로 한다.

이때, 상기 프로브 빔파트 에칭단계는 상기 회로기판에서 빔파트의 일 측까지의 거리가 상기 회로기판에서 빔파트의 타 측까지의 거리가 같거나 멀게 형성되도록 에칭하는 것을 특징으로 한다.

그리고 상기 프로브 빔파트 에칭단계는 실리콘의 결정구로를 이용하여 에칭하는 것을 특징으로 한다.

이때, 상기 프로브 생성단계는, 상기 에칭된 영역에 전도성 박막을 증착시키는 제1공정; 및 상기 전도성 박막이 증착된 영역에 전도성 물질을 도금하는 제2공정; 을 포함하는 것을 특징으로 한다.

그리고 상기 제2공정에서 상기 전도성 물질은 니켈(Ni), 니켈코발트(NiCo), 백금(Pt), 텅스텐(W) 및 로듐(Rh) 중 적어도 어느 하나 이상의 물질로 이루어지는 것을 특징으로 한다.

이상에서 설명한 바와 같이 본 발명에 의하면, 얼라이너(Aligner)에서 패터닝된 대로 웨이퍼를 에칭하여 하나 이상의 프로브를 생성하기 때문에 프로브의 피치를 미세하게 조절할 수 있다는 효과가 있다.

또한, 웨이퍼에서 프로브의 빔을 생성함에 있어, 팁이 형성된 빔의 일 측까지의 거리가 지지파트가 형성된 빔의 타 측의 거리보다 회로기판에서 같거나 멀도록 계단 구조를 형성함으로써, 프로브를 이용하여 탐침하는 과정에 프로브에 가해지는 탄성이 더욱 좋아진다는 효과가 있다.

도1은 본 발명의 프로브 카드를 도시한 도면이다.
도2는 본 발명의 프로브 제조공정을 도시한 도면이다.
도3은 본 발명의 회로기판 제조공정을 도시한 도면이다.
도4는 본 발명의 프로브와 회로기판의 접합공정을 도시한 도면이다.

본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명하되, 이미 주지되어진 기술적 부분에 대해서는 설명의 간결함을 위해 생략하거나 압축하기로 한다.

<구성에 대한 설명>

본 발명의 프로브 카드(100)는 웨이퍼(201)를 에칭하여 제1프로브 팁파트(Tip Part, 112a)와 제2프로브 팁파트(112b) 사이의 간격인 피치(Pitch)를 미세하게 형성하는데, 이를 도1에 도시된 도면을 참조하여 설명한다.

본 발명의 프로브 카드(100)는 제1프로브(110a), 제2프로브(110b) 및 회로기판(120) 등을 포함하여 구성된다.

제1프로브(110a) 및 제2프로브(110b)는 반도체 소자의 단자와 접촉되어 전기적인 연결이 이루어지는 곳으로 각각 제1 및 제2프로브 팁파트(112a, 112b), 제1 및 제2프로브 빔파트(Beam Part, 114a, 114b) 및 제1 및 제2프로브 지지파트(116a, 116b)로 구성된다.

제1 및 제2프로브 팁파트(112a, 112b)는 패널 소자의 단자와 전기적인 연결이 이루어질 수 있는 구성이면 어느 구성이든 무관하나, 마모를 줄이고 패널 소자의 각 단자들 간의 폭이 미세하여도 접촉이 좀 더 쉽게 일어날 수 있도록 하기 위해 제1 및 제2프로브 팁파트(112a, 112b)의 측단면 크기를 다른 부분의 단면보다 작게 형성하는 것이 바람직하다.

그리고 제1 및 제2프로브 팁파트(112a, 112b)의 재질은 전류가 흐를 수 있는 전도성 물질(205)이면 어떠한 재질이던지 가능한데, 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 중 적어도 어느 하나 이상의 물질로 이루어지도록 하는 것이 제1 및 제2프로브 팁파트(112a, 112b)의 마모를 줄이기 위해 바람직하다.

또한, 상기와 같이, 제1 및 제2프로브 팁파트(112a, 112b)에 전도성 물질(205)을 전기도금 하기 위해서는 제1 및 제2프로브 팁파트(112a, 112b)의 밑면에 전도성 박막(204)을 형성하는 것이 필요하며, 이때의 전도성 박막(204)은 타이타늄(Ti) 및 구리(Cu)로 이루어지는 것이 바람직하다. 본 발명의 일실시예에서는 제1 및 제2프로브 팁파트(112a, 112b)에 먼저 타이타늄이 박막된 다음, 구리가 박막되도록 하였다.

제1 및 제2프로브 빔파트(114a, 114b)는 제1 및 제2프로브 팁파트(112a, 112b)는 일 측에 형성되고, 제1 및 제2프로브 지지파트(116a, 116b)는 일 측의 반대편인 타 측에 형성된다. 그럼으로써, 제1 및 제2프로브 팁파트(112a, 112b)가 패널 소자의 단자와 접촉할 때, 발생할 수 있는 충격을 효율적으로 분산하기 위해 마련된다. 특히, 본 발명에서는 상기와 같은 충격을 더욱 효율적으로 분산시키기 위해 회로기판(120)에서 일 측까지의 거리를 타 측까지의 거리보다 멀게 형성한다.

그리하여 본 발명의 일실시예에서 제1 및 제2프로브 빔파트(114a, 114b)에서 제1 및 제2프로브 팁파트(112a, 112b) 측이 제1 및 제2프로브 지지파트(116a, 116b) 측보다 더욱 돌출된 형상을 가지도록 형성된다.

제1 및 제2프로브 지지파트(116a, 116b)는 제1 및 제2프로브 빔파트(114a, 114b)의 타 측에 위치하고, 회로기판(120)과 접합되기 위해 마련되는데, 본 발명의 일실시예에서 제1 및 제2프로브 지지파트(116a, 116b)는 도1에 도시된 바와 같이, 제1 및 제2프로브 빔파트(114a, 114b)와 수직한 형상이 되도록 하는 것이 바람직하다.

그리고 본 발명의 일실시예에서는 제1프로브(110a)와 제2프로브(110b)를 형성함에 있어서, 제1 및 제2프로브 팁파트(112a, 112b)를 포함한 다수의 프로브 팁간 일렬로 배치된 패드 및 미세 피치 대응이 용이하도록 프로브팁간 서로 대칭 또는 엇갈리게 되도록 배열하여 형성하는 것이 바람직하다.

또한, 도1에 도시된 바와 같이, 제1프로브(110a)와 인접하게 형성된 제3프로브(110c)에서 제1프로브 팁파트(112a)와 제3프로브 팁파트(112c)간의 거리(P)가 미세하게 형성되도록 한다.

회로기판(120)은 제1 및 제2프로브(110a, 110b)와 각각 접합되고, 반도체 소자나 디스플레이 장치의 패널의 불량유무를 검사하기 위해 제1 및 제2프로브(110a, 110b) 이외에도 다수의 프로브들을 균형있게 접촉될 수 있도록 지지한다. 이러한 회로기판(120)은 제1 및 제2프로브 지지파트(116a, 116b)와의 접합이 용이하도록 회로기판(120)에 돌출된 형태의 제1 및 제2범프(Bump, 122a, 122b)가 형성되는 것이 가능하다.

<방법에 대한 설명>

본 발명의 프로브 카드(100) 제조방법에 대하여 도2a 내지 도4b를 참조하여 설명하되, 도1에 도시된 프로브 카드(100)를 참조하여 설명한다.

<프로브 제조공정>

미세피치가 가능한 제1 및 제2프로브(110a, 110b)를 제조하기 위한 공정에 대하여 설명하되, 도2a 내지 도2o를 참조하여 설명한다.

프로브를 제조하기 위한 첫 번째 공정으로, 도2a에 도시된 바와 같이, 실리콘 웨이퍼(201)의 일면 및 일면의 반대면인 타면에 확산로나 전기로(Furnace)에서 산소(O2)를 주입시켜 산화막(202)을 형성하는데, 산화막(202)을 형성할 때의 온도는 섭씨 800도에서 1200도 사이의 온도에서 형성되는 것이 바람직하다. 또는 LPCVD를 사용하여 저압기상증착법으로 산화막(202)을 형성하는 것도 가능하다.

두 번째 공정은, 도2b에 도시된 바와 같이, 첫 번째 공정이 이루어진 웨이퍼(201)의 일면에 포토레지스트(203)를 도포한 다음, 핫플레이트(Hot Plate)나 컨백션 오븐(Convection Oven)을 이용하여 베이크(Bake)시켜 포토레지스트(203) 층을 형성한다. 이때, 핫플레이트나 컨백션 오븐의 온도는 섭씨 70도 내지 150도 사이의 온도인 것이 바람직하다.

세 번째 공정은, 도2c에 도시된 바와 같이, UV 얼라이너(UV Aligner)를 사용하여 두 번째 공정에서 도포된 포토레지스트(203)를 제거하는데, 본 발명의 제1 및 제2프로브 빔파트(114a, 114b)의 일부를 형성하기 위하여 프로브 마스크대로 프로브 패턴을 형성하고, 포토레지스트(203)가 제거된 상태에서 BOE(Buffered Oxied Echant) 용액을 이용하여 첫 번째 공정에서 형성된 산화막(202)을 제거한다.

네 번째 공정은 도2d에 도시된 바와 같이, 수산화칼륨을 사용하여 에칭하는데, 이때 에칭하는 과정은 실리콘의 결정구조를 이용하여 에칭을 한다. 그러므로 본 공정에서 웨이퍼(201)가 에칭된 형태는 최초의 웨이퍼(201)에서 일정 각도로 경사지도록 소정의 깊이만큼 에칭되는데, 도2d에 도시된 바와 같이, 에칭된 밑의 면이 에칭되기 전의 면보다 작게 에칭되고, 두면의 사이에는 일정 각도로 경사가 형성된다.

이때의 경사 각도는 에칭된 면에 약 57.4도가 되는 것이 바람직하고, 에칭되는 깊이는 발명의 실시에 따라서 다르게 형성할 수 있다. 상기와 같이, 에칭되는 깊이를 다르게 형성함으로써, 후술되는 회로기판(120)에서부터 제1 및 제2프로브 팁파트(112a, 112b)까지의 거리를 조절하는 것이 가능하다.

다섯 번째 공정은 도2e에 도시된 바와 같이, 네 번째 공정에서 에칭된 웨이퍼(201)의 일면 및 타면에 포토레지스트(203)를 도포하고, 두 번째 공정에서와 같이, 베이크를 시켜 포토레지스트(203) 층을 형성한다. 그리고 웨이퍼(201)의 타면에는 얼라인 키(Alian Key)를 형성하기 위해 패턴을 만들어 패터닝된 부분을 BOE 용액으로 산화막(202)을 에칭한다. 이때의 웨이퍼(201)의 타면에 패턴을 만들고 산화막(202)을 에칭하는 과정은 세 번째 공정에서와 동일한 공정을 거친다.

여섯 번째 공정은 도2f에 도시된 바와 같이, 다섯 번째 공정에서 산화막(202)을 에칭한 부분을 수산화칼륨을 사용하여 에칭함으로써, 얼라인 키를 형성한다.

일곱 번째 공정은 도2g에 도시된 바와 같이, 웨이퍼(201)의 일면 및 타면에 형성된 포토레지스트(203)를 제거하고, BOE 용액으로 모든 산화막(202)을 제거한다. 이때 포토레지스트(203)를 제거하고 모든 산화막(202)을 제거하는 공정은 세 번째 공정에서와 동일한 공정을 거쳐 제거된다.

여덟 번째 공정은 도2h에 도시된 바와 같이, 일곱 번째 공정에서 포토레지스트(203) 및 산화막(202)이 제거된 웨이퍼(201)에 첫 번째 공정과 같이, 웨이퍼(201)의 일면 및 타면에 확산로 또는 전기로에서 산소를 주입시켜 산화막(202)을 형성하거나 LPCVD를 사용하여 저압기상 증착법으로 산화막(202)을 형성한다.

아홉 번째 공정은 도2i에 도시된 바와 같이, 여덟 번째 공정이 이루어진 웨이퍼(201)의 일면에 포토레지스트(203)를 도포한 다음, 패턴을 형성하고, 포토레지스트(203)가 제거된 상태에서 BOE 용액을 이용하여 산화막(202)을 제거한다. 본 공정은 두 번째 공정 및 세 번째 공정에서와 같은 공정을 거쳐 이루어진다.

열 번째 공정은 도2j에 도시된 바와 같이, 아홉 번째 공정이 이루어진 웨이퍼(201)에 수산화칼륨을 사용하여 에칭하는데, 본 공정을 통해서는 제1 및 제2프로브 팁파트(112a, 112b)가 형성될 부분을 에칭한다. 이때, 제1 및 제2프로브 팁파트(112a, 112b)가 패널 소자의 각 단자들과 좀 더 쉽게 접촉될 수 있도록 측단면의 크기가 다른 부분의 단면보다 작게 형성될 수 있도록 에칭하는 것이 바람직하다.

열한 번째 공정은 도2k에 도시된 바와 같이, 열 번째 공정에서 에칭된 웨이퍼(201)에 스파터나 CVD를 사용하여 전도성 박막(204)을 증착시키는데, 타이타늄(Ti)를 먼저 증착시키고, 그 다음으로 구리(Cu)를 증착시킨다.

열두 번째 공정은 도2l에 도시된 바와 같이, 열한 번째 공정에서 증착된 상태에서 포토레지스트(203)를 도포하고 패터닝을 하여 전기도금을 할 수 있도록 준비한다.

열세 번째 공정은 도2m에 도시된 바와 같이, 열두 번째 공정에서 전기도금을 위해 패터닝된 상태에서, 전도성 재질을 가지는 물질을 이용하여 전기도금을 하는데, 이때, 이용되는 전도성 물질(205)은 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 중 하나를 이용하여 전기도금을 실시함으로써, 제1 및 제2프로브 빔파트(114a, 114b) 및 제1 및 제2프로브 팁파트(112a, 112b)를 형성한다. 여기서, 본 발명의 일실시예에서 형성되는 제1 및 제2프로브(110a, 110b)의 길이는 500um 내지 3000um으로 형성하고, 제1 및 제2프로브 빔파트(114a, 114b)의 너비는 40um 내지 120um으로 형성하며, 제1 및 제2프로브 빔파트(114a, 114b)의 높이는 50um 내지 400um으로 형성하는 것이 바람직하다.

열네 번째 공정은 도2n에 도시된 바와 같이, 열세 번째 공정에서 제1 및 제2프로브 빔파트(114a, 114b) 및 제1 및 제2프로브 팁파트(112a, 112b)가 형성된 웨이퍼(201)의 일면에 포토레지스트(203)를 도포한 다음, UV 얼라이너 및 디벨로퍼(Developer)를 이용하여 패터닝을 하고, 열두 번째 공정에서 이용한 전도성 물질(205)을 이용하여 전기도금을 실시함으로써, 제1 및 제2프로브 지지파트(116a, 116b)를 형성한다.

이때, 제1 및 제2프로브 지지파트(116a, 116b)의 높이를 조절하기 위해서는 본 공정에서 실시하는 포토레지스트(203)의 두께를 조절함으로써, 제1 및 제2프로브 지지파트(116a, 116b)의 높이를 조절하는 것이 가능한데, 제1 및 제2프로브 지지파트(116a, 116b)의 길이를 조절함으로써, 회로기판(120)과 제1 및 제2프로브 팁파트(112a, 112b)까지의 거리를 조절하는 것이 가능하다.

열다섯 번째 공정은 도2o에 도시된 바와 같이, 열네 번째 공정에서 형성된 각각 제1 및 제2프로브 팁파트(112a, 112b), 제1 및 제2프로브 빔파트(114a, 114b) 및 제1 및 제2프로브 지지파트(116a, 116b)로 구성된 제1 및 제2프로브(110a, 110b)를 웨이퍼(201)와 함께 남기기 위해 모든 포토레지스트(203)를 제거한다. 이로써, 회로기판(120)에 접합할 제1 및 제2프로브(110a, 110b)의 제조 공정이 완료된다.

<회로기판 제조공정>

다음으로 회로기판(120)을 제조하는 공정에 대하여 도3a 내지 도3d에 도시된 도면을 참조하여 설명한다.

회로기판(120)을 제조하기 위한 첫 번째 공정은 도3a에 도시된 바와 같이, 세라믹 회로기판(120)에 포토레지스트(203)를 도포하고, 베이크한 이후에 UV 얼라이너와 마스크를 이용하여 패턴을 UV조사하고, 디벨럽(Develop)함으로써 패턴을 형성한다.

두 번째 공정은 도3b에 도시된 바와 같이, 첫 번째 공정에서 패턴이 형성된 세라믹 회로기판(120)에 전도성 물질(205)인 니켈(Ni), 니켈코발트(NiCo), 니켈코발트텅스텐(NiCoW), 텅스텐(W), 백금(Pt) 및 로듐(Rh) 중 하나를 이용하여 전기도금을 함으로써 제1 및 제2범프(Bump, 122a, 122b)를 만든다. 이때, 제1 및 제2범프(122a, 122b)의 높이는 50um 내지 700um의 크기로 형성할 수 있는데, 각 범프(122a, 122b)의 높이를 일정하게 하기 위하여 CMP(Chemical Mechanical Planarization)로 평탄도를 맞춘다.

세 번째 공정은 도3c에 도시된 바와 같이, 두 번째 공정에서 형성된 제1 및 제2범프(122a, 122b)에 제1 및 제2프로브 지지파트(116a, 116b)와의 접합을 위해 모든 포토레지스트(203) 및 이물질을 제거한다.

네 번째 공정은 도3d에 도시된 바와 같이, 세 번째 공정에서 포토레지스트(203)가 제거된 제1 및 제2범프(122a, 122b)에 솔더 페이스트(Solder Paste)나 전도성 에폭시(Epoxy)를 디스펜서(Dispenser)로 분사하거나 스크린 프린터(Screen Printer)를 사용하여 솔더 페이스트를 스크린 프린팅을 함으로써, 제1 및 제2범프(122a, 122b)에 접착제(206)를 도포 완료한다. 이로써, <프로브 제조공정>에서 제조된 제1 및 제2프로브(110a, 110b)와 접합하기 위한 회로기판(120)의 제조가 완료된다.

<프로브와 회로기판의 접합공정>

이렇게 상기에서 설명한 바와 같이, <프로브 제조공정>에서 제조된 프로브가 형성된 웨이퍼(201)와 <회로기판 제조공정>에서 제1 및 제2범프(122a, 122b)가 형성된 세라믹 회로기판(120)을 접합하여야 하는데, 이 접합공정을 도4a 내지 도4b에 도시된 도면을 참조하여 설명한다.

첫 번째 공정은 도4a에 도시된 바와 같이, 프로브가 형성된 웨이퍼(201)와 제1 및 제2범프(122a, 122b)가 형성된 세라믹 회로기판(120)과 접합하기 위해 본더(206)를 사용하여 정열을 하고 열을 가함으로써 접합을 시킨다. 이때, 열을 가하는 온도는 섭씨 150도 내지 450도로 가하고, 이때, 사용되는 접착 물질에 따라서 적정온도가 이용될 수 있다.

두 번째 공정은 도4b에 도시된 바와 같이, 첫 번째 공정에서 본딩공정이 완료되면, 실리콘 웨이퍼(201) 계면 사이의 박막 및 산화막(202)과 일부 실리콘을 제거함으로써 프로브 카드(100)가 완성된다.

위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.

100: 프로브 카드
110a: 제1프로브 110b: 제2프로브
112a: 제1프로브 팁파트 112b: 제2프로브 팁파트
114a: 제1프로브 빔파트 114b: 제2프로브 빔파트
116a: 제1프로브 지지파트 116b: 제2프로브 지지파트
110c: 제3프로브
112c: 제3프로브 팁파트
120: 회로기판
122a: 제1범프 122b: 제2범프
201: 웨이퍼 202: 산화막
203: 포토레지스트 204: 전도성 박막
205: 전도성 물질 206: 접착제

Claims

피치(Pitch)를 가지도록 형성된 팁파트(Tip Part)가 일 측에 형성되고, 회로기판과 연결되는 지지파트가 타 측에 형성된 빔파트(Beam Part)를 포함하여 구성된 하나 이상의 프로브가 형성되는 영역을 웨이퍼에서 에칭하는 프로브 영역 에칭단계;
상기 에칭된 영역을 도금하여 상기 하나 이상의 프로브를 생성하는 프로브 생성단계;
상기 하나 이상의 프로브를 회로기판과 접합하는 프로브 접합단계; 및
상기 프로브 접합단계를 통해 접합된 상기 하나 이상의 프로브를 남기고 상기 웨이퍼를 제거하는 웨이퍼 제거단계; 를 포함하고,
상기 프로브영역 에칭단계에서 상기 하나 이상의 프로브가 형성되는 영역의 에칭은 상기 회로기판에서 빔파트의 일 측까지의 거리와 상기 회로기판에서 빔파트의 타 측까지의 거리가 같거나 다르게 형성되도록 에칭하는 것을 특징으로 하는
프로브 카드 제조방법.
제1항에 있어서,
상기 프로브영역 에칭단계에서 상기 하나 이상의 프로브가 형성되는 영역의 에칭은 상기 회로기판에서 빔파트의 일 측까지의 거리가 상기 회로기판에서 빔파트의 타 측까지의 거리가 같거나 멀게 형성되도록 에칭하는 것을 특징으로 하는
프로브 카드 제조방법.
제1항에 있어서,
상기 프로브영역 에칭단계는,
상기 프로브의 빔파트를 형성하기 위해 경사가 형성되도록 상기 웨이퍼를 에칭하는 제1에칭단계; 및
상기 제1에칭단계에서 에칭된 웨이퍼에 상기 팁파트가 형성될 부분을 에칭하는 제2에칭단계; 를 포함하는 것을 특징으로 하는
프로브 카드 제조방법.
제3항에 있어서,
상기 프로브영역 에칭단계는 실리콘의 결정구조를 이용하여 에칭하는 것을 특징으로 하는
프로브 카드 제조방법.
제1항에 있어서,
상기 프로브 생성단계는,
상기 에칭된 영역에 전도성 박막을 증착시키는 제1공정; 및
상기 전도성 박막이 증착된 영역에 전도성 물질을 도금하는 제2공정; 을 포함하는 것을 특징으로 하는
프로브 카드 제조방법.
제5항에 있어서,
상기 제1공정에서 상기 전도성 박막은 타이타늄(Ti) 및 구리(Cu)로 이루어지는 것을 특징으로 하는
프로브 카드 제조방법.
제5항에 있어서,
상기 제2공정에서 상기 전도성 도금물질은 니켈(Ni), 니켈코발트(NiCo), 백금(Pt), 텅스텐(W) 및 로듐(Rh) 중 적어도 어느 하나 이상의 물질로 이루어지는 것을 특징으로 하는
프로브 카드 제조방법.
피치(Pitch)를 가지도록 팁파트(Tip Part)가 일 측에 형성되고, 회로기판과 연결되는 지지파트가 타 측에 형성된 빔파트(Beam Part)를 포함하여 구성된 하나 이상의 프로브의 빔파트가 형성되는 영역을 웨이퍼에서 에칭하는 프로브 빔파트 에칭단계;
상기 에칭된 영역에 상기 하나 이상의 프로브의 팁파트가 형성되는 영역을 상기 웨이퍼에서 에칭하는 프로브 팁파트 에칭단계;
상기 빔파트 및 팁파트가 형성될 영역을 도금하여 상기 하나 이상의 프로브를 생성하는 프로브 생성단계; 및
상기 하나 이상의 프로브의 지지파트를 회로기판과 접합하고, 상기 웨이퍼를 제거하는 웨이퍼 제거단계; 를 포함하는
상기 프로브 빔파트 에칭단계는 상기 회로기판에서 빔파트의 일 측까지의 거리와 상기 회로기판에서 빔파트의 타 측까지의 거리가 같거나 다르게 형성되도록 에칭하는 것을 특징으로 하는
프로브 제조방법.
제8항에 있어서,
상기 프로브 빔파트 에칭단계는 상기 회로기판에서 빔파트의 일 측까지의 거리가 상기 회로기판에서 빔파트의 타 측까지의 거리와 같거나 보다 멀게 형성되도록 에칭하는 것을 특징으로 하는
프로브 제조방법.
제8항에 있어서,
상기 프로브 빔파트 에칭단계는 실리콘의 결정구조를 이용하여 에칭하는 것을 특징으로 하는
프로브 제조방법.
제8항에 있어서,
상기 프로브 생성단계는,
상기 에칭된 영역에 전도성 박막을 증착시키는 제1공정; 및
상기 전도성 박막이 증착된 영역에 전도성 물질을 도금하는 제2공정; 을 포함하는 것을 특징으로 하는
프로브 제조방법.
제11항에 있어서,
상기 제1공정에서 상기 전도성 박막은 타이타늄(Ti) 및 구리(Cu)로 이루어지는 것을 특징으로 하는
프로브 제조방법.
제11항에 있어서,
상기 제2공정에서 상기 전도성 물질은 니켈(Ni), 니켈코발트(NiCo), 백금(Pt), 텅스텐(W) 및 로듐(Rh) 중 적어도 어느 하나 이상의 물질로 이루어지는 것을 특징으로 하는
프로브 제조방법.