JP2710544B2 - プローブ構造、プローブ構造の形成方法 - Google Patents
プローブ構造、プローブ構造の形成方法Info
- Publication number
- JP2710544B2 JP2710544B2 JP5244385A JP24438593A JP2710544B2 JP 2710544 B2 JP2710544 B2 JP 2710544B2 JP 5244385 A JP5244385 A JP 5244385A JP 24438593 A JP24438593 A JP 24438593A JP 2710544 B2 JP2710544 B2 JP 2710544B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- probe structure
- forming
- semiconductor device
- cavities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/06744—Microprobes, i.e. having dimensions as IC details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Micromachines (AREA)
Description
【0001】
【産業上の利用分野】本願発明はLSI製造の最終段階
における検査工程において検査の対象となるLSIチッ
プと外部のテスト用機器との電気的な接続を実現するた
めの新たな構造に関するものである。
における検査工程において検査の対象となるLSIチッ
プと外部のテスト用機器との電気的な接続を実現するた
めの新たな構造に関するものである。
【0002】
【従来技術】LSIの製造においてはウエハ上に複数の
チップを形成した後、その最終工程にそれらのチップが
その単体として電気的に正常に動作するかという点を検
査する必要がある。この検査工程を示すと以下のように
なる。 チップの製造工程=>導通試験=>ダイシング=>パッ
ケージング=>加速試験=>出荷
チップを形成した後、その最終工程にそれらのチップが
その単体として電気的に正常に動作するかという点を検
査する必要がある。この検査工程を示すと以下のように
なる。 チップの製造工程=>導通試験=>ダイシング=>パッ
ケージング=>加速試験=>出荷
【0003】ここで、検査工程は導通試験と加速試験か
らなり、その間にダイシング、パッケージングの加工工
程が挿入されている。導通試験はチップ単体で電気的に
正常に動作するかを検査する試験であり、また、その後
正常が確認されたチップについてはダイシング工程によ
って,チップごとに切断がされる。この状態をダイとい
う。次に、パケージング工程においてこれを所定のパッ
ケージにマウントして、外部との電気的な接続を行う。
ここで、初期故障を起こす可能性がある製品は排除する
必要がある。そこで、加速試験(約150℃の高温で回
路を動作させ、長時間の動作を模擬する試験)を行う。
らなり、その間にダイシング、パッケージングの加工工
程が挿入されている。導通試験はチップ単体で電気的に
正常に動作するかを検査する試験であり、また、その後
正常が確認されたチップについてはダイシング工程によ
って,チップごとに切断がされる。この状態をダイとい
う。次に、パケージング工程においてこれを所定のパッ
ケージにマウントして、外部との電気的な接続を行う。
ここで、初期故障を起こす可能性がある製品は排除する
必要がある。そこで、加速試験(約150℃の高温で回
路を動作させ、長時間の動作を模擬する試験)を行う。
【0004】このように加速試験は従来はパッケージの
終了後にこれを行っていた。しかし、近年マルチモジュ
ールチップ(MCM)技術が台頭し,外部機器と未接続
の段階でチップを保証する必要性が生じている。この段
階におけるチップをベアチップともいう。また、ダイシ
ング前の状態で一括してチップの導通を検査できれば検
査に関するコストという面でもメリットが生じよう。
終了後にこれを行っていた。しかし、近年マルチモジュ
ールチップ(MCM)技術が台頭し,外部機器と未接続
の段階でチップを保証する必要性が生じている。この段
階におけるチップをベアチップともいう。また、ダイシ
ング前の状態で一括してチップの導通を検査できれば検
査に関するコストという面でもメリットが生じよう。
【0005】そこで、ウエハレベルで加速試験を行うこ
とが検討される。すなわち、この場合上の工程は以下の
ようにモデイファイされる。 チップの製造工程=>ウエハレベルでの導通試験=>ウ
エハレベルでの加速試験=>ダイシング・・・
とが検討される。すなわち、この場合上の工程は以下の
ようにモデイファイされる。 チップの製造工程=>ウエハレベルでの導通試験=>ウ
エハレベルでの加速試験=>ダイシング・・・
【0006】しかし、このようにウエハレベルで高温に
保持し、加速試験を行う場合には試験のための装置と試
験の対象となるウエハを電気的に接続することが従来の
接続治具であるプローブカードによれば困難である。プ
ローブカードとは、エポキシ基板にタングステンの片持
ちばりをパッド数分取付け、そこにチップと試験装置を
接触させるための針を固定し、針の先端を各々のチップ
状に接触させ導通を検査するものである。しかし、この
ようなプローブカードは高密度化には適当ではなく,ま
た、加熱したさいにウエハとの熱膨張の差によって常温
時に取付けた位置から針がずれるという欠点がある。
保持し、加速試験を行う場合には試験のための装置と試
験の対象となるウエハを電気的に接続することが従来の
接続治具であるプローブカードによれば困難である。プ
ローブカードとは、エポキシ基板にタングステンの片持
ちばりをパッド数分取付け、そこにチップと試験装置を
接触させるための針を固定し、針の先端を各々のチップ
状に接触させ導通を検査するものである。しかし、この
ようなプローブカードは高密度化には適当ではなく,ま
た、加熱したさいにウエハとの熱膨張の差によって常温
時に取付けた位置から針がずれるという欠点がある。
【0007】かかる欠点を克服するために、プローブカ
ードの代替物としてマイクロマシニングを応用したプロ
ーブが考案されている。例えば、ガラス基板の表面にリ
ソグラフィー的な手法で接触用の電極を形成し、基板に
対するスルーホールによって外部と電気的に接続する方
法についてT.Tada らが "A Fine Pitch Probe Technolo
gy " 1990 International Test Conference , pp900-90
6 において開示している。しかし、この方法は基板に
フレキシビリテイーのないガラスを採用したために、パ
ッド上に高低差がある時は接触不能なパッドが存在した
り、構造上その製作工程が複雑でありコストがかかるな
どの欠点が認められる。
ードの代替物としてマイクロマシニングを応用したプロ
ーブが考案されている。例えば、ガラス基板の表面にリ
ソグラフィー的な手法で接触用の電極を形成し、基板に
対するスルーホールによって外部と電気的に接続する方
法についてT.Tada らが "A Fine Pitch Probe Technolo
gy " 1990 International Test Conference , pp900-90
6 において開示している。しかし、この方法は基板に
フレキシビリテイーのないガラスを採用したために、パ
ッド上に高低差がある時は接触不能なパッドが存在した
り、構造上その製作工程が複雑でありコストがかかるな
どの欠点が認められる。
【0008】また、基板のフレキシビリテイーの問題を
解決したものとして、B.Leslieらは"Membrane Probe Ca
rd Technology for VLSI Wafer Testing " 1988 Intern
ational Test Conference , pp.601-607 においてフレ
キシブルな膜上に接触および配線をし、パッドとの接触
面と反対側の面から圧力を作用させることによってパッ
ド−プローブ間の接触を実現するものを開示する。同様
な原理を採用したものとして、M.Beileyらの "Array P
robe Card", Multi-Chip Module Conference ,pp.28-3
1, 1992 、G.J.Leedyらの 米国特許5103557号が
ある。しかし、これらはいずれも同一膜上に接触点が形
成されているためにパッドの局所的な高低差に対して接
触圧を同一とできない、また、構造上大面積のものを作
成することが困難であり、かつ、非常に複雑な工程によ
らなければならないという共通の欠点が認められる。
解決したものとして、B.Leslieらは"Membrane Probe Ca
rd Technology for VLSI Wafer Testing " 1988 Intern
ational Test Conference , pp.601-607 においてフレ
キシブルな膜上に接触および配線をし、パッドとの接触
面と反対側の面から圧力を作用させることによってパッ
ド−プローブ間の接触を実現するものを開示する。同様
な原理を採用したものとして、M.Beileyらの "Array P
robe Card", Multi-Chip Module Conference ,pp.28-3
1, 1992 、G.J.Leedyらの 米国特許5103557号が
ある。しかし、これらはいずれも同一膜上に接触点が形
成されているためにパッドの局所的な高低差に対して接
触圧を同一とできない、また、構造上大面積のものを作
成することが困難であり、かつ、非常に複雑な工程によ
らなければならないという共通の欠点が認められる。
【0009】
【発明が解決しようとする課題】本願発明はこのような
従来技術における問題点に鑑みて、かかる問題点を有し
ない新しいプローブ構造を提供するものである。すなわ
ち、本願発明に係わるプローブ構造は非常に精密なピッ
チを有している。これは、近年のLSIチップの微細化
に対応するものであるが、マイクロマシニング技術を応
用することによって実現されるものである。
従来技術における問題点に鑑みて、かかる問題点を有し
ない新しいプローブ構造を提供するものである。すなわ
ち、本願発明に係わるプローブ構造は非常に精密なピッ
チを有している。これは、近年のLSIチップの微細化
に対応するものであるが、マイクロマシニング技術を応
用することによって実現されるものである。
【0010】また、本願発明に係わるプロービング構造
は従来のプローブカードにおける問題点であった、加速
試験の実施温度に昇温した際に熱膨張の差異によって常
温において設定した針の位置がずれるという欠点をなく
したものである。
は従来のプローブカードにおける問題点であった、加速
試験の実施温度に昇温した際に熱膨張の差異によって常
温において設定した針の位置がずれるという欠点をなく
したものである。
【0011】さらに、本願発明のものは比較的単純な工
程で大面積のものが得られるので,低コストであり、ウ
エハレベルでのプロービングに非常に適しているもので
ある。
程で大面積のものが得られるので,低コストであり、ウ
エハレベルでのプロービングに非常に適しているもので
ある。
【0012】
【課題を解決するための手段】本願発明においては、半
導体装置を検査するためのプローブ構造(以下、マイク
ロプローブという)であって、基板上に形成されている
ものを開示する。このプローブ構造が形成される基板は
検査の対象となる半導体装置に前記プローブ構造を対向
・接触させたときに前記半導体装置上に配置されている
接点パッドと位置的に整合するように形成された複数の
キャビテイを有し、このキャビテイは弾力性を有する少
なくとも一種の薄膜で被覆され、さらに、このキャビテ
イの直上に位置する薄膜上に形成されている導電性の突
出部とその突出部に接続された導電性のリード部からな
るものである。
導体装置を検査するためのプローブ構造(以下、マイク
ロプローブという)であって、基板上に形成されている
ものを開示する。このプローブ構造が形成される基板は
検査の対象となる半導体装置に前記プローブ構造を対向
・接触させたときに前記半導体装置上に配置されている
接点パッドと位置的に整合するように形成された複数の
キャビテイを有し、このキャビテイは弾力性を有する少
なくとも一種の薄膜で被覆され、さらに、このキャビテ
イの直上に位置する薄膜上に形成されている導電性の突
出部とその突出部に接続された導電性のリード部からな
るものである。
【0013】また、上述した複数のキャビテイは、フォ
トリソグラフィー技術によってその位置が特定され、乾
式または湿式のエッチングによって形成される等、半導
体加工技術を駆使して形成されている点が製造上の特徴
となっている。
トリソグラフィー技術によってその位置が特定され、乾
式または湿式のエッチングによって形成される等、半導
体加工技術を駆使して形成されている点が製造上の特徴
となっている。
【0014】
【実施例】以下、3種類の実施例を用いて本願発明を説
明する。
明する。
【0015】(実施例1)図1に本願発明に係わるマイ
クロプローブのコンタクト部の概念図を示す。図中には
4つのコンタクト部が示されているが、これらのコンタ
クト部が図2に示すように検査の対象となるLSIチッ
プに対して接触される。すなわち、このコンタクト部の
配列パターンは検査の対象となるLSIチップの配列パ
ターンと同様である必要がある。
クロプローブのコンタクト部の概念図を示す。図中には
4つのコンタクト部が示されているが、これらのコンタ
クト部が図2に示すように検査の対象となるLSIチッ
プに対して接触される。すなわち、このコンタクト部の
配列パターンは検査の対象となるLSIチップの配列パ
ターンと同様である必要がある。
【0016】図1をさらに詳細に説明すると、コンタク
ト部101はパッドと接触する部分であり、金、銅、およ
びそれらの合金等の抵抗の低い金属で構成されているこ
とが望ましい。そして、該コンタクト部101はこれを外
部検査機器と電気的に接続するためのリード110と接続
されている。このリード110は適当な検査機器(図示せ
ず)にその一端で接続される。このリード110についても
は導電性を有している必要があり、金、銅などの低抵抗
金属で構成されていることが望ましい。これらのコンタ
クト部とリードの全体はシリコン基板120の上に形成さ
れている。基板の材料としてLSIのウエハと同様にシ
リコンを選択するのは、加速試験における加熱時に熱膨
張の差によって位置合わせがずれるのを防止するためで
ある。
ト部101はパッドと接触する部分であり、金、銅、およ
びそれらの合金等の抵抗の低い金属で構成されているこ
とが望ましい。そして、該コンタクト部101はこれを外
部検査機器と電気的に接続するためのリード110と接続
されている。このリード110は適当な検査機器(図示せ
ず)にその一端で接続される。このリード110についても
は導電性を有している必要があり、金、銅などの低抵抗
金属で構成されていることが望ましい。これらのコンタ
クト部とリードの全体はシリコン基板120の上に形成さ
れている。基板の材料としてLSIのウエハと同様にシ
リコンを選択するのは、加速試験における加熱時に熱膨
張の差によって位置合わせがずれるのを防止するためで
ある。
【0017】図2に本願発明に係わるマイクロプローブ
の構造断面図を示す。ここで、本願発明の対象となるの
は検査の対象となるLSIチップ200を除外した部分で
あることに注意する必要がある。検査の対象となるLS
Iチップ200はその検査時に本願発明に係わるマイクロ
プローブのコンタクト部と接触する接点パッド210を有
している。この接点パッドに本願発明のマイクロプロー
ブのコンタクト部101が接触することによって検査が可
能となる。コンタクト部101およびそれに接続されてい
る金属リード110は実際はシリコン基板120との間に介在
するポリイミド等の有機被膜層130上に形成されてい
る。また、図2には図示されていないが、有機被膜層と
シリコン基板との間に酸化シリコン等の酸化被膜が介在
することもある。そして、コンタクト部101の直下には
キャビテイ140が形成されている。
の構造断面図を示す。ここで、本願発明の対象となるの
は検査の対象となるLSIチップ200を除外した部分で
あることに注意する必要がある。検査の対象となるLS
Iチップ200はその検査時に本願発明に係わるマイクロ
プローブのコンタクト部と接触する接点パッド210を有
している。この接点パッドに本願発明のマイクロプロー
ブのコンタクト部101が接触することによって検査が可
能となる。コンタクト部101およびそれに接続されてい
る金属リード110は実際はシリコン基板120との間に介在
するポリイミド等の有機被膜層130上に形成されてい
る。また、図2には図示されていないが、有機被膜層と
シリコン基板との間に酸化シリコン等の酸化被膜が介在
することもある。そして、コンタクト部101の直下には
キャビテイ140が形成されている。
【0018】かかる構造を採用するのはコンタクト部の
上下動のフレキシビリテイーを担保するためである。す
なわち、例えば検査対象となるLSIが一定の段差250
を有していたとしても有機被膜層130の弾力性およびキ
ャビテイ140によってその段差を吸収し、一定の接触圧
でコンタクト部101と接点パッド210が接触することが可
能となる。このように本願発明はコンタクト部ごとにキ
ャビテイ140を構成しているので、LSIチップの高低
差に対して許容性の大きいプローブを実現できるという
特長を有している。もちろん、LSIチップによっては
ある面積内であればさほど高低差が生じえないものもあ
ろう。従って、かかる場合においては数個のコンタクト
部に対してその直下に一のキャビテイを形成するという
構造にしてもよい。
上下動のフレキシビリテイーを担保するためである。す
なわち、例えば検査対象となるLSIが一定の段差250
を有していたとしても有機被膜層130の弾力性およびキ
ャビテイ140によってその段差を吸収し、一定の接触圧
でコンタクト部101と接点パッド210が接触することが可
能となる。このように本願発明はコンタクト部ごとにキ
ャビテイ140を構成しているので、LSIチップの高低
差に対して許容性の大きいプローブを実現できるという
特長を有している。もちろん、LSIチップによっては
ある面積内であればさほど高低差が生じえないものもあ
ろう。従って、かかる場合においては数個のコンタクト
部に対してその直下に一のキャビテイを形成するという
構造にしてもよい。
【0019】本願発明に係わる構造を形成する方法の一
例について示す。まず、図3に示すようにシリコン基板
120上に数千オングストロームの厚さを有する酸化シリ
コンの被膜300を形成する。その後図4に示すように、
フォトリソグラフィとエッチング法を用いてシリコン被
膜300上に微孔310を形成する。この際に、この微孔の位
置は検査の対象となるLSIと図2に示すように相互に
対向・接触させた時にLSI上の接点パッドの位置と整
合するものである必要がある。この条件を確保するため
に、フォトリソグラフィにおけるパターンは検査対象と
なるLSIのパターンをそのまま用いることができる。
例について示す。まず、図3に示すようにシリコン基板
120上に数千オングストロームの厚さを有する酸化シリ
コンの被膜300を形成する。その後図4に示すように、
フォトリソグラフィとエッチング法を用いてシリコン被
膜300上に微孔310を形成する。この際に、この微孔の位
置は検査の対象となるLSIと図2に示すように相互に
対向・接触させた時にLSI上の接点パッドの位置と整
合するものである必要がある。この条件を確保するため
に、フォトリソグラフィにおけるパターンは検査対象と
なるLSIのパターンをそのまま用いることができる。
【0020】その後プラズマエッチング法でシリコン基
板をエッチングする。この結果、シリコン基板は微孔31
0直下のみが選択的に等方性にエッチングされ、シリコ
ン酸化膜の微孔の直径よりも相対的に大きなキャビテイ
140が形成される。
板をエッチングする。この結果、シリコン基板は微孔31
0直下のみが選択的に等方性にエッチングされ、シリコ
ン酸化膜の微孔の直径よりも相対的に大きなキャビテイ
140が形成される。
【0021】次に図5に示すように全体に数μmの厚さ
を有する有機被膜層130を形成する。この有機被膜層130
はポリイミドなどを液体状態でスピンコーテイングによ
って塗布されるものであるが、その粘性が大きいために
微孔310からキャビテイ中に落下することはない。そし
て、この結果キャビテイ上に有機被膜のダイアフラムが
形成される。その後、図6に示されるように金属のリー
ド110が形成される。このリードの材質は金、銅などの
低抵抗の金属およびその合金が望ましい。そしてさら
に、図7のようにフォトレジスト層320が塗布され、パ
ターンニングし、コンタクト部が形成されるべき部分に
のみフォトレジスト層が存在しない部分330を形成す
る。最後に、図8に示すように電気めっき法によってそ
のフォトレジスト層が存在しない部分330に金属の突起
が形成される。このコンタクト部に使用される金属とし
ては抵抗の少ない金、銅などの金属が望ましい。その
後、フォトレジスト層を適当な手段で除去すれば本願発
明の構造を得る。
を有する有機被膜層130を形成する。この有機被膜層130
はポリイミドなどを液体状態でスピンコーテイングによ
って塗布されるものであるが、その粘性が大きいために
微孔310からキャビテイ中に落下することはない。そし
て、この結果キャビテイ上に有機被膜のダイアフラムが
形成される。その後、図6に示されるように金属のリー
ド110が形成される。このリードの材質は金、銅などの
低抵抗の金属およびその合金が望ましい。そしてさら
に、図7のようにフォトレジスト層320が塗布され、パ
ターンニングし、コンタクト部が形成されるべき部分に
のみフォトレジスト層が存在しない部分330を形成す
る。最後に、図8に示すように電気めっき法によってそ
のフォトレジスト層が存在しない部分330に金属の突起
が形成される。このコンタクト部に使用される金属とし
ては抵抗の少ない金、銅などの金属が望ましい。その
後、フォトレジスト層を適当な手段で除去すれば本願発
明の構造を得る。
【0022】(実施例2)図9に本願発明の他の態様に
よる実施例を示す。実施例1と共通な要素については同
じ参照番号で以下説明する。実施例2は断面図である図
9に示すとおり、有機被膜130の微孔を集中的に一定の
領域に複数形成し、その直下にキャビテイ140を設け、
そのキャビテイ上にコンタクト部101とそれに接続され
ているリード110を設けるものである。
よる実施例を示す。実施例1と共通な要素については同
じ参照番号で以下説明する。実施例2は断面図である図
9に示すとおり、有機被膜130の微孔を集中的に一定の
領域に複数形成し、その直下にキャビテイ140を設け、
そのキャビテイ上にコンタクト部101とそれに接続され
ているリード110を設けるものである。
【0023】実施例2に係わるものの製造工程を図10
から図14において示す。なお、これらの図においては
断面図(図10A〜14A)およびそれに対応する上面
図(図10B〜14B)をともに示す。
から図14において示す。なお、これらの図においては
断面図(図10A〜14A)およびそれに対応する上面
図(図10B〜14B)をともに示す。
【0024】まず、図10Aに示すようにシリコン基板
120上に有機被膜130を均一に塗布し、ベークすることに
よって硬化し、パターンニングを経た後に、直径5μm
程度の微孔400を一定の領域420に集中して複数個形成す
る。次に図11Aのように、プラズマエッチングによっ
てシリコン基板120を等方性エッチングする。この結
果、この微孔の直下にキャビテイ140が形成される。図
12Aのように、この有機被膜130のダイアフラム上に
金属リード110の配線を形成する。次に図13Aに示す
ように、フォトレジストを塗布し、ダイアフラム上に露
出部分を形成する。最後に図14Aのように電気めっき
法によってコンタクト部101をダイアフラム上に形成
し、フォトレジスト層を除去することによって所望の構
造を得る。上記説明を補足するために適宜上面図である
図10B〜14Bを参照されたい。
120上に有機被膜130を均一に塗布し、ベークすることに
よって硬化し、パターンニングを経た後に、直径5μm
程度の微孔400を一定の領域420に集中して複数個形成す
る。次に図11Aのように、プラズマエッチングによっ
てシリコン基板120を等方性エッチングする。この結
果、この微孔の直下にキャビテイ140が形成される。図
12Aのように、この有機被膜130のダイアフラム上に
金属リード110の配線を形成する。次に図13Aに示す
ように、フォトレジストを塗布し、ダイアフラム上に露
出部分を形成する。最後に図14Aのように電気めっき
法によってコンタクト部101をダイアフラム上に形成
し、フォトレジスト層を除去することによって所望の構
造を得る。上記説明を補足するために適宜上面図である
図10B〜14Bを参照されたい。
【0025】このような方式を採用することによって、
実施例1とは異なり微孔の上に有機被膜を塗布する代わ
りに、予め塗布した有機被膜上に微孔を形成する方式で
あるため、さらに高い歩留りが期待できる。
実施例1とは異なり微孔の上に有機被膜を塗布する代わ
りに、予め塗布した有機被膜上に微孔を形成する方式で
あるため、さらに高い歩留りが期待できる。
【0026】(実施例3)図15に本願発明に関する別
の実施例を示す。この構造は全体が片持ちばり構造とな
っており、実施例1,2に見られる球状のコンタクト部
の代わりに針状のコンタクト部101を採用する。また、
層の積層構造は有機被膜を用いず、酸化シリコン層120
のみで構成されている。
の実施例を示す。この構造は全体が片持ちばり構造とな
っており、実施例1,2に見られる球状のコンタクト部
の代わりに針状のコンタクト部101を採用する。また、
層の積層構造は有機被膜を用いず、酸化シリコン層120
のみで構成されている。
【0027】この製造工程を図16〜20に示す。実施
例2の時と同じく、一部の図面については上面図も添付
する。図16Aに示すように、シリコン基板120上の所
定の位置にフォトレジスト320を残存させる。このフォ
トレジストは図16Bに示すように円形を呈する。次
に、全体を図17に示すように等方性エッチングする。
この結果、フォトレジスト部分のみがエッチングされず
突起状に残存する。その後図18に示すように、この表
面を熱酸化して酸化被膜300を形成する。さらに、突起
の近傍の酸化層の一部に微孔を設けた後に、エッチング
等の方法を施すことによって図19Aに示すように酸化
皮膜がキャビテイ430上に張り出した形状を得る。その
後図20Aのように、金属リード110を施し、最後にシ
リコン層を等方性エッチングすることによって図15の
ような片持ちばり構造を得る。
例2の時と同じく、一部の図面については上面図も添付
する。図16Aに示すように、シリコン基板120上の所
定の位置にフォトレジスト320を残存させる。このフォ
トレジストは図16Bに示すように円形を呈する。次
に、全体を図17に示すように等方性エッチングする。
この結果、フォトレジスト部分のみがエッチングされず
突起状に残存する。その後図18に示すように、この表
面を熱酸化して酸化被膜300を形成する。さらに、突起
の近傍の酸化層の一部に微孔を設けた後に、エッチング
等の方法を施すことによって図19Aに示すように酸化
皮膜がキャビテイ430上に張り出した形状を得る。その
後図20Aのように、金属リード110を施し、最後にシ
リコン層を等方性エッチングすることによって図15の
ような片持ちばり構造を得る。
【0028】この構造はコンタクト部が針状であるため
安定した電気的接触が実現可能となる。
安定した電気的接触が実現可能となる。
【0029】
【発明の効果】本願発明においてはプローブの構造が半
導体加工技術を用いてバッチ式で作られるため、非常に
微小な構造が比較的簡単な工程で製造可能である。そし
て、基板の材料として検査の対象となるチップの基板材
料と同一のシリコンを用いているために、加速試験の昇
温時に熱膨張による位置ずれが発生しない。また、大面
積のプローブを作成することも可能である。
導体加工技術を用いてバッチ式で作られるため、非常に
微小な構造が比較的簡単な工程で製造可能である。そし
て、基板の材料として検査の対象となるチップの基板材
料と同一のシリコンを用いているために、加速試験の昇
温時に熱膨張による位置ずれが発生しない。また、大面
積のプローブを作成することも可能である。
【0030】さらに、本願発明に係わるプローブ構造に
よれば、ダイ状態での品質保証が可能となるので、マル
チチップモジュールの実現が容易になるという特長があ
る。このことによって、チップの高機能化・低コスト化
が可能となる。
よれば、ダイ状態での品質保証が可能となるので、マル
チチップモジュールの実現が容易になるという特長があ
る。このことによって、チップの高機能化・低コスト化
が可能となる。
【図1】本願発明に係わるマイクロプローブを上から見
た図である。
た図である。
【図2】本願発明のマイクロプローブの断面図であると
ともに、検査時における被検査物との位置関係を示す。
ともに、検査時における被検査物との位置関係を示す。
【図3】本願発明のマイクロプローブを形成する一ステ
ップを示した図である。
ップを示した図である。
【図4】本願発明のマイクロプローブを形成する一ステ
ップを示した図である。
ップを示した図である。
【図5】本願発明のマイクロプローブを形成する一ステ
ップを示した図である。
ップを示した図である。
【図6】本願発明のマイクロプローブを形成する一ステ
ップを示した図である。
ップを示した図である。
【図7】本願発明のマイクロプローブを形成する一ステ
ップを示した図である。
ップを示した図である。
【図8】本願発明のマイクロプローブを形成する一ステ
ップを示した図である。
ップを示した図である。
【図9】本願発明のマイクロプローブの一実施例であ
る。
る。
【図10】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図11】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図12】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図13】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図14】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図15】本願発明のマイクロプローブの一実施例であ
る。
る。
【図16】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図17】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図18】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図19】本願発明のマイクロプローブを形成する一ス
テップを示した図である。
テップを示した図である。
【図20】本願発明のマイクロプローブを形成する一ス
テップを示した図である。図において、101は導電性の
コンタクト部、110はリード部、120は基板、130は有機
被膜層、140はキャビテイ、300は酸化被膜層、310は微
孔、320はフォトレジスト層をそれぞれ示す。
テップを示した図である。図において、101は導電性の
コンタクト部、110はリード部、120は基板、130は有機
被膜層、140はキャビテイ、300は酸化被膜層、310は微
孔、320はフォトレジスト層をそれぞれ示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 惇夫 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 東京基礎研 究所内 (72)発明者 森 新一郎 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 東京基礎研 究所内 (56)参考文献 特開 平3−60141(JP,A) 特開 平3−127845(JP,A) 特開 昭59−141239(JP,A) 特開 平6−230030(JP,A) 特開 平6−18555(JP,A) 特開 平4−79342(JP,A) 特開 平7−209334(JP,A) 特開 昭63−25564(JP,A)
Claims (4)
- 【請求項1】半導体装置を検査するためのプローブ構造
であって、 複数のキャビテイを有する基板と、 前記複数のキャビテイ上の少なくとも一部と前記基板と
を被覆する有機被膜と、 前記有機被膜上に形成され、検査の対象となる半導体装
置に前記プローブ構造を対向・接触させた時に前記半導
体装置上に配置されているコンタクトパッドと接触する
位置であって、かつ、前記複数のキャビテイの直上に配
置されている導電性の突出部と、 前記突出部に接続されている導電性のリード部と、 を含むプローブ構造。 - 【請求項2】半導体装置を検査するためのプローブ構造
であって、 複数のキャビテイを有する基板と、 前記基板に形成された複数のキャビテイ上の少なくとも
一部と前記基板とを被覆する第一の被膜であって、上記
基板に比べて耐エッチング特性が優れている第一の皮膜
と、 前記第一の被膜上に形成され、これを被覆する弾性を有
する第二の被膜と、 前記第二の被膜上に形成され、検査の対象となる前記半
導体装置に前記プローブ構造を対向・接触させた時に前
記半導体装置上に配置されているコンタクトパッドと接
触する位置であって、かつ、前記キャビテイの直上に配
置されている導電性の突出部と、 前記突出部に接続されている導電性のリード部と、 を含むプローブ構造。 - 【請求項3】半導体装置を検査するためのプローブ構造
であって、 基板上に形成されており、前記基板は検査の対象となる
半導体装置に前記プローブ構造を対向・接触させたとき
に前記半導体装置上に配置されているコンタクトパッド
と位置的に整合するように形成された複数のキャビテイ
を有し、前記キャビテイは弾力性を有する薄膜で被覆さ
れ、前記薄膜上に形成されており前記キャビテイの直上
に位置する導電性材料による突出部を具備する、プロー
ブ構造。 - 【請求項4】半導体装置を検査するためのプローブ構造
を形成する方法であって、 基板上に前記基板と比べて耐エッチング特性の優れる第
一の皮膜を形成するステップと、 前記第一の皮膜に所定のパターンで孔を形成するステッ
プと、 前記孔を利用してエッチングを前記基板に施し、前記孔
の直下にキャビテイを形成するステップと、 前記第一の皮膜上に弾性を有する第二の皮膜を形成する
ステップと、 前記キャビテイの直上であって、前記第二の皮膜上に、
導電性を有する突出部を形成するステップと、 前記突出部に接続される導電路を形成するステップと、 を含む、プローブ構造の形成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5244385A JP2710544B2 (ja) | 1993-09-30 | 1993-09-30 | プローブ構造、プローブ構造の形成方法 |
EP94307096A EP0646800A1 (en) | 1993-09-30 | 1994-09-28 | Probe for testing semi-conductor chips |
US08/321,503 US5625298A (en) | 1993-09-30 | 1994-10-12 | Semi-conductor chip test probe |
US08/736,543 US5723347A (en) | 1993-09-30 | 1996-10-24 | Semi-conductor chip test probe and process for manufacturing the probe |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5244385A JP2710544B2 (ja) | 1993-09-30 | 1993-09-30 | プローブ構造、プローブ構造の形成方法 |
US08/321,503 US5625298A (en) | 1993-09-30 | 1994-10-12 | Semi-conductor chip test probe |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07113842A JPH07113842A (ja) | 1995-05-02 |
JP2710544B2 true JP2710544B2 (ja) | 1998-02-10 |
Family
ID=26536714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5244385A Expired - Fee Related JP2710544B2 (ja) | 1993-09-30 | 1993-09-30 | プローブ構造、プローブ構造の形成方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US5625298A (ja) |
EP (1) | EP0646800A1 (ja) |
JP (1) | JP2710544B2 (ja) |
Families Citing this family (123)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5716218A (en) | 1991-06-04 | 1998-02-10 | Micron Technology, Inc. | Process for manufacturing an interconnect for testing a semiconductor die |
US6414506B2 (en) | 1993-09-03 | 2002-07-02 | Micron Technology, Inc. | Interconnect for testing semiconductor dice having raised bond pads |
US6499216B1 (en) | 1994-07-07 | 2002-12-31 | Tessera, Inc. | Methods and structures for electronic probing arrays |
US6690186B2 (en) | 1994-07-07 | 2004-02-10 | Tessera, Inc. | Methods and structures for electronic probing arrays |
US5886877A (en) * | 1995-10-13 | 1999-03-23 | Meiko Electronics Co., Ltd. | Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board |
SE505383C2 (sv) * | 1995-11-06 | 1997-08-18 | Reinhold Strandberg | Förfarande för tillverkning av kontaktplattor på mönsterkort samt adapterkort för användning vid en apparat för testning av med elektriska ledningsbanor försedda mönsterkort |
KR100202998B1 (ko) * | 1995-12-02 | 1999-06-15 | 남재우 | 마이크로 팁을 갖는 웨이퍼 프로브 카드 및 그 제조방법 |
JPH09199552A (ja) * | 1996-01-23 | 1997-07-31 | Aging Tesuta Kaihatsu Kyodo Kumiai | 微細構造の接触部を有する回路素子のための測定用プローバ |
US5869974A (en) * | 1996-04-01 | 1999-02-09 | Micron Technology, Inc. | Micromachined probe card having compliant contact members for testing semiconductor wafers |
US6310484B1 (en) * | 1996-04-01 | 2001-10-30 | Micron Technology, Inc. | Semiconductor test interconnect with variable flexure contacts |
JP3022312B2 (ja) * | 1996-04-15 | 2000-03-21 | 日本電気株式会社 | プローブカードの製造方法 |
JP2000512065A (ja) * | 1996-05-24 | 2000-09-12 | テセラ,インコーポレイテッド | 超小型電子素子のコネクタ |
US5914613A (en) * | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
JP3099754B2 (ja) * | 1996-10-23 | 2000-10-16 | 日本電気株式会社 | プローブカードの製造方法 |
US5828226A (en) * | 1996-11-06 | 1998-10-27 | Cerprobe Corporation | Probe card assembly for high density integrated circuits |
JPH10260224A (ja) | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体検査装置及びこれを用いた検査方法 |
JPH10260223A (ja) | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体検査装置及びこれを用いた検査方法 |
US6016060A (en) * | 1997-03-25 | 2000-01-18 | Micron Technology, Inc. | Method, apparatus and system for testing bumped semiconductor components |
US5962921A (en) | 1997-03-31 | 1999-10-05 | Micron Technology, Inc. | Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps |
FR2762140B1 (fr) | 1997-04-10 | 2000-01-14 | Mesatronic | Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices |
US6409521B1 (en) | 1997-05-06 | 2002-06-25 | Gryphics, Inc. | Multi-mode compliant connector and replaceable chip module utilizing the same |
US5926029A (en) * | 1997-05-27 | 1999-07-20 | International Business Machines Corporation | Ultra fine probe contacts |
US5931685A (en) * | 1997-06-02 | 1999-08-03 | Micron Technology, Inc. | Interconnect for making temporary electrical connections with bumped semiconductor components |
US6040702A (en) * | 1997-07-03 | 2000-03-21 | Micron Technology, Inc. | Carrier and system for testing bumped semiconductor components |
US5973405A (en) | 1997-07-22 | 1999-10-26 | Dytak Corporation | Composite electrical contact structure and method for manufacturing the same |
US6249135B1 (en) * | 1997-09-19 | 2001-06-19 | Fujitsu Limited | Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage |
JP3123483B2 (ja) * | 1997-10-28 | 2001-01-09 | 日本電気株式会社 | プローブカード及びプローブカード形成方法 |
US6018249A (en) * | 1997-12-11 | 2000-01-25 | Micron Technolgoy, Inc. | Test system with mechanical alignment for semiconductor chip scale packages and dice |
JP3693218B2 (ja) * | 1998-03-09 | 2005-09-07 | 富士通株式会社 | 半導体装置用コンタクタ |
US20010024127A1 (en) | 1998-03-30 | 2001-09-27 | William E. Bernier | Semiconductor testing using electrically conductive adhesives |
US6337577B1 (en) | 1998-05-11 | 2002-01-08 | Micron Technology, Inc. | Interconnect and system for testing bumped semiconductor components with on-board multiplex circuitry for expanding tester resources |
US6246250B1 (en) | 1998-05-11 | 2001-06-12 | Micron Technology, Inc. | Probe card having on-board multiplex circuitry for expanding tester resources |
US6677776B2 (en) * | 1998-05-11 | 2004-01-13 | Micron Technology, Inc. | Method and system having switching network for testing semiconductor components on a substrate |
US6256882B1 (en) * | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6777965B1 (en) | 1998-07-28 | 2004-08-17 | Micron Technology, Inc. | Interposer for electrically coupling a semiconductive device to an electrical apparatus |
US6344752B1 (en) | 1998-08-12 | 2002-02-05 | Tokyo Electron Limited | Contactor and production method for contractor |
US6414501B2 (en) | 1998-10-01 | 2002-07-02 | Amst Co., Ltd. | Micro cantilever style contact pin structure for wafer probing |
US6137297A (en) * | 1999-01-06 | 2000-10-24 | Vertest Systemsn Corp. | Electronic test probe interface assembly and method of manufacture |
US6242935B1 (en) | 1999-01-21 | 2001-06-05 | Micron Technology, Inc. | Interconnect for testing semiconductor components and method of fabrication |
JP2003536203A (ja) | 1999-02-02 | 2003-12-02 | グリフィクス インコーポレーティッド | プリント回路基板及び電気装置のための低挿入力又はゼロ挿入力のコネクタ |
US6242932B1 (en) | 1999-02-19 | 2001-06-05 | Micron Technology, Inc. | Interposer for semiconductor components having contact balls |
US6819127B1 (en) | 1999-02-19 | 2004-11-16 | Micron Technology, Inc. | Method for testing semiconductor components using interposer |
JP4414502B2 (ja) | 1999-02-25 | 2010-02-10 | 東京エレクトロン株式会社 | プロービングカード |
US6750551B1 (en) * | 1999-12-28 | 2004-06-15 | Intel Corporation | Direct BGA attachment without solder reflow |
US6980017B1 (en) * | 1999-03-10 | 2005-12-27 | Micron Technology, Inc. | Test interconnect for bumped semiconductor components and method of fabrication |
US6222280B1 (en) | 1999-03-22 | 2001-04-24 | Micron Technology, Inc. | Test interconnect for semiconductor components having bumped and planar contacts |
US6437591B1 (en) | 1999-03-25 | 2002-08-20 | Micron Technology, Inc. | Test interconnect for bumped semiconductor components and method of fabrication |
US6399900B1 (en) * | 1999-04-30 | 2002-06-04 | Advantest Corp. | Contact structure formed over a groove |
US6578264B1 (en) * | 1999-06-04 | 2003-06-17 | Cascade Microtech, Inc. | Method for constructing a membrane probe using a depression |
US6285203B1 (en) | 1999-06-14 | 2001-09-04 | Micron Technology, Inc. | Test system having alignment member for aligning semiconductor components |
US6218203B1 (en) * | 1999-06-28 | 2001-04-17 | Advantest Corp. | Method of producing a contact structure |
AU5224499A (en) * | 1999-07-21 | 2001-02-13 | Cascade Microtech, Inc. | Membrane probing system |
EP1204988A2 (en) * | 1999-08-02 | 2002-05-15 | Gryphics, Inc. | Controlled compliance fine pitch interconnect |
US6830460B1 (en) * | 1999-08-02 | 2004-12-14 | Gryphics, Inc. | Controlled compliance fine pitch interconnect |
JP2001077495A (ja) * | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | 電子部品用コンタクタ及び電子部品の試験方法 |
JP2001091543A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置 |
JP2001091544A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置の製造方法 |
DE10001117A1 (de) | 2000-01-13 | 2001-07-26 | Infineon Technologies Ag | Testvorrichtung für ein Halbleiterbauelement |
US6250933B1 (en) * | 2000-01-20 | 2001-06-26 | Advantest Corp. | Contact structure and production method thereof |
US6957963B2 (en) * | 2000-01-20 | 2005-10-25 | Gryphics, Inc. | Compliant interconnect assembly |
JP2003520454A (ja) * | 2000-01-20 | 2003-07-02 | グリフィクス インコーポレーティッド | フレキシブルなコンプライアンス相互連結アセンブリ |
US6657448B2 (en) * | 2000-02-21 | 2003-12-02 | Kabushiki Kaisha Nihon Micronics | Electrical connection apparatus |
US6838890B2 (en) * | 2000-02-25 | 2005-01-04 | Cascade Microtech, Inc. | Membrane probing system |
US6586955B2 (en) | 2000-03-13 | 2003-07-01 | Tessera, Inc. | Methods and structures for electronic probing arrays |
US6529027B1 (en) * | 2000-03-23 | 2003-03-04 | Micron Technology, Inc. | Interposer and methods for fabricating same |
JP2001332323A (ja) * | 2000-05-24 | 2001-11-30 | Anritsu Corp | シリコン電極及び高周波接点シート並びにシリコン電極製造方法 |
KR100343402B1 (ko) * | 2000-06-12 | 2002-07-11 | 이억기 | 유연성 프로브 장치 |
JP3921163B2 (ja) * | 2000-09-26 | 2007-05-30 | 株式会社アドバンストシステムズジャパン | スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品 |
DE20114544U1 (de) | 2000-12-04 | 2002-02-21 | Cascade Microtech, Inc., Beaverton, Oreg. | Wafersonde |
US6784378B2 (en) | 2001-02-28 | 2004-08-31 | Georgia Tech Research Corporation | Compliant off-chip interconnects |
WO2002084313A1 (fr) * | 2001-04-18 | 2002-10-24 | Ismeca Holding Sa | Sonde et dispositif de mesure |
US7115986B2 (en) * | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
AU2002327490A1 (en) | 2001-08-21 | 2003-06-30 | Cascade Microtech, Inc. | Membrane probing system |
SG122743A1 (en) * | 2001-08-21 | 2006-06-29 | Micron Technology Inc | Microelectronic devices and methods of manufacture |
US6888256B2 (en) * | 2001-10-31 | 2005-05-03 | Infineon Technologies Ag | Compliant relief wafer level packaging |
SG104293A1 (en) * | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
SG111935A1 (en) | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
SG121707A1 (en) * | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
US6975035B2 (en) * | 2002-03-04 | 2005-12-13 | Micron Technology, Inc. | Method and apparatus for dielectric filling of flip chip on interposer assembly |
SG115459A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
SG115455A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
SG115456A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
WO2003100445A2 (en) * | 2002-05-23 | 2003-12-04 | Cascade Microtech, Inc. | Probe for testing a device under test |
US20040036170A1 (en) * | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
US6846735B1 (en) | 2002-09-05 | 2005-01-25 | Bridge Semiconductor Corporation | Compliant test probe with jagged contact surface |
TW569416B (en) * | 2002-12-19 | 2004-01-01 | Via Tech Inc | High density multi-chip module structure and manufacturing method thereof |
JP2004213923A (ja) * | 2002-12-27 | 2004-07-29 | Anritsu Corp | 接点部材及び該接点部材を用いたマイクロ接点装置 |
JP2004354369A (ja) | 2003-05-01 | 2004-12-16 | Yamaha Corp | プローブユニット及びその製造方法 |
US6984996B2 (en) * | 2003-05-01 | 2006-01-10 | Celerity Research, Inc. | Wafer probing that conditions devices for flip-chip bonding |
US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
WO2005008838A1 (en) | 2003-07-07 | 2005-01-27 | Gryphics, Inc. | Normally closed zero insertion force connector |
JP2005037199A (ja) * | 2003-07-18 | 2005-02-10 | Yamaha Corp | プローブユニット、導通試験方法及びその製造方法 |
US6956386B2 (en) | 2003-08-01 | 2005-10-18 | Amst Company Limited | Micro-cantilever type probe card |
JP2005140677A (ja) * | 2003-11-07 | 2005-06-02 | Japan Electronic Materials Corp | プローブシート及びこれを用いたプローブシートユニット |
JP4008408B2 (ja) * | 2003-11-07 | 2007-11-14 | 日本電子材料株式会社 | プローブカード |
JP2005156365A (ja) * | 2003-11-26 | 2005-06-16 | Shinko Electric Ind Co Ltd | 電気特性測定用プローブ及びその製造方法 |
JP2007517231A (ja) | 2003-12-24 | 2007-06-28 | カスケード マイクロテック インコーポレイテッド | アクティブ・ウェハプローブ |
US7282932B2 (en) * | 2004-03-02 | 2007-10-16 | Micron Technology, Inc. | Compliant contact pin assembly, card system and methods thereof |
EP1766426B1 (en) * | 2004-07-07 | 2013-09-11 | Cascade Microtech, Inc. | Probe head having a membrane suspended probe |
US7348786B2 (en) * | 2004-08-31 | 2008-03-25 | Georgia Tech Research Corporation | Probe module for testing chips with electrical and optical input/output interconnects, methods of use, and methods of fabrication |
KR20070058522A (ko) | 2004-09-13 | 2007-06-08 | 캐스케이드 마이크로테크 인코포레이티드 | 양측 프루빙 구조 |
US7249955B2 (en) * | 2004-12-30 | 2007-07-31 | Intel Corporation | Connection of package, board, and flex cable |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
JP4916903B2 (ja) * | 2007-02-06 | 2012-04-18 | 株式会社日本マイクロニクス | プローブの製造方法 |
JP5207659B2 (ja) * | 2007-05-22 | 2013-06-12 | キヤノン株式会社 | 半導体装置 |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
TWI368743B (en) * | 2008-11-04 | 2012-07-21 | King Yuan Electronics Co Ltd | Probe card assembly and probes therein |
US8410806B2 (en) | 2008-11-21 | 2013-04-02 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
US8895358B2 (en) * | 2009-09-11 | 2014-11-25 | Stats Chippac, Ltd. | Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP |
US8427186B2 (en) * | 2010-01-12 | 2013-04-23 | Formfactor, Inc. | Probe element having a substantially zero stiffness and applications thereof |
US8420950B2 (en) * | 2010-03-02 | 2013-04-16 | Stats Chippac Ltd. | Circuit system with leads and method of manufacture thereof |
KR101692956B1 (ko) * | 2010-09-20 | 2017-01-04 | 삼성전자 주식회사 | 테이프 패키지 |
CN102539033B (zh) * | 2012-03-09 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | 微机电系统压力传感器的制作方法 |
US10003149B2 (en) | 2014-10-25 | 2018-06-19 | ComponentZee, LLC | Fluid pressure activated electrical contact devices and methods |
US9577358B2 (en) * | 2014-10-25 | 2017-02-21 | ComponentZee, LLC | Fluid pressure activated electrical contact devices and methods |
US9679862B2 (en) * | 2014-11-28 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device having conductive bumps of varying heights |
US10062666B2 (en) | 2015-10-30 | 2018-08-28 | Advanced Research Corporation | Catch flexure systems, devices and methods |
JP6770798B2 (ja) * | 2015-11-20 | 2020-10-21 | 日本電子材料株式会社 | コンタクトプローブ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3994009A (en) * | 1973-02-12 | 1976-11-23 | Honeywell Inc. | Stress sensor diaphragms over recessed substrates |
DE8617408U1 (de) * | 1986-06-30 | 1986-08-21 | Siemens AG, 1000 Berlin und 8000 München | Kontaktiervorrichtung für zu prüfende Bauelemente der Mikroelektronik |
US4924589A (en) * | 1988-05-16 | 1990-05-15 | Leedy Glenn J | Method of making and testing an integrated circuit |
US5095401A (en) * | 1989-01-13 | 1992-03-10 | Kopin Corporation | SOI diaphragm sensor |
US5012087A (en) * | 1989-04-13 | 1991-04-30 | General Electric Company | Fiber optic safety system |
US5012187A (en) * | 1989-11-03 | 1991-04-30 | Motorola, Inc. | Method for parallel testing of semiconductor devices |
US5264696A (en) * | 1991-05-20 | 1993-11-23 | Olympus Optical Co., Ltd. | Cantilever chip for scanning probe microscope having first and second probes formed with different aspect ratios |
US5351412A (en) * | 1991-06-11 | 1994-10-04 | International Business Machines Corporation | Micro positioning device |
US5264787A (en) * | 1991-08-30 | 1993-11-23 | Hughes Aircraft Company | Rigid-flex circuits with raised features as IC test probes |
DE4301420C2 (de) * | 1993-01-20 | 2002-04-25 | Advantest Corp | Kontaktierungsvorrichtung |
-
1993
- 1993-09-30 JP JP5244385A patent/JP2710544B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-28 EP EP94307096A patent/EP0646800A1/en not_active Withdrawn
- 1994-10-12 US US08/321,503 patent/US5625298A/en not_active Expired - Fee Related
-
1996
- 1996-10-24 US US08/736,543 patent/US5723347A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5723347A (en) | 1998-03-03 |
JPH07113842A (ja) | 1995-05-02 |
EP0646800A1 (en) | 1995-04-05 |
US5625298A (en) | 1997-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2710544B2 (ja) | プローブ構造、プローブ構造の形成方法 | |
US6788094B2 (en) | Wafer-level burn-in and test | |
EP0898712B1 (en) | Wafer-level burn-in and test | |
US6064213A (en) | Wafer-level burn-in and test | |
JP3343540B2 (ja) | フォトリソグラフィで形成するコンタクトストラクチャ | |
US5828226A (en) | Probe card assembly for high density integrated circuits | |
US6620633B2 (en) | Method for testing bumped semiconductor components | |
JP4514855B2 (ja) | プロービングカードの製造方法 | |
US5926029A (en) | Ultra fine probe contacts | |
KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
JP2003207523A (ja) | コンタクタ及びその製造方法並びにコンタクト方法 | |
KR20010086060A (ko) | 상승된 접촉 요소를 구비한 웨이퍼를 탐침 검사하기 위한탐침 카드 | |
KR20120112879A (ko) | 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법 | |
KR20010113485A (ko) | 접촉 구조 및 그 조립 메카니즘 | |
US9052341B2 (en) | Probe card and manufacturing method thereof | |
KR20010106477A (ko) | 반도체소자검사용 기판의 제조방법 | |
TWI431278B (zh) | 半導體測試探針卡空間變換器的製造方法 | |
JP2004029035A (ja) | 接続装置 | |
KR20010015229A (ko) | 시트 바디를 구비한 검사 프로브 | |
JPH1172512A (ja) | プローブカードおよびその形成方法 | |
EP1321978B1 (en) | Contact structure | |
JP2002176082A (ja) | 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法 | |
JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
JP2000353728A (ja) | ウエハー基板型プローブカード | |
JP2000009795A (ja) | ベアチップ検査用プローブ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |