JP3343540B2 - フォトリソグラフィで形成するコンタクトストラクチャ - Google Patents
フォトリソグラフィで形成するコンタクトストラクチャInfo
- Publication number
- JP3343540B2 JP3343540B2 JP2000010297A JP2000010297A JP3343540B2 JP 3343540 B2 JP3343540 B2 JP 3343540B2 JP 2000010297 A JP2000010297 A JP 2000010297A JP 2000010297 A JP2000010297 A JP 2000010297A JP 3343540 B2 JP3343540 B2 JP 3343540B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- insulating layer
- substrate
- contact structure
- structure according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
Description
【０００１】
【発明の属する技術分野】この発明は、電子回路や電子
部品のパッド、電極あるいはリードのような接触対象物
との電気的接触を実現するためのコンタクトストラクチ
ャ（接触構造）に関する。特に本発明は、半導体ウェ
ハ、半導体チップ、半導体部品パッケージ又はプリント
回路基板などを高周波数、高集積度かつ高品質で試験す
るために使用するプローブカードやその等価物に搭載す
るためのコンタクトストラクチャに関する。
部品のパッド、電極あるいはリードのような接触対象物
との電気的接触を実現するためのコンタクトストラクチ
ャ（接触構造）に関する。特に本発明は、半導体ウェ
ハ、半導体チップ、半導体部品パッケージ又はプリント
回路基板などを高周波数、高集積度かつ高品質で試験す
るために使用するプローブカードやその等価物に搭載す
るためのコンタクトストラクチャに関する。
【０００２】
【従来の技術】ＬＳＩやＶＬＳＩ回路のような、高密度
で高速度の電子部品をテストする場合には、プローブコ
ンタクタのような、高性能コンタクトストラクチャ（接
触構造）を使用しなければならない。本発明におけるコ
ンタクトストラクチャは、バーンインを含む、半導体ウ
ェハや半導体ダイのテストといった応用に限定されるも
のではなく、半導体パッケージ部品やプリント回路基盤
等のテストやバーンインテストへの応用、あるいは試験
以外のより一般的で広範囲な応用、例えば電子部品のリ
ードや端子ピン等にも実施可能である。しかし、説明を
容易にするために、以下における本発明の開示では、主
に半導体ウェハテストの応用を基にして、本発明の説明
をする。
で高速度の電子部品をテストする場合には、プローブコ
ンタクタのような、高性能コンタクトストラクチャ（接
触構造）を使用しなければならない。本発明におけるコ
ンタクトストラクチャは、バーンインを含む、半導体ウ
ェハや半導体ダイのテストといった応用に限定されるも
のではなく、半導体パッケージ部品やプリント回路基盤
等のテストやバーンインテストへの応用、あるいは試験
以外のより一般的で広範囲な応用、例えば電子部品のリ
ードや端子ピン等にも実施可能である。しかし、説明を
容易にするために、以下における本発明の開示では、主
に半導体ウェハテストの応用を基にして、本発明の説明
をする。
【０００３】被試験（テスト）半導体部品が半導体ウェ
ハである場合、半導体ウェハを自動的にテストするため
に、ＩＣテスタのような半導体テストシステムは、一般
に例えば自動ウェハプローバーのようなハンドラと組み
合わせて用いられる。そのような構成例を、第１図に示
す。この図において、半導体テストシステムは通常、別
のハウジングであるテストヘッド１００を有しており、
そのテストヘッド１００はケーブル束でテストシステム
のメインフレイムに接続されている。テストヘッド１０
０とハンドラ４００は、例えばマニピュレータ５００と
駆動モータ５１０により機械的に位置合わせされ、互い
に機械的電気的に相互接続する。被試験半導体ウェハ
は、ハンドラによって、テストヘッド上のテスト位置に
自動的に供給される。
ハである場合、半導体ウェハを自動的にテストするため
に、ＩＣテスタのような半導体テストシステムは、一般
に例えば自動ウェハプローバーのようなハンドラと組み
合わせて用いられる。そのような構成例を、第１図に示
す。この図において、半導体テストシステムは通常、別
のハウジングであるテストヘッド１００を有しており、
そのテストヘッド１００はケーブル束でテストシステム
のメインフレイムに接続されている。テストヘッド１０
０とハンドラ４００は、例えばマニピュレータ５００と
駆動モータ５１０により機械的に位置合わせされ、互い
に機械的電気的に相互接続する。被試験半導体ウェハ
は、ハンドラによって、テストヘッド上のテスト位置に
自動的に供給される。
【０００４】テストヘッド上で、被試験半導体ウェハ
は、半導体テストシステムが発生するテスト信号を受け
る。被試験半導体ウェハ上のＩＣ回路から、そのテスト
信号の結果として発生される出力信号は、半導体テスト
システムに送信され、そこで、期待値と比較され、被試
験半導体ウェハ上のＩＣ回路が正常に機能しているかが
検証される。
は、半導体テストシステムが発生するテスト信号を受け
る。被試験半導体ウェハ上のＩＣ回路から、そのテスト
信号の結果として発生される出力信号は、半導体テスト
システムに送信され、そこで、期待値と比較され、被試
験半導体ウェハ上のＩＣ回路が正常に機能しているかが
検証される。
【０００５】第１図および第２図において、テストヘッ
ド１００と基板用ハンドラ４００は、インターフェイス
部１４０を介して接続されている。インターフェイス部
１４０は例えば、テストヘッドの電気的回路配置に固有
の回路接続を有するパーフォーマンスボード１２０と、
同軸ケーブルと、ポゴピンと、コネクタ等で構成されて
いる。テストヘッド１００内には、テストチャンネルに
対応する多数のプリント回路基板１５０が設けられてい
る。
ド１００と基板用ハンドラ４００は、インターフェイス
部１４０を介して接続されている。インターフェイス部
１４０は例えば、テストヘッドの電気的回路配置に固有
の回路接続を有するパーフォーマンスボード１２０と、
同軸ケーブルと、ポゴピンと、コネクタ等で構成されて
いる。テストヘッド１００内には、テストチャンネルに
対応する多数のプリント回路基板１５０が設けられてい
る。
【０００６】これらのプリント回路基板１５０は、パー
フォーマンスボード１２０上の対応するコンタクト端子
１２１と接続するために、それぞれコネクタ１６０を有
している。基板用ハンドラ４００に対する接触位置を正
確に決定するために、フロッグリング１３０が、パーフ
ォーマンスボード１２０上に備え付けられている。フロ
ッグリング１３０は、ＺＩＦコネクターやポゴピンのよ
うな接続ピン１４１を多数有しており、それら接続ピン
１４１は、同軸ケーブル１２４を介して、パーフォーマ
ンスボード１２０上の接続端子１２１に接続されてい
る。
フォーマンスボード１２０上の対応するコンタクト端子
１２１と接続するために、それぞれコネクタ１６０を有
している。基板用ハンドラ４００に対する接触位置を正
確に決定するために、フロッグリング１３０が、パーフ
ォーマンスボード１２０上に備え付けられている。フロ
ッグリング１３０は、ＺＩＦコネクターやポゴピンのよ
うな接続ピン１４１を多数有しており、それら接続ピン
１４１は、同軸ケーブル１２４を介して、パーフォーマ
ンスボード１２０上の接続端子１２１に接続されてい
る。
【０００７】第２図では、半導体ウェハのテストにおけ
る、ウェハ基板用ハンドラ（ウェハプローバ）４００
や、テストヘッド１００、およびインターフェイス部１
４０の構造をより詳細に示している。第２図に示すよう
に、テストヘッド１００は、基板用ハンドラ４００上に
配置され、インターフェイス部１４０を介して、基板用
ハンドラ４００に、機械的かつ電気的に接続される。基
板用ハンドラ４００において、被試験半導体ウェハ３０
０は、チャック１８０上に搭載される。プローブカード
１７０は、被試験半導体ウェハ３００の上部に設けられ
ている。プローブカード１７０は、テスト時に回路端
子、すなわち被試験半導体ウェハ３００上のＩＣ回路の
各コンタクトターゲットと接触するために、多数のプロ
ーブコンタクタ（例えばカンチレバーやニードル）１９
０を有している。
る、ウェハ基板用ハンドラ（ウェハプローバ）４００
や、テストヘッド１００、およびインターフェイス部１
４０の構造をより詳細に示している。第２図に示すよう
に、テストヘッド１００は、基板用ハンドラ４００上に
配置され、インターフェイス部１４０を介して、基板用
ハンドラ４００に、機械的かつ電気的に接続される。基
板用ハンドラ４００において、被試験半導体ウェハ３０
０は、チャック１８０上に搭載される。プローブカード
１７０は、被試験半導体ウェハ３００の上部に設けられ
ている。プローブカード１７０は、テスト時に回路端
子、すなわち被試験半導体ウェハ３００上のＩＣ回路の
各コンタクトターゲットと接触するために、多数のプロ
ーブコンタクタ（例えばカンチレバーやニードル）１９
０を有している。
【０００８】プローブカード１７０の電気端子または接
触用リセプタクルは、フロッグリング１３０に設置した
接続ピン１４１に電気的に接続される。これら接続ピン
１４１はさらに、パーフォーマンスボード１２０のコン
タクト端子１２１に接続され、そのコンタクト端子１２
１は、それぞれテストヘッド１００のプリント回路基板
１５０に、同軸ケーブル１２４を介して接続される。さ
らに、プリント回路基板１５０は、例えば数百の内部ケ
ーブルを有するケーブル束１１０を介して、半導体テス
トシステム本体に接続されている。
触用リセプタクルは、フロッグリング１３０に設置した
接続ピン１４１に電気的に接続される。これら接続ピン
１４１はさらに、パーフォーマンスボード１２０のコン
タクト端子１２１に接続され、そのコンタクト端子１２
１は、それぞれテストヘッド１００のプリント回路基板
１５０に、同軸ケーブル１２４を介して接続される。さ
らに、プリント回路基板１５０は、例えば数百の内部ケ
ーブルを有するケーブル束１１０を介して、半導体テス
トシステム本体に接続されている。
【０００９】このような構成において、プローブコンタ
クタ１９０は、被試験半導体ウェハにテスト信号を送
り、結果としての出力信号を受けるために、チャック１
８０上にある半導体ウェハ３００の表面と接触する。被
試験半導体ウェハ３００が正常に機能しているかどうか
を検証するために、半導体ウェハ３００からの出力信号
を、半導体テストシステムが発生する期待値と比較す
る。
クタ１９０は、被試験半導体ウェハにテスト信号を送
り、結果としての出力信号を受けるために、チャック１
８０上にある半導体ウェハ３００の表面と接触する。被
試験半導体ウェハ３００が正常に機能しているかどうか
を検証するために、半導体ウェハ３００からの出力信号
を、半導体テストシステムが発生する期待値と比較す
る。
【００１０】第３図は、第２図のプローブカード１７０
の底面図である。この例では、プローブカード１７０に
は、ニードルまたはカンチレバーと呼ばれるプローブコ
ンタクタ１９０を上部に複数個設置した、エポキシリン
グが設けられている。第２図において、半導体ウェハ３
００を搭載したチャック１８０が上方に移動すると、カ
ンチレバー（プローブコンタクタ）１９０の先端は、半
導体ウェハ３００の接続パッドや接続バンプ（突起）に
接触する。カンチレバー１９０の他端は、電線１９４に
接続され、更にその電線１９４は、プローブカード１７
０に形成された伝送ラインに接続されている。伝送ライ
ンは、第２図のポゴピン１４１に接触するために、電極
１９７に接続されている。
の底面図である。この例では、プローブカード１７０に
は、ニードルまたはカンチレバーと呼ばれるプローブコ
ンタクタ１９０を上部に複数個設置した、エポキシリン
グが設けられている。第２図において、半導体ウェハ３
００を搭載したチャック１８０が上方に移動すると、カ
ンチレバー（プローブコンタクタ）１９０の先端は、半
導体ウェハ３００の接続パッドや接続バンプ（突起）に
接触する。カンチレバー１９０の他端は、電線１９４に
接続され、更にその電線１９４は、プローブカード１７
０に形成された伝送ラインに接続されている。伝送ライ
ンは、第２図のポゴピン１４１に接触するために、電極
１９７に接続されている。
【００１１】一般に、プローブカード１７０は、アース
層、電源層、および複数の信号送信ライン層を有するポ
リイミド多層基板で形成されている。周知のように各信
号伝送ラインは、ポリイミドの例えば誘電率、プローブ
カード１７０内の信号のインダクタンスとキャパシタン
スのような様々なパラメターの平衡を保つようにするこ
とで、例えば５０オームのような、特性インピーダンス
が得られるように設計されている。従って、これら信号
伝送ラインはインピーダンス整合しており、被試験ウェ
ハ３００に対する高周波数帯域での良好な動作が実現で
きる。この結果、定常状態では一定電流を供給し、被試
験部品の出力切り替え時には、高電流ピークを供給する
ことができる。またノイズ除去の為に、プローブカード
１７０には、電源層とグラウンド層間に、キャパシタ１
９３と１９５が設けられている。
層、電源層、および複数の信号送信ライン層を有するポ
リイミド多層基板で形成されている。周知のように各信
号伝送ラインは、ポリイミドの例えば誘電率、プローブ
カード１７０内の信号のインダクタンスとキャパシタン
スのような様々なパラメターの平衡を保つようにするこ
とで、例えば５０オームのような、特性インピーダンス
が得られるように設計されている。従って、これら信号
伝送ラインはインピーダンス整合しており、被試験ウェ
ハ３００に対する高周波数帯域での良好な動作が実現で
きる。この結果、定常状態では一定電流を供給し、被試
験部品の出力切り替え時には、高電流ピークを供給する
ことができる。またノイズ除去の為に、プローブカード
１７０には、電源層とグラウンド層間に、キャパシタ１
９３と１９５が設けられている。
【００１２】従来技術によるプローブカードにおける、
高周波帯域の限界を説明するために、プローブカード１
７０の等価回路を第４図に示す。第４図（Ａ）と第４図
（Ｂ）に示すように、プローブカード１７０の信号伝送
ラインは、電極１９７から、ストリップライン１９６
（インピーダンス整合している）、電線１９４、そして
ニードル（カンチレバー）１９０に達する。第４図
（Ｃ）に示すように、電線１９４とニードル１９０はイ
ンピーダンスマッチしていないので、高周波数帯域では
これらの部分は、インダクターＬとして作用する。電線
１９４とニードル１９０の長さは、全体として２０−３
０ｍｍ程度であるから、高周波数帯域でのテストでは、
大幅にその周波数が制限される。
高周波帯域の限界を説明するために、プローブカード１
７０の等価回路を第４図に示す。第４図（Ａ）と第４図
（Ｂ）に示すように、プローブカード１７０の信号伝送
ラインは、電極１９７から、ストリップライン１９６
（インピーダンス整合している）、電線１９４、そして
ニードル（カンチレバー）１９０に達する。第４図
（Ｃ）に示すように、電線１９４とニードル１９０はイ
ンピーダンスマッチしていないので、高周波数帯域では
これらの部分は、インダクターＬとして作用する。電線
１９４とニードル１９０の長さは、全体として２０−３
０ｍｍ程度であるから、高周波数帯域でのテストでは、
大幅にその周波数が制限される。
【００１３】プローブカード１７０の周波数帯域を制限
する他の要素としては、第４図（Ｄ）と第４図（Ｅ）に
示すように、電源用ニードルとグラウンド用ニードルが
ある。テスト時において、電源ラインが充分な電流を高
速に被テスト部品に供給できるのであれば、部品テスト
における動作帯域の制限は深刻ではない。しかし、電源
を供給するために直列に接続される電線１９４とニード
ル１９０（第４図（Ｄ））、そして、電源と信号をグラ
ウンド接続するために直列で接続される電線１９４とニ
ードル１９０（第４図（Ｅ））は、上記のように等価的
にインダクターとなるため、高速の電流動作は大幅に制
限される。
する他の要素としては、第４図（Ｄ）と第４図（Ｅ）に
示すように、電源用ニードルとグラウンド用ニードルが
ある。テスト時において、電源ラインが充分な電流を高
速に被テスト部品に供給できるのであれば、部品テスト
における動作帯域の制限は深刻ではない。しかし、電源
を供給するために直列に接続される電線１９４とニード
ル１９０（第４図（Ｄ））、そして、電源と信号をグラ
ウンド接続するために直列で接続される電線１９４とニ
ードル１９０（第４図（Ｅ））は、上記のように等価的
にインダクターとなるため、高速の電流動作は大幅に制
限される。
【００１４】また、電源ラインへのノイズやサージパル
スを除去してテスト時の被テスト部品の適切な機能が確
保するように、キャパシタ１９３と１９５が、電源ライ
ンとグラウンドラインの間に設置されている。キャパシ
タ１９３は、例えば１０マイクロファラッドのような比
較的大きな値をとり、必要に応じてスイッチを用いて切
り離しできる。キャパシタ１９５は、例えば０．０１マ
イクロファラッドのような比較的小さな値をとり、ＤＵ
Ｔの近くに固定的に設けられている。これらのキャパシ
タは、電源ラインに対する高周波数除去（デカップリン
グ）として作用するので、高周波帯域を制限する。
スを除去してテスト時の被テスト部品の適切な機能が確
保するように、キャパシタ１９３と１９５が、電源ライ
ンとグラウンドラインの間に設置されている。キャパシ
タ１９３は、例えば１０マイクロファラッドのような比
較的大きな値をとり、必要に応じてスイッチを用いて切
り離しできる。キャパシタ１９５は、例えば０．０１マ
イクロファラッドのような比較的小さな値をとり、ＤＵ
Ｔの近くに固定的に設けられている。これらのキャパシ
タは、電源ラインに対する高周波数除去（デカップリン
グ）として作用するので、高周波帯域を制限する。
【００１５】従って、もっとも広く使用されている上記
のプローブコンタクタにおいては、その周波数帯域が２
００ＭＨｚ程度に制限されてしまい、最近の半導体部品
のテストには不十分となっている。半導体試験の業界で
は、現在では１ＧＨｚ以上の動作帯域となっているＩＣ
テスターの周波数帯域機能に、少なくとも等しい程度の
周波数帯域が、近い将来のプローブコンタクタに必要に
なるであろうと見られている。また、業界では、テスト
処理量を向上させるために、並列に例えば３２個以上の
ような、多数の半導体部品、特にメモリーのような半導
体部品を同時に取り扱えるプローブカードが望まれてい
る。
のプローブコンタクタにおいては、その周波数帯域が２
００ＭＨｚ程度に制限されてしまい、最近の半導体部品
のテストには不十分となっている。半導体試験の業界で
は、現在では１ＧＨｚ以上の動作帯域となっているＩＣ
テスターの周波数帯域機能に、少なくとも等しい程度の
周波数帯域が、近い将来のプローブコンタクタに必要に
なるであろうと見られている。また、業界では、テスト
処理量を向上させるために、並列に例えば３２個以上の
ような、多数の半導体部品、特にメモリーのような半導
体部品を同時に取り扱えるプローブカードが望まれてい
る。
【００１６】メンブレンコンタクタを有する比較的新型
のプローブカードは、コンタクタの先にインピーダンス
のマッチした送信ラインを設けることが出来るので、十
分に高い周波数帯域を有すると見なされている。しか
し、メンブレンコンタクタには、温度変化によって、接
触性能が得られなくなるほど変形してしまうという難点
がある。また、メンブレンコンタクタには、コンタクタ
にバネ力を供給するのが難しいのでメンブレン上に限ら
れた数のコンタクタしか生成できないという難点もあ
る。最後に、この技術の難点は、各コンタクタが完全に
独立した動作ができないことである。したがって、接触
表面に変位があると（面積が広いほど著しくなる）、コ
ンタクタが個別にこの変位を補正することが出来ない。
従って、メンブレンコンタクタは、多数の部品を並列に
テストするのには適さない。
のプローブカードは、コンタクタの先にインピーダンス
のマッチした送信ラインを設けることが出来るので、十
分に高い周波数帯域を有すると見なされている。しか
し、メンブレンコンタクタには、温度変化によって、接
触性能が得られなくなるほど変形してしまうという難点
がある。また、メンブレンコンタクタには、コンタクタ
にバネ力を供給するのが難しいのでメンブレン上に限ら
れた数のコンタクタしか生成できないという難点もあ
る。最後に、この技術の難点は、各コンタクタが完全に
独立した動作ができないことである。したがって、接触
表面に変位があると（面積が広いほど著しくなる）、コ
ンタクタが個別にこの変位を補正することが出来ない。
従って、メンブレンコンタクタは、多数の部品を並列に
テストするのには適さない。
【００１７】従来の技術では、第３図に示すようなプロ
ーブカードとプローブコンタクタは手作業で造られてお
り、品質にばらつきがある。そのような品質の不均一の
例としては、サイズ、周波数帯域、接触力と抵抗のばら
つきがある。従来のプローブコンタクタにおいて、接触
性能の信頼性を低下させる原因のさらに１つは、プロー
ブコンタクタと被試験半導体ウェハの温度膨張率が異な
るということである。従って、異なる温度では、接触位
置が異なってしまい、接触力、接触抵抗、周波数帯域に
悪影響を及ぼす。
ーブカードとプローブコンタクタは手作業で造られてお
り、品質にばらつきがある。そのような品質の不均一の
例としては、サイズ、周波数帯域、接触力と抵抗のばら
つきがある。従来のプローブコンタクタにおいて、接触
性能の信頼性を低下させる原因のさらに１つは、プロー
ブコンタクタと被試験半導体ウェハの温度膨張率が異な
るということである。従って、異なる温度では、接触位
置が異なってしまい、接触力、接触抵抗、周波数帯域に
悪影響を及ぼす。
【００１８】
【発明が解決しようとする課題】したがって、本発明の
目的は、半導体ウェハ、ＬＳＩパッケージ等をテストす
るために使用するコンタクトストラクチャであって、次
世代半導体技術のテスト要件を満たすような超高周波数
帯域を有するコンタクトストラクチャを提供することに
ある。
目的は、半導体ウェハ、ＬＳＩパッケージ等をテストす
るために使用するコンタクトストラクチャであって、次
世代半導体技術のテスト要件を満たすような超高周波数
帯域を有するコンタクトストラクチャを提供することに
ある。
【００１９】また、本発明の他の目的は、半導体ウェ
ハ、パッケージＬＳＩ等をテストするために使用するコ
ンタクトストラクチャであって、多数の半導体部品を同
時に並列にテストするのに適したコンタクトストラクチ
ャを提供することにある。
ハ、パッケージＬＳＩ等をテストするために使用するコ
ンタクトストラクチャであって、多数の半導体部品を同
時に並列にテストするのに適したコンタクトストラクチ
ャを提供することにある。
【００２０】また、本発明のさらに他の目的は、半導体
ウェハ、パッケージＬＳＩ等をテストするために使用
し、あるいは電子部品のリードや端子ピンとして使用す
るためのコンタクトストラクチャであって、手作業を用
いることなく、標準的な半導体製造プロセスを介して製
造することにより、均一な品質を実現できるコンタクト
ストラクチャを提供することにある。
ウェハ、パッケージＬＳＩ等をテストするために使用
し、あるいは電子部品のリードや端子ピンとして使用す
るためのコンタクトストラクチャであって、手作業を用
いることなく、標準的な半導体製造プロセスを介して製
造することにより、均一な品質を実現できるコンタクト
ストラクチャを提供することにある。
【００２１】また、本発明のさらに他の目的は、半導体
ウェハ、パッケージＬＳＩ等をテストするために使用
し、あるいは電子部品のリードや端子ピンとして使用す
るためのコンタクトストラクチャであって、多数個を同
時に均一の品質で生産できるコンタクトストラクチャを
提供することにある。
ウェハ、パッケージＬＳＩ等をテストするために使用
し、あるいは電子部品のリードや端子ピンとして使用す
るためのコンタクトストラクチャであって、多数個を同
時に均一の品質で生産できるコンタクトストラクチャを
提供することにある。
【００２２】また、本発明のさらに他の目的は、半導体
ウェハ、パッケージＬＳＩ等をテストするために使用
し、あるいは電子部品のリードや端子ピンとして使用す
るためのコンタクトストラクチャであって、フォトリソ
グラフィー行程を用いて製造するコンタクトストラクチ
ャを提供することにある。
ウェハ、パッケージＬＳＩ等をテストするために使用
し、あるいは電子部品のリードや端子ピンとして使用す
るためのコンタクトストラクチャであって、フォトリソ
グラフィー行程を用いて製造するコンタクトストラクチ
ャを提供することにある。
【００２３】また、本発明のさらに他の目的は、半導体
ウェハ、パッケージＬＳＩ等をテストするために使用す
るコンタクトストラクチャであって、テストプローブ上
に搭載するためのコンタクトストラクチャを提供するこ
とにある。
ウェハ、パッケージＬＳＩ等をテストするために使用す
るコンタクトストラクチャであって、テストプローブ上
に搭載するためのコンタクトストラクチャを提供するこ
とにある。
【００２４】
【課題を解決するための手段】本発明では、半導体ウェ
ハ、パッケージＬＳＩ、プリント回路基板（テスト時の
部品）等をテストするために使用する、あるいは電子部
品のリードや端子ピンとして使用するためのコンタクト
ストラクチャは、半導体製造プロセスで確立されている
フォトリソグラフィ技術を介して形成され、基板の表面
に搭載される。
ハ、パッケージＬＳＩ、プリント回路基板（テスト時の
部品）等をテストするために使用する、あるいは電子部
品のリードや端子ピンとして使用するためのコンタクト
ストラクチャは、半導体製造プロセスで確立されている
フォトリソグラフィ技術を介して形成され、基板の表面
に搭載される。
【００２５】本発明のコンタクトストラクチャは、ビー
ム形状を有しており、フォトリソグラフィーのプロセス
を介して形成される。本発明のコンタクトストラクチャ
は、アニソトロピック（異方性）・エッチング過程を介
して形成される傾斜支持部を有するシリコンベースと、
そのシリコンベース上に形成され、傾斜支持部から突起
している絶縁層と、その絶縁層上に導電材料で形成され
る導電層を設けることにより、絶縁層と導電層からなる
ビーム部を形成してなり、接触ターゲットにビーム部の
先端が押しつけられると、ビーム部はビームの横方向に
バネ力を発生して、接触圧力を形成する。
ム形状を有しており、フォトリソグラフィーのプロセス
を介して形成される。本発明のコンタクトストラクチャ
は、アニソトロピック（異方性）・エッチング過程を介
して形成される傾斜支持部を有するシリコンベースと、
そのシリコンベース上に形成され、傾斜支持部から突起
している絶縁層と、その絶縁層上に導電材料で形成され
る導電層を設けることにより、絶縁層と導電層からなる
ビーム部を形成してなり、接触ターゲットにビーム部の
先端が押しつけられると、ビーム部はビームの横方向に
バネ力を発生して、接触圧力を形成する。
【００２６】本発明の他の態様は、フォトリソグラフィ
のプロセスを介して形成するコンタクトビームを多数搭
載してなるコンタクトストラクチャである。本発明のコ
ンタクトストラクチャは、多数のコンタクトビームを有
し、その各コンタクトビームは接触ターゲットにビーム
部の先端が押しつけられると、ビームの横方向にバネ力
を発生して、接触圧力を発生する。各コンタクトビーム
は、アニソトロピック・エッチング行程を介して形成さ
れる傾斜支持部を有するシリコンベースと、電気的絶縁
のための絶縁層と、その絶縁層とビーム部を形成するた
めにその絶縁層上に導電材料で形成される導電層とによ
り形成される。本発明のコンタクトストラクチャは、こ
の多数のコンタクトビームと、このコンタクトビームを
斜め方向に固定するように上記シリコンベースを取り付
けるための溝を有するコンタクト基板と、コンタクト基
板の表面に設けられ、コンタクト基板の外部に電子部品
に対する信号通路を確立するために上記コンタクトビー
ムにそれぞれ接続される複数のコンタクトトレイスとに
より構成される。
のプロセスを介して形成するコンタクトビームを多数搭
載してなるコンタクトストラクチャである。本発明のコ
ンタクトストラクチャは、多数のコンタクトビームを有
し、その各コンタクトビームは接触ターゲットにビーム
部の先端が押しつけられると、ビームの横方向にバネ力
を発生して、接触圧力を発生する。各コンタクトビーム
は、アニソトロピック・エッチング行程を介して形成さ
れる傾斜支持部を有するシリコンベースと、電気的絶縁
のための絶縁層と、その絶縁層とビーム部を形成するた
めにその絶縁層上に導電材料で形成される導電層とによ
り形成される。本発明のコンタクトストラクチャは、こ
の多数のコンタクトビームと、このコンタクトビームを
斜め方向に固定するように上記シリコンベースを取り付
けるための溝を有するコンタクト基板と、コンタクト基
板の表面に設けられ、コンタクト基板の外部に電子部品
に対する信号通路を確立するために上記コンタクトビー
ムにそれぞれ接続される複数のコンタクトトレイスとに
より構成される。
【００２７】本発明の更に他の態様は、フォトリソグラ
フィのプロセスを用いて形成したコンタクトビームを多
数搭載しているコンタクトストラクチャの他の例であ
る。本発明のコンタクトストラクチャは、多数のコンタ
クトビームを有し、その各コンタクトビームは接触ター
ゲットにビーム部の先端が押しつけられると、ビームの
横方向にバネ力を発生して、接触圧力を発生する。各コ
ンタクトビームは、２つの傾斜支持部を有しそのうちの
少なくとも１つはアニソトロピック（異方性）エッチン
グ行程を介して製造されるシリコンベースと、電気的絶
縁のための絶縁層と、その絶縁層とビーム部を形成する
ためにその絶縁層上に導電材料で形成される導電層とに
より形成される。本発明のコンタクトストラクチャは、
この多数のコンタクトビームと、このコンタクトビーム
を斜め方向に接着剤を用いて固定するように上記シリコ
ンベースを取り付けるための平らな表面を有するコンタ
クト基板と、コンタクト基板の表面に設けられ、コンタ
クト基板の外部に電子部品に対する信号通路を確立する
ために上記コンタクトビームにそれぞれ接続される複数
のコンタクトトレイスとにより構成される。
フィのプロセスを用いて形成したコンタクトビームを多
数搭載しているコンタクトストラクチャの他の例であ
る。本発明のコンタクトストラクチャは、多数のコンタ
クトビームを有し、その各コンタクトビームは接触ター
ゲットにビーム部の先端が押しつけられると、ビームの
横方向にバネ力を発生して、接触圧力を発生する。各コ
ンタクトビームは、２つの傾斜支持部を有しそのうちの
少なくとも１つはアニソトロピック（異方性）エッチン
グ行程を介して製造されるシリコンベースと、電気的絶
縁のための絶縁層と、その絶縁層とビーム部を形成する
ためにその絶縁層上に導電材料で形成される導電層とに
より形成される。本発明のコンタクトストラクチャは、
この多数のコンタクトビームと、このコンタクトビーム
を斜め方向に接着剤を用いて固定するように上記シリコ
ンベースを取り付けるための平らな表面を有するコンタ
クト基板と、コンタクト基板の表面に設けられ、コンタ
クト基板の外部に電子部品に対する信号通路を確立する
ために上記コンタクトビームにそれぞれ接続される複数
のコンタクトトレイスとにより構成される。
【００２８】本発明の更に他の態様は、コンタクトスト
ラクチャを製造するための方法である。コンタクトスト
ラクチャを製造する方法は、次のステップで構成する。
（１００）クリスタル面でカットされたシリコン基板を
用意する。シリコン基板の表面にボロンドープ層を形成
するために、そのシリコン基板の上表面に第１のフォト
リソグラフィープロセスを行う。形成されたボロンドー
プ層の上に第１絶縁層を形成する。上記シリコン基板の
底表面上に第２絶縁層を形成する。第２絶縁層にエッチ
ング用窓を形成するために、第２絶縁層上に第２のフォ
トリソグラフィープロセスを行う。エッチング窓を介し
て、アニソトロピック（異方性）エッチングを行う。導
電層を形成するために、第１絶縁層に第３のフォトリソ
グラフィープロセスを行う。上記の各フォトリソグラフ
ィープロセスは、フォトレジスト・コーティング、マス
キング、エクスポージャ（露光）、フォトレジスト・ス
トリッピングの各ステップを含んでいる。
ラクチャを製造するための方法である。コンタクトスト
ラクチャを製造する方法は、次のステップで構成する。
（１００）クリスタル面でカットされたシリコン基板を
用意する。シリコン基板の表面にボロンドープ層を形成
するために、そのシリコン基板の上表面に第１のフォト
リソグラフィープロセスを行う。形成されたボロンドー
プ層の上に第１絶縁層を形成する。上記シリコン基板の
底表面上に第２絶縁層を形成する。第２絶縁層にエッチ
ング用窓を形成するために、第２絶縁層上に第２のフォ
トリソグラフィープロセスを行う。エッチング窓を介し
て、アニソトロピック（異方性）エッチングを行う。導
電層を形成するために、第１絶縁層に第３のフォトリソ
グラフィープロセスを行う。上記の各フォトリソグラフ
ィープロセスは、フォトレジスト・コーティング、マス
キング、エクスポージャ（露光）、フォトレジスト・ス
トリッピングの各ステップを含んでいる。
【００２９】本発明のコンタクトストラクチャによれ
ば、次世代半導体技術のテスト要件にかなう超高周波数
帯域を実現できる。本発明のコンタクトストラクチャは
現代の半導体製造過程で用いられている小型化（ミニチ
ュアリゼーション）技術を用いて形成されるので、多数
のコンタクタを、小面積内に多数配列でき、その結果同
時に多数の半導体部品をテストすることが可能になる。
ば、次世代半導体技術のテスト要件にかなう超高周波数
帯域を実現できる。本発明のコンタクトストラクチャは
現代の半導体製造過程で用いられている小型化（ミニチ
ュアリゼーション）技術を用いて形成されるので、多数
のコンタクタを、小面積内に多数配列でき、その結果同
時に多数の半導体部品をテストすることが可能になる。
【００３０】マイクロファブリケーション技術を用いる
ことによって、手作業を用いずに基板上に多数のプロー
ブコンタクタを同時に製造できるので、接触性能の均一
性、高信頼性、かつ長寿命を実現できる。その上、プロ
ーブコンタクタが被試験部品と同じ基板材料上に構成で
きるので、被試験部品の温度膨張係数を補正することが
出来、これにより位置エラーを防止することが出来る。
ことによって、手作業を用いずに基板上に多数のプロー
ブコンタクタを同時に製造できるので、接触性能の均一
性、高信頼性、かつ長寿命を実現できる。その上、プロ
ーブコンタクタが被試験部品と同じ基板材料上に構成で
きるので、被試験部品の温度膨張係数を補正することが
出来、これにより位置エラーを防止することが出来る。
【００３１】
【発明の実施の形態】本発明のコンタクトストラクチャ
を、第５図−第１８図を参照して説明する。第５図は、
フォトリソグラフィーのプロセスを用いて製造し、コン
タクト基板２０上に搭載した、本発明のコンタクトスト
ラクチャ３０の例を示している。コンタクト基板２０
は、コンタクトストラクチャ３０が半導体ウェハ３００
に対して押しつけられると、電気接触が成立するよう
に、半導体ウェハ３００上に位置合わせされる。第５図
には、コンタクトストラクチャ３０を２つしか示してい
ないが、実際の半導体ウェハの試験においては、多数の
コンタクトストラクチャ３０が基板２０に並べられる。
を、第５図−第１８図を参照して説明する。第５図は、
フォトリソグラフィーのプロセスを用いて製造し、コン
タクト基板２０上に搭載した、本発明のコンタクトスト
ラクチャ３０の例を示している。コンタクト基板２０
は、コンタクトストラクチャ３０が半導体ウェハ３００
に対して押しつけられると、電気接触が成立するよう
に、半導体ウェハ３００上に位置合わせされる。第５図
には、コンタクトストラクチャ３０を２つしか示してい
ないが、実際の半導体ウェハの試験においては、多数の
コンタクトストラクチャ３０が基板２０に並べられる。
【００３２】後に説明するように、フォトリソグラフィ
ー行程を用いて、シリコン基板４０上に多数のコンタク
トストラクチャを同時に形成する。被試験半導体ウェハ
３００が上方に移動すると、コンタクトストラクチャ３
０は、半導体ウェハ３００上の対応するコンタクトター
ゲット（パッド）３２０に接触する。パッド３２０間の
ピッチは５０ｕｍやそれ以下のように微小であるが、本
発明のコンタクトストラクチャ３０がウェハ３００と同
じような半導体製造プロセスにより製造されるので、容
易に同じピッチで並べることができる。
ー行程を用いて、シリコン基板４０上に多数のコンタク
トストラクチャを同時に形成する。被試験半導体ウェハ
３００が上方に移動すると、コンタクトストラクチャ３
０は、半導体ウェハ３００上の対応するコンタクトター
ゲット（パッド）３２０に接触する。パッド３２０間の
ピッチは５０ｕｍやそれ以下のように微小であるが、本
発明のコンタクトストラクチャ３０がウェハ３００と同
じような半導体製造プロセスにより製造されるので、容
易に同じピッチで並べることができる。
【００３３】コンタクト基板２０上のコンタクトストラ
クチャ３０は、第３図に示すように直接にプローブカー
ド上に搭載してもよいし、リードを有する従来のＩＣパ
ッケージのようにパッケージ内にモールドしてそのパッ
ケージをプローブカード上に搭載し、あるいは他の基板
に相互接続してもよい。本発明のコンタクトストラクチ
ャ３０は、微小なサイズで製造できるので、これを搭載
するプローブカードの動作可能周波数域は、容易に２Ｇ
Ｈｚ以上にまで向上できる。サイズを微小にできるの
で、プローブカード上のコンタクタの数は、例えば２０
００個のような多数個にでき、これにより例えば同時に
３２個以上の半導体メモリを並列にテストできる。
クチャ３０は、第３図に示すように直接にプローブカー
ド上に搭載してもよいし、リードを有する従来のＩＣパ
ッケージのようにパッケージ内にモールドしてそのパッ
ケージをプローブカード上に搭載し、あるいは他の基板
に相互接続してもよい。本発明のコンタクトストラクチ
ャ３０は、微小なサイズで製造できるので、これを搭載
するプローブカードの動作可能周波数域は、容易に２Ｇ
Ｈｚ以上にまで向上できる。サイズを微小にできるの
で、プローブカード上のコンタクタの数は、例えば２０
００個のような多数個にでき、これにより例えば同時に
３２個以上の半導体メモリを並列にテストできる。
【００３４】さらに本発明のコンタクトストラクチャ３
０は、一般にシリコン基板で構成されるコンタクト基板
２０上に形成されているので、コンタクト基板の環境変
化例えば温度膨張係数は、被試験半導体ウェハ３００の
環境変化と同じである。従って、コンタクトストラクチ
ャ３０とコンタクトターゲット３２０の間の位置関係
が、ウェハのテストの間にわたって維持できる。
０は、一般にシリコン基板で構成されるコンタクト基板
２０上に形成されているので、コンタクト基板の環境変
化例えば温度膨張係数は、被試験半導体ウェハ３００の
環境変化と同じである。従って、コンタクトストラクチ
ャ３０とコンタクトターゲット３２０の間の位置関係
が、ウェハのテストの間にわたって維持できる。
【００３５】第５図では、コンタクトストラクチャ３０
はフィンガー（ビーム）形状の導電層３５を有してい
る。コンタクトストラクチャ３０はさらにコンタクト基
板２０に取り付けられたベース４０を有している。コン
タクト基板２０の底部において、導電層３５はインター
コネクト・トレイス２４に接続されている。インターコ
ネクト・トレイス２４と伝導層３５の間の接続は、例え
ばハンダボールを介してなされる。コンタクト基板２０
は更に、バイアホール２３とエレクトロード（電極）２
２を有している。エレクトロード２２は、ワイヤーやリ
ードを介して、コンタクト基板２０をプローブカードま
たはＩＣパッケージのような外部構造に相互接続させ
る。
はフィンガー（ビーム）形状の導電層３５を有してい
る。コンタクトストラクチャ３０はさらにコンタクト基
板２０に取り付けられたベース４０を有している。コン
タクト基板２０の底部において、導電層３５はインター
コネクト・トレイス２４に接続されている。インターコ
ネクト・トレイス２４と伝導層３５の間の接続は、例え
ばハンダボールを介してなされる。コンタクト基板２０
は更に、バイアホール２３とエレクトロード（電極）２
２を有している。エレクトロード２２は、ワイヤーやリ
ードを介して、コンタクト基板２０をプローブカードま
たはＩＣパッケージのような外部構造に相互接続させ
る。
【００３６】従って、半導体ウェハ３００が上方に移動
すると、コンタクトストラクチャ３０とウェハ３００上
のコンタクトターゲット３２０が、機械的および電気的
に接触する。よって、コンタクトターゲットから、コン
タクト基板２０上のエレクトロード２２への信号経路が
成立する。インターコネクト・トレイス２４、バイアホ
ール２３、エレクトロード２２は、コンタクトストラク
チャ３０の小ピッチをファンアウトして、大きなピッチ
にして、プローブカードやＩＣパッケージに適合するよ
うにする機能も果たす。
すると、コンタクトストラクチャ３０とウェハ３００上
のコンタクトターゲット３２０が、機械的および電気的
に接触する。よって、コンタクトターゲットから、コン
タクト基板２０上のエレクトロード２２への信号経路が
成立する。インターコネクト・トレイス２４、バイアホ
ール２３、エレクトロード２２は、コンタクトストラク
チャ３０の小ピッチをファンアウトして、大きなピッチ
にして、プローブカードやＩＣパッケージに適合するよ
うにする機能も果たす。
【００３７】コンタクトストラクチャ３０のビーム形状
によるバネ力のために、半導体ウェハ３００がコンタク
ト基板２０に対して押されると、導電層３５の端部は十
分な接触力を発生する。導電層３５の端部は、コンタク
トターゲット３２０に対して押されたときに、スクラビ
ング効果によりターゲット上の金属酸化膜を破って導電
材料に到達するように、鋭利になっていることが望まし
い。例えば、ウェハ３００上のターゲット３２０の表面
にアルミニウムオクサイド（酸化アルミ）層がある場
合、低接触抵抗の電気接触を実現するためには、スクラ
ビング効果を発揮させることが必要である。コンタクト
ストラクチャ３０のビーム形状により発生するバネ力
は、コンタクトターゲット３２０に対し、適度な接触力
を供給する。またコンタクトストラクチャ３０のバネ力
により生成される弾力性は、コンタクト基板２０、コン
タクトターゲット３２０、ウェハ３００、コンタクトス
トラクチャ３０の寸法や平面度のばらつきを補正する機
能を果たす。
によるバネ力のために、半導体ウェハ３００がコンタク
ト基板２０に対して押されると、導電層３５の端部は十
分な接触力を発生する。導電層３５の端部は、コンタク
トターゲット３２０に対して押されたときに、スクラビ
ング効果によりターゲット上の金属酸化膜を破って導電
材料に到達するように、鋭利になっていることが望まし
い。例えば、ウェハ３００上のターゲット３２０の表面
にアルミニウムオクサイド（酸化アルミ）層がある場
合、低接触抵抗の電気接触を実現するためには、スクラ
ビング効果を発揮させることが必要である。コンタクト
ストラクチャ３０のビーム形状により発生するバネ力
は、コンタクトターゲット３２０に対し、適度な接触力
を供給する。またコンタクトストラクチャ３０のバネ力
により生成される弾力性は、コンタクト基板２０、コン
タクトターゲット３２０、ウェハ３００、コンタクトス
トラクチャ３０の寸法や平面度のばらつきを補正する機
能を果たす。
【００３８】導電層３５の材料例としては、ニッケル、
アルミニウム、銅、ニッケルパラジウム、ロジウム、ニ
ッケル金、イリジウム、その他さまざまなデポジション
可能な材料がある。プローブテストとして使用する際の
コンタクトストラクチャ３０の寸法例としては、コンタ
クトターゲット３２０間のピッチが５０ｕｍかそれ以上
の場合、全体の高さ１００−５００ｕｍ、水平方向の長
さ１００−６００ｕｍ、幅３０−５０ｕｍ、である。
アルミニウム、銅、ニッケルパラジウム、ロジウム、ニ
ッケル金、イリジウム、その他さまざまなデポジション
可能な材料がある。プローブテストとして使用する際の
コンタクトストラクチャ３０の寸法例としては、コンタ
クトターゲット３２０間のピッチが５０ｕｍかそれ以上
の場合、全体の高さ１００−５００ｕｍ、水平方向の長
さ１００−６００ｕｍ、幅３０−５０ｕｍ、である。
【００３９】第６図は、複数のコンタクトストラクチャ
３０を有する第５図のコンタクト基板２０の底面図であ
る。実際のシステムでは、例えば数百個のような多数の
コンタクトストラクチャトを、第６図に示すような具合
に配列する。インターコネクト・トレイス２４、バイア
ホール２３およびエレクトロード２２による構成によ
り、導電層３５の先端から信号通路を確立するととも
に、プローブカード又はＩＣパッケージの大きなピッチ
に適合するように、コンタクトストラクチャ３０の小さ
なピッチをファンアウトする。
３０を有する第５図のコンタクト基板２０の底面図であ
る。実際のシステムでは、例えば数百個のような多数の
コンタクトストラクチャトを、第６図に示すような具合
に配列する。インターコネクト・トレイス２４、バイア
ホール２３およびエレクトロード２２による構成によ
り、導電層３５の先端から信号通路を確立するととも
に、プローブカード又はＩＣパッケージの大きなピッチ
に適合するように、コンタクトストラクチャ３０の小さ
なピッチをファンアウトする。
【００４０】第７図と第８図は、本発明のコンタクトス
トラクチャ３０のより詳細な構成を示している。第７図
の断面図では、コンタクトストラクチャ３０は、シリコ
ンベース４０、ボロンドープ層４８、絶縁層５２、導電
層３５を有している。シリコンベース４０は、コンタク
トストラクチャ３０のフィンガー（ビーム）部を支持す
るための傾斜支持部６２を有する。後述するように、傾
斜支持部６２は、例えば特定の結晶面についてアニソト
ロピック・エッチング（異方性エッチング）を用いて製
造する。ボロンドープ層は、この製造行程におけるエッ
チングストッパーとして機能するためのものである。絶
縁層５２は典型的には、導電層３５をコンタクトストラ
クチャ３０の他の部分から電気的に絶縁するためのシリ
コン酸化膜により構成される。
トラクチャ３０のより詳細な構成を示している。第７図
の断面図では、コンタクトストラクチャ３０は、シリコ
ンベース４０、ボロンドープ層４８、絶縁層５２、導電
層３５を有している。シリコンベース４０は、コンタク
トストラクチャ３０のフィンガー（ビーム）部を支持す
るための傾斜支持部６２を有する。後述するように、傾
斜支持部６２は、例えば特定の結晶面についてアニソト
ロピック・エッチング（異方性エッチング）を用いて製
造する。ボロンドープ層は、この製造行程におけるエッ
チングストッパーとして機能するためのものである。絶
縁層５２は典型的には、導電層３５をコンタクトストラ
クチャ３０の他の部分から電気的に絶縁するためのシリ
コン酸化膜により構成される。
【００４１】第８図は、第７図のコンタクトストラクチ
ャの上面図であり、多数の導電層３５がフィンガー状に
配列された状態を示している。コンタクトストラクチャ
のフィンガー（ビーム）部はおのおの独立しており、隣
接する２つの導電層の間には隙間３６が設けられ、この
ため互いに個別に動作できる。そのような隙間３６は、
上述したエッチング行程において、後述するように、シ
リコン基板のあらかじめ定めたボロンドープ層のない部
分をエッチングにより除去して形成する。
ャの上面図であり、多数の導電層３５がフィンガー状に
配列された状態を示している。コンタクトストラクチャ
のフィンガー（ビーム）部はおのおの独立しており、隣
接する２つの導電層の間には隙間３６が設けられ、この
ため互いに個別に動作できる。そのような隙間３６は、
上述したエッチング行程において、後述するように、シ
リコン基板のあらかじめ定めたボロンドープ層のない部
分をエッチングにより除去して形成する。
【００４２】第９図（Ａ）−（Ｂ）及び第１６図（Ｃ）
−第１８図（Ｊ）は、フォトリソグラフィー技術を用い
て、本発明のコンタクトストラクチャ３０を製造する過
程の例を示す。この例では、多数の対になっているコン
タクトストラクチャがシリコン基板上に形成され、コン
タクトストラクチャのそれぞれの対が、後の段階で分離
される。
−第１８図（Ｊ）は、フォトリソグラフィー技術を用い
て、本発明のコンタクトストラクチャ３０を製造する過
程の例を示す。この例では、多数の対になっているコン
タクトストラクチャがシリコン基板上に形成され、コン
タクトストラクチャのそれぞれの対が、後の段階で分離
される。
【００４３】第９図（Ａ）では、フォトレジスト層４２
がシリコン基板４０上に構成されている。フォトレジス
ト層４２は、シリコン基板４０上にボロンドープ層を生
成するするために用いられる。図にはないが、フォトレ
ジスト層４２が紫外線に露光されるように、フォトマス
クがシリコン基板の上部に配列される。従って、第９図
（Ａ）の上面図である第９図（Ｂ）に示すパターンが形
成される。このパターンは紫外線による露光によってキ
ュア（硬化）したフォトレジストの特定部分４３であ
る。レジスト４２の露光されていない部分は、溶解して
洗い流すことができ、この結果、シリコン基板４０上に
特定部分４３が残る。
がシリコン基板４０上に構成されている。フォトレジス
ト層４２は、シリコン基板４０上にボロンドープ層を生
成するするために用いられる。図にはないが、フォトレ
ジスト層４２が紫外線に露光されるように、フォトマス
クがシリコン基板の上部に配列される。従って、第９図
（Ａ）の上面図である第９図（Ｂ）に示すパターンが形
成される。このパターンは紫外線による露光によってキ
ュア（硬化）したフォトレジストの特定部分４３であ
る。レジスト４２の露光されていない部分は、溶解して
洗い流すことができ、この結果、シリコン基板４０上に
特定部分４３が残る。
【００４４】ボロンのようなエッチストップ作用剤が、
特定部分４３で硬化したフォトレジストを有するシリコ
ン基板の上部表面内ドープされる。硬化したフォトレジ
ストのために、シリコン基板４０上の特定部分４３に
は、ボロンはドープされない。特定部分４３のフォトレ
ジストを取り除くと、第１６図（Ｃ）に示すように、ボ
ロンドープ層４８が生成される。この例では、ボロンは
特定部分４３を除いたシリコン基板上に薄い層としてド
ープされる。ボロンのドープされていない特定部分４３
に該当するシリコン基板は、後述するアニソトロピック
・エッチング行程において、エッチングにより除去され
る。
特定部分４３で硬化したフォトレジストを有するシリコ
ン基板の上部表面内ドープされる。硬化したフォトレジ
ストのために、シリコン基板４０上の特定部分４３に
は、ボロンはドープされない。特定部分４３のフォトレ
ジストを取り除くと、第１６図（Ｃ）に示すように、ボ
ロンドープ層４８が生成される。この例では、ボロンは
特定部分４３を除いたシリコン基板上に薄い層としてド
ープされる。ボロンのドープされていない特定部分４３
に該当するシリコン基板は、後述するアニソトロピック
・エッチング行程において、エッチングにより除去され
る。
【００４５】第１６図（Ｄ）では、二酸化シリコン（Ｓ
ｉＯ2）層５２と５４が、シリコン基板４０の上部表面
と底部表面に生成される。二酸化シリコン層５２は、導
電層３５（例えば第７図に示される）が形成されるとき
の絶縁体として機能する。これ以外の誘電体材料もこの
絶縁層として使用できる。シリコン基板４０の底部にあ
る二酸化シリコン層５４は、第１６図（Ｅ）のように、
エッチングマスクとして機能する。二酸化シリコン層５
４は、エッチング領域５６を規定するために、フォトリ
ソグラフィーのプロセスにより取り除かれる。この例で
は、エッチング領域５６を、シリコン基板４０の底面の
ほぼ中央に形成する。
ｉＯ2）層５２と５４が、シリコン基板４０の上部表面
と底部表面に生成される。二酸化シリコン層５２は、導
電層３５（例えば第７図に示される）が形成されるとき
の絶縁体として機能する。これ以外の誘電体材料もこの
絶縁層として使用できる。シリコン基板４０の底部にあ
る二酸化シリコン層５４は、第１６図（Ｅ）のように、
エッチングマスクとして機能する。二酸化シリコン層５
４は、エッチング領域５６を規定するために、フォトリ
ソグラフィーのプロセスにより取り除かれる。この例で
は、エッチング領域５６を、シリコン基板４０の底面の
ほぼ中央に形成する。
【００４６】第１７図（Ｆ）では、シリコン基板に対し
て、アニソトロピック・エッチングのプロセスが実施さ
れる。この技術分野では周知のように、シリコン基板４
０が（１００）クリスタルプレインでカットされている
場合、エッチング領域５６にエッチャント（エッチング
剤）が加えられると、アニソトロピック・エッチングに
より、Ｖ字形の溝が形成される。この溝の角度はシリコ
ン基板４０の底部表面に対して５４．７度である。この
溝の角度は、シリコン基板４０の（１１１）クリスタル
プレーンの角度と同じである。この目的のエッチャント
の例は、ＥＤＰ（ethylene diamine pyrocatechol）、
ＴＭＡＨ（tetra methyl ammonium hydroxide）、ＫＯ
Ｈ（potassium hydroxide）がある。
て、アニソトロピック・エッチングのプロセスが実施さ
れる。この技術分野では周知のように、シリコン基板４
０が（１００）クリスタルプレインでカットされている
場合、エッチング領域５６にエッチャント（エッチング
剤）が加えられると、アニソトロピック・エッチングに
より、Ｖ字形の溝が形成される。この溝の角度はシリコ
ン基板４０の底部表面に対して５４．７度である。この
溝の角度は、シリコン基板４０の（１１１）クリスタル
プレーンの角度と同じである。この目的のエッチャント
の例は、ＥＤＰ（ethylene diamine pyrocatechol）、
ＴＭＡＨ（tetra methyl ammonium hydroxide）、ＫＯ
Ｈ（potassium hydroxide）がある。
【００４７】アニソトロピック・エッチングの結果とし
て、第１７図（Ｆ）に示すように、そのサイズがエッチ
ング領域（エッチングウインドウ）５６とエッチングの
時間の長さによって決定される傾斜支持部６２が形成さ
れる。ボロンドープ層４８が存在するために、エッチン
グはボロンドープ層４８により止められるが、ボロンの
ドープされていない特定部分４３はエッチングにより取
り除かれる。その結果、後述するように、ビーム部が半
分に切断されたとき、第８図に示すような間隙３６が得
られる。間隙３６を形成することにより、コンタクトス
トラクチャ３０はそれぞれ互いに物理的に分離される。
て、第１７図（Ｆ）に示すように、そのサイズがエッチ
ング領域（エッチングウインドウ）５６とエッチングの
時間の長さによって決定される傾斜支持部６２が形成さ
れる。ボロンドープ層４８が存在するために、エッチン
グはボロンドープ層４８により止められるが、ボロンの
ドープされていない特定部分４３はエッチングにより取
り除かれる。その結果、後述するように、ビーム部が半
分に切断されたとき、第８図に示すような間隙３６が得
られる。間隙３６を形成することにより、コンタクトス
トラクチャ３０はそれぞれ互いに物理的に分離される。
【００４８】第１７図（Ｇ）では、メッキ用シード層
（図にはない）を二酸化シリコン層５２上に形成する。
導電層３５を形成するためのフォトレジストパターンを
形成するために、さらにフォトリソグラフィーのプロセ
スをシリコン基板に対して行う。このフォトリソグラフ
ィーにより形成されたキュア（硬化）したフォトレジス
ト５８が、第１７図（Ｇ）に示されている。第１７図
（Ｈ）に示すように、導電層３５を形成するために、メ
ッキ行程を行う。導電層３５の材料の例としては、ニッ
ケル、アルミニウム、銅がある。また導電層３５を製造
するために様々なデポジション技術を用いることもで
き、それには真空蒸発、キャソード・スパッタリング、
気相デポジションなどがある。第１８図（Ｉ）におい
て、フォトレジスト５８が取り除かれる。最後に、第１
８図（Ｊ）に示すように、シリコン基板４０がその中心
から（ビーム部分が）半分に切断される。さらにシリコ
ン基板４０の両端の必要でない部分を取り除く。
（図にはない）を二酸化シリコン層５２上に形成する。
導電層３５を形成するためのフォトレジストパターンを
形成するために、さらにフォトリソグラフィーのプロセ
スをシリコン基板に対して行う。このフォトリソグラフ
ィーにより形成されたキュア（硬化）したフォトレジス
ト５８が、第１７図（Ｇ）に示されている。第１７図
（Ｈ）に示すように、導電層３５を形成するために、メ
ッキ行程を行う。導電層３５の材料の例としては、ニッ
ケル、アルミニウム、銅がある。また導電層３５を製造
するために様々なデポジション技術を用いることもで
き、それには真空蒸発、キャソード・スパッタリング、
気相デポジションなどがある。第１８図（Ｉ）におい
て、フォトレジスト５８が取り除かれる。最後に、第１
８図（Ｊ）に示すように、シリコン基板４０がその中心
から（ビーム部分が）半分に切断される。さらにシリコ
ン基板４０の両端の必要でない部分を取り除く。
【００４９】第１０図（Ａ）−第１０図（Ｃ）は、フォ
トリソグラフィー技術を用いた本発明のコンタクトスト
ラクチャ３０を製造するプロセスの別の例を示してい
る。第９図（Ａ）−−（Ｂ）及び第１６図（Ｃ）−第１
８図（Ｊ）の例のような、多数の対になったコンタクト
ストラクチャが一体的に形成され、最終段階で分離され
るプロセスと異なり、このプロセスでは、多数の個別の
コンタクトストラクチャがシリコン基板の端部に形成さ
れる。
トリソグラフィー技術を用いた本発明のコンタクトスト
ラクチャ３０を製造するプロセスの別の例を示してい
る。第９図（Ａ）−−（Ｂ）及び第１６図（Ｃ）−第１
８図（Ｊ）の例のような、多数の対になったコンタクト
ストラクチャが一体的に形成され、最終段階で分離され
るプロセスと異なり、このプロセスでは、多数の個別の
コンタクトストラクチャがシリコン基板の端部に形成さ
れる。
【００５０】第１０図（Ａ）の行程で、ボロンドープ層
１４８がシリコン基板上に形成され、その層上にボロン
でドープされない特定（エッチングにより除去する）部
分１４３を定めてある。二酸化シリコン（ＳｉＯ2）の
ようなダイエレクトリック（誘電体）層１５２が、絶縁
体としてボロンドープ層１４８の上に設けられる。さら
に二酸化シリコンＳｉＯ2層１５４が、エッチングマス
クとして、シリコン基板１４０の底面に設けられる。上
述したようにアニソトロピック・エッチング（異方性エ
ッチング）を実施すためのフォトリソグラフィーのプロ
セス（図になし）用のエッチングウインドウ１５６が規
定される。
１４８がシリコン基板上に形成され、その層上にボロン
でドープされない特定（エッチングにより除去する）部
分１４３を定めてある。二酸化シリコン（ＳｉＯ2）の
ようなダイエレクトリック（誘電体）層１５２が、絶縁
体としてボロンドープ層１４８の上に設けられる。さら
に二酸化シリコンＳｉＯ2層１５４が、エッチングマス
クとして、シリコン基板１４０の底面に設けられる。上
述したようにアニソトロピック・エッチング（異方性エ
ッチング）を実施すためのフォトリソグラフィーのプロ
セス（図になし）用のエッチングウインドウ１５６が規
定される。
【００５１】アニソトロピック・エッチングが、シリコ
ン基板１４０に対して行われ、このプロセスにより、第
１０図（Ｂ）に示すように、シリコン基板の１４０の
（１１１）クリスタルプレイン（結晶面）に沿って傾斜
部を形成する。上述したように、この角度は、シリコン
基板１４０の底表面に対して５４．７度である。特定部
分１４３がボロンでドープされていないので、この部分
のシリコン基板はエッチングにより取り除かれ、第１０
図（Ｂ）の右端に示す指（櫛）構造が得られる。
ン基板１４０に対して行われ、このプロセスにより、第
１０図（Ｂ）に示すように、シリコン基板の１４０の
（１１１）クリスタルプレイン（結晶面）に沿って傾斜
部を形成する。上述したように、この角度は、シリコン
基板１４０の底表面に対して５４．７度である。特定部
分１４３がボロンでドープされていないので、この部分
のシリコン基板はエッチングにより取り除かれ、第１０
図（Ｂ）の右端に示す指（櫛）構造が得られる。
【００５２】第１０図（Ｃ）では、フォトレジスト層
（図にはない）を形成するために、更にフォトリソグラ
フィー行程を行い、導電層１３５をメッキにより形成す
る。コンタクトストラクチャ３０は、第７図に示されて
いるような適切な形に切断される。
（図にはない）を形成するために、更にフォトリソグラ
フィー行程を行い、導電層１３５をメッキにより形成す
る。コンタクトストラクチャ３０は、第７図に示されて
いるような適切な形に切断される。
【００５３】第１１図（Ａ）−第１１図（Ｃ）は、シリ
コン基板４０上に多数のコンタクトストラクチャを製造
するための過程の例を示した概要図である。第９図
（Ａ）−（Ｂ）及び第１６図（Ｃ）−第１８図（Ｊ）に
示したフォトリソグラフィーのプロセスにより、第１１
図（Ａ）のシリコン基板４０上に、多数の導電ビーム３
５を有するコンタクトストラクチャを形成する。シリコ
ン基板４０は、ダイシングあるいはエッチングの行程に
おいて、例えばＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線のように
切り離される。このようにして切り離された第１１図
（Ｂ）に示すコンタクトストラクチャは、第１１図
（Ｃ）に示すように、意図したアプリケーションにおい
て必要であれば、さらにＤ−Ｄ線、Ｅ−Ｅ線のように、
より小型のユニットに切断される。
コン基板４０上に多数のコンタクトストラクチャを製造
するための過程の例を示した概要図である。第９図
（Ａ）−（Ｂ）及び第１６図（Ｃ）−第１８図（Ｊ）に
示したフォトリソグラフィーのプロセスにより、第１１
図（Ａ）のシリコン基板４０上に、多数の導電ビーム３
５を有するコンタクトストラクチャを形成する。シリコ
ン基板４０は、ダイシングあるいはエッチングの行程に
おいて、例えばＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線のように
切り離される。このようにして切り離された第１１図
（Ｂ）に示すコンタクトストラクチャは、第１１図
（Ｃ）に示すように、意図したアプリケーションにおい
て必要であれば、さらにＤ−Ｄ線、Ｅ−Ｅ線のように、
より小型のユニットに切断される。
【００５４】第１２図（Ａ）と第１２図（Ｂ）は、コン
タクト基板上に、本発明のコンタクトストラクチャを組
み立てる方法の例を示した断面図である。コンタクト基
板２０の材料の例は、シリコンやセラミックである。こ
のコンタクト基板をシリコンで構成する場合は、コンタ
クトストラクチャ３０を搭載するための溝２７1や２７2
は、アニソトロピック・エッチング又は他のエッチング
方法を用いて形成してもよい。また、コンタクト基板が
シリコンで出来ている場合は、コンタクト基板の温度膨
張計数が被試験半導体ウェハの温度膨張係数を補正でき
るという利点がある。セラミック基板は、シリコン基板
より優れた機械的強度と物理的安定度がある。コンタク
トストラクチャのシリコンベース４０が、コンタクト基
板２０に設けられた溝２７に差し込まれて、例えば接着
剤やエポクシー樹脂により固定される。
タクト基板上に、本発明のコンタクトストラクチャを組
み立てる方法の例を示した断面図である。コンタクト基
板２０の材料の例は、シリコンやセラミックである。こ
のコンタクト基板をシリコンで構成する場合は、コンタ
クトストラクチャ３０を搭載するための溝２７1や２７2
は、アニソトロピック・エッチング又は他のエッチング
方法を用いて形成してもよい。また、コンタクト基板が
シリコンで出来ている場合は、コンタクト基板の温度膨
張計数が被試験半導体ウェハの温度膨張係数を補正でき
るという利点がある。セラミック基板は、シリコン基板
より優れた機械的強度と物理的安定度がある。コンタク
トストラクチャのシリコンベース４０が、コンタクト基
板２０に設けられた溝２７に差し込まれて、例えば接着
剤やエポクシー樹脂により固定される。
【００５５】第１３図（Ａ）から第１３図（Ｄ）は、本
発明のコンタクトストラクチャを製造する為のプロセス
例を示した断面図である。このプロセスでは、第１３図
（Ｄ）に示したコンタクトストラクチャが製造される。
すなわち、このコンタクトストラクチャは、ベース部分
に２つの傾斜部２６２1と２６２2を有している。傾斜部
２６２2は、第１４図について後述するように、コンタ
クト基板の平らな表面上にコンタクトストラクチャを搭
載するために使用される。
発明のコンタクトストラクチャを製造する為のプロセス
例を示した断面図である。このプロセスでは、第１３図
（Ｄ）に示したコンタクトストラクチャが製造される。
すなわち、このコンタクトストラクチャは、ベース部分
に２つの傾斜部２６２1と２６２2を有している。傾斜部
２６２2は、第１４図について後述するように、コンタ
クト基板の平らな表面上にコンタクトストラクチャを搭
載するために使用される。
【００５６】第１３図（Ａ）では、ボロンドープ層２４
８がシリコン基板２４０上に形成される。ボロンドープ
層上は、ボロンでドープしていない特定部分（エッチア
ウト）２４３が設けられている。シリコン基板４０には
二酸化シリコンＳｉＯ2層２５４が、エッチマスクとし
てシリコン基板１４０の底面に設けられている。上述し
たアニソトロピック・エッチングを可能にするために、
エッチングウィンドウ２５６がフォトリソグラフィー行
程（図にはない）により形成されている。
８がシリコン基板２４０上に形成される。ボロンドープ
層上は、ボロンでドープしていない特定部分（エッチア
ウト）２４３が設けられている。シリコン基板４０には
二酸化シリコンＳｉＯ2層２５４が、エッチマスクとし
てシリコン基板１４０の底面に設けられている。上述し
たアニソトロピック・エッチングを可能にするために、
エッチングウィンドウ２５６がフォトリソグラフィー行
程（図にはない）により形成されている。
【００５７】アニソトロピック・エッチングをシリコン
基板２４０について実施し、第１３図（Ｂ）にあるよう
に傾斜部２６２1と２６２2を、シリコン基板２４０の
（１１１）クリスタルプレイン（結晶面）にそって形成
する。上述したように、この角度は、シリコン基盤２４
０の底部表面に対して５４．７度である。もしくは、傾
斜部２６２2は、上述のエッチングではなく、シリコン
基板２４０をダイシングすることによっても形成でき
る。特定部分２４３がボロンでドープされていないの
で、この部分のシリコン基板はエッチングにより取り除
かれ、第１３図（Ｂ）の右端の図にある指（櫛）形の構
造が得られる。
基板２４０について実施し、第１３図（Ｂ）にあるよう
に傾斜部２６２1と２６２2を、シリコン基板２４０の
（１１１）クリスタルプレイン（結晶面）にそって形成
する。上述したように、この角度は、シリコン基盤２４
０の底部表面に対して５４．７度である。もしくは、傾
斜部２６２2は、上述のエッチングではなく、シリコン
基板２４０をダイシングすることによっても形成でき
る。特定部分２４３がボロンでドープされていないの
で、この部分のシリコン基板はエッチングにより取り除
かれ、第１３図（Ｂ）の右端の図にある指（櫛）形の構
造が得られる。
【００５８】第１３図（Ｃ）では、さらにフォトリソグ
ラフィーのプロセスを実施してフォトレジスト層（図に
は無い）を形成し、これによりプレーティング（メッ
キ）行程により導電層２３５を形成する。この結果得ら
れたコンタクトストラクチャ３０は、第１３図（Ｄ）に
示すように、適当な形状に切断される。
ラフィーのプロセスを実施してフォトレジスト層（図に
は無い）を形成し、これによりプレーティング（メッ
キ）行程により導電層２３５を形成する。この結果得ら
れたコンタクトストラクチャ３０は、第１３図（Ｄ）に
示すように、適当な形状に切断される。
【００５９】第１４図は、第１３図（Ａ）−第１３図
（Ｄ）におけるフォトリソグラフィーの行程により製造
したコンタクトストラクチャを搭載したコンタクト基板
と、コンタクトターゲットを有する半導体ウェハを示す
断面図である。第５図と第１２図の例とは異なり、この
例のコンタクトコンタクトストラクチャ３０は、コンタ
クト基板２０の平らな表面に取り付けられている。すな
わち、第１３図（Ｄ）に示すシリコン基板２４０上の傾
斜部２６２2が、コンタクト基板２０の平表面に接触す
る。コンタクトストラクチャ３０は、高温接着剤のよう
な接着剤３３０によりコンタクト基板２０の底表面に固
定される。
（Ｄ）におけるフォトリソグラフィーの行程により製造
したコンタクトストラクチャを搭載したコンタクト基板
と、コンタクトターゲットを有する半導体ウェハを示す
断面図である。第５図と第１２図の例とは異なり、この
例のコンタクトコンタクトストラクチャ３０は、コンタ
クト基板２０の平らな表面に取り付けられている。すな
わち、第１３図（Ｄ）に示すシリコン基板２４０上の傾
斜部２６２2が、コンタクト基板２０の平表面に接触す
る。コンタクトストラクチャ３０は、高温接着剤のよう
な接着剤３３０によりコンタクト基板２０の底表面に固
定される。
【００６０】第１４図の例では、第５図の例と同様に、
インターコネクト（相互接続）トレイス２４が、基板２
０の底部において、導電層２３５と接続されている。相
互接続トレイス２４と導電層２３５は、例えば、ハンダ
ボール２８を介して接続されている。コンタクト基板２
０は、さらにバイアホール２３とエレクトロード（電
極）２２を有している。電極２２は、ワイヤやリードを
介して、プローブカードやＩＣパッケージなどの外部構
造に、コンタクト基板２０を相互接続するものである。
従って、半導体ウェハ３００が上に移動するときに、コ
ンタクトストラクチャ３０と、ウェハ３００上のコンタ
クトターゲット３２０は機械的または電気的に接触す
る。その結果、コンタクトターゲット３２０から基盤２
０上の電極２２間に信号通路が確立する。相互接続トレ
イス２４、バイアホール２３、電極２２は、コンタクト
ストラクチャ３０の小ピッチを、プローブカードまたは
ＩＣパッケージに適合する大きなピッチに広げる（ファ
ンアウト）機能も果たす。
インターコネクト（相互接続）トレイス２４が、基板２
０の底部において、導電層２３５と接続されている。相
互接続トレイス２４と導電層２３５は、例えば、ハンダ
ボール２８を介して接続されている。コンタクト基板２
０は、さらにバイアホール２３とエレクトロード（電
極）２２を有している。電極２２は、ワイヤやリードを
介して、プローブカードやＩＣパッケージなどの外部構
造に、コンタクト基板２０を相互接続するものである。
従って、半導体ウェハ３００が上に移動するときに、コ
ンタクトストラクチャ３０と、ウェハ３００上のコンタ
クトターゲット３２０は機械的または電気的に接触す
る。その結果、コンタクトターゲット３２０から基盤２
０上の電極２２間に信号通路が確立する。相互接続トレ
イス２４、バイアホール２３、電極２２は、コンタクト
ストラクチャ３０の小ピッチを、プローブカードまたは
ＩＣパッケージに適合する大きなピッチに広げる（ファ
ンアウト）機能も果たす。
【００６１】第１５図は、本発明のコンタクトストラク
チャを有する第１４図のコンタクト基板の底面を示す概
要図である。この例では、第１４図に示すように、接着
剤３３０は各１組のコンタクトストラクチャ３０の両端
および第１４図で示す基板との角部の両方に用いる。
チャを有する第１４図のコンタクト基板の底面を示す概
要図である。この例では、第１４図に示すように、接着
剤３３０は各１組のコンタクトストラクチャ３０の両端
および第１４図で示す基板との角部の両方に用いる。
【００６２】好ましい実施例しか明記していないが、上
述した開示に基づき、添付した請求の範囲で、本発明の
精神と範囲を離れることなく、本発明の様々な形態や変
形が可能である。
述した開示に基づき、添付した請求の範囲で、本発明の
精神と範囲を離れることなく、本発明の様々な形態や変
形が可能である。
【００６３】
【発明の効果】本発明によれば、コンタクトストラクチ
ャは、次世代半導体技術のテスト要件にかなう非常に高
い周波数帯域を有する。プローブコンタクタを、半導体
製造行程のミニチュアリゼーション技術を用いて形成す
るので、小スペース内に多数のコンタクタを並べること
が出来、このため多数の半導体部品を同時にテストする
ことができる。
ャは、次世代半導体技術のテスト要件にかなう非常に高
い周波数帯域を有する。プローブコンタクタを、半導体
製造行程のミニチュアリゼーション技術を用いて形成す
るので、小スペース内に多数のコンタクタを並べること
が出来、このため多数の半導体部品を同時にテストする
ことができる。
【００６４】多数のコンタクトストラクチャが、マイク
ロファブリケーション技術を用いて、手作業によること
なく基板上に同時に形成されるので、その接触性能は均
一な品質であり信頼性が高く、かつ寿命が長い。コンタ
クトストラクチャは、被試験部品と同じ基板材料上に形
成できるので、被試験部品の温度膨張係数を補正するこ
とができ、このため位置エラーを防ぐことができる。
ロファブリケーション技術を用いて、手作業によること
なく基板上に同時に形成されるので、その接触性能は均
一な品質であり信頼性が高く、かつ寿命が長い。コンタ
クトストラクチャは、被試験部品と同じ基板材料上に形
成できるので、被試験部品の温度膨張係数を補正するこ
とができ、このため位置エラーを防ぐことができる。
【図１】テストヘッドを有する半導体テストシステムと
基板用ハンドラとの間の構造的関係を示した概略図であ
る。
基板用ハンドラとの間の構造的関係を示した概略図であ
る。
【図２】半導体テストシステムのテストヘッドを、基板
用ハンドラに接続する際の、接続部の構成例を示した概
念図である。
用ハンドラに接続する際の、接続部の構成例を示した概
念図である。
【図３】カンチレバーをプローブコンタクタとして複数
個搭載するためのエポキシリングを有した、従来技術に
おけるプローブカードの例を示した底面図である。
個搭載するためのエポキシリングを有した、従来技術に
おけるプローブカードの例を示した底面図である。
【図４】（Ａ）から（Ｅ）は、第３図のプローブカード
の等価回路を示した回路図である。
の等価回路を示した回路図である。
【図５】フォトリソグラフィープロセスを用いて製造し
た本発明のコンタクトストラクチャと、コンタクトター
ゲットを有する半導体ウェハを示した断面図である。
た本発明のコンタクトストラクチャと、コンタクトター
ゲットを有する半導体ウェハを示した断面図である。
【図６】本発明のコンタクタを有する第５図のコンタク
トストラクチャの底面を示した概要図である。
トストラクチャの底面を示した概要図である。
【図７】本発明のコンタクトストラクチャの断面をより
詳細に示した概要図である。
詳細に示した概要図である。
【図８】第７図の本発明コンタクトストラクチャの上面
を示した概要図である。
を示した概要図である。
【図９】（Ａ）は、本発明のコンタクトストラクチャを
製造するプロセスの一部を示した断面図である。
（Ｂ）は、第９図（Ａ）の断面図に対応するプロセスに
おける上面図である。
製造するプロセスの一部を示した断面図である。
（Ｂ）は、第９図（Ａ）の断面図に対応するプロセスに
おける上面図である。
【図１０】（Ａ）から（Ｃ）は、本発明のコンタクトス
トラクチャを製造するための別の製造プロセスを示した
断面図である。
トラクチャを製造するための別の製造プロセスを示した
断面図である。
【図１１】（Ａ）から（Ｃ）は、本発明のコンタクトス
トラクチャを同時に多数製造するためのシリコンウェハ
の上面図である。
トラクチャを同時に多数製造するためのシリコンウェハ
の上面図である。
【図１２】（Ａ）から（Ｂ）は、本発明のコンタクトス
トラクチャをコンタクト基板上に組み立てるための方法
例を示した断面図である。
トラクチャをコンタクト基板上に組み立てるための方法
例を示した断面図である。
【図１３】（Ａ）から（Ｄ）は、本発明のコンタクトス
トラクチャを製造するためのプロセスのさらに別の例を
示した断面図である。
トラクチャを製造するためのプロセスのさらに別の例を
示した断面図である。
【図１４】第１３図（Ａ）から（Ｄ）のフォトリソグラ
フィーのプロセスを用いて製造したコンタクトストラク
チャを搭載するためのコンタクト基板と、コンタクトタ
ーゲットを有する半導体ウェハを示した断面図である。
フィーのプロセスを用いて製造したコンタクトストラク
チャを搭載するためのコンタクト基板と、コンタクトタ
ーゲットを有する半導体ウェハを示した断面図である。
【図１５】本発明のコンタクトストラクチャを有する第
１４図のコンタクト基板の底面図を示す概要図である。
１４図のコンタクト基板の底面図を示す概要図である。
【図１６】（Ｃ）から（Ｅ）は、本発明のコンタクトス
トラクチャを製造するプロセスの他の一部を示した断面
図である。
トラクチャを製造するプロセスの他の一部を示した断面
図である。
【図１７】（Ｆ）から（Ｈ）は、本発明のコンタクトス
トラクチャを製造するプロセスの他の一部を示した断面
図である。
トラクチャを製造するプロセスの他の一部を示した断面
図である。
【図１８】（Ｉ）から（Ｊ）は、本発明のコンタクトス
トラクチャを製造するプロセスの他の一部を示した断面
図である。
トラクチャを製造するプロセスの他の一部を示した断面
図である。
２０ コンタクト基板 ２２ エレクトロード ２３ バイアホール ２４ インターコネクト・トレイス ３０ コンタクトストラクチャ ３５ 導電層 ４０ シリコン基板 ３００ 被試験半導体ウェハ ３２０ パッド
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 1/06 - 1/073 G01R 31/26 H01L 21/64 - 21/66
Claims (23)
- 【請求項１】 少なくとも１面が所定の角度で傾斜した
傾斜支持部を有するシリコンベースと、 そのシリコンベース上に形成され、上記傾斜支持部から
突起して形成された絶縁層と、 その絶縁層上に導電材料で形成される導電層を設けるこ
とにより、絶縁層と導電層からなるコンタクトビーム部
を形成してなり、 接触ターゲットに上記コンタクトビーム部の先端が押し
つけられると、そのコンタクトビーム部はコンタクトビ
ーム部の横方向にバネ力を発生して、接触圧力を形成す
る、 半導体ウェハ、パッケージされたＬＳＩあるいはプリン
ト配線基板等の被試験デバイスを試験するためのコンタ
クトストラクチャ。 - 【請求項２】 上記シリコンベースと絶縁層間に設けら
れたボロンドープ層をさらに有する請求項１に記載のコ
ンタクトストラクチャ。 - 【請求項３】 上記導電層は導電材料で作られメッキ行
程を介して形成される請求項１に記載のコンタクトスト
ラクチャ。 - 【請求項４】 上記絶縁層は二酸化シリコンで構成さ
れ、また上記傾斜支持部はアニソトロピック（異方性）
エッチングのプロセスにより形成される請求項１に記載
のコンタクトストラクチャ。 - 【請求項５】 アニソトロピック（異方性）エッチング
のプロセスにより形成された少なくとも１面が所定の角
度で傾斜した傾斜支持部を有するシリコンベースと、 そのシリコンベース上にその傾斜支持部から突起して形
成された複数のコンタクトビーム部と、そのコンタクト
ビーム部のそれぞれは、そのコンタクトビーム部を電気
的に絶縁するための絶縁層と、その絶縁層上に導電材料
で形成される導電層により構成され、 接触ターゲットにそのコンタクトビーム部の先端が押し
つけられると、そのコンタクトビーム部は横方向にバネ
力を発生して、接触圧力を形成する、 半導体ウェハ、パッケージされたＬＳＩあるいはプリン
ト配線基板等の被試験デバイスを試験するためのコンタ
クトストラクチャ。 - 【請求項６】 上記シリコンベースと絶縁層間に設けら
れたボロンドープ層をさらに有する請求項５に記載のコ
ンタクトストラクチャ。 - 【請求項７】 上記導電層は導電材料で作られメッキ行
程を介して形成される請求項５に記載のコンタクトスト
ラクチャ。 - 【請求項８】 上記絶縁層は二酸化シリコンで構成され
る請求項５に記載のコンタクトストラクチャ。 - 【請求項９】 複数のコンタクトビーム部と、そのコン
タクトビーム部は接触ターゲットにそのコンタクトビー
ム部の先端が押しつけられると横方向にバネ力を発生し
て、接触圧力を形成し、 そのコンタクトビーム部のそれぞれは、アニソトロピッ
ク（異方性）エッチング行程を介して形成された少なく
とも１面が所定の角度で傾斜した傾斜支持部を有するシ
リコンベースと、そのコンタクトビーム部を電気的に絶
縁するための絶縁層と、その絶縁層とによりコンタクト
ビーム部を形成するためにその絶縁層上に導電材料で形
成された導電層とによりなり、 この複数のコンタクトビーム部を斜め方向に固定するよ
うに上記シリコンベースを取り付けるための溝を有する
コンタクト基板と、 そのコンタクト基板の表面に設けられ、コンタクト基板
の外部部品に対する信号通路を確立するために上記コン
タクトビーム部にそれぞれ接続される複数のコンタクト
トレイスと、 により構成される半導体ウェハ、パッケージされたＬＳ
Ｉあるいはプリント配線基板等の被試験デバイスを試験
するためのコンタクトストラクチャ。 - 【請求項１０】 上記コンタクト基板はシリコンで形成
される請求項９に記載のコンタクトストラクチャ。 - 【請求項１１】 上記コンタクト基板はセラミックで形
成される請求項９に記載のコンタクトストラクチャ。 - 【請求項１２】 上記コンタクト基板に設けられ、上記
複数のコンタクトトレイスに接続されて、上記コンタク
ト基板の底面と上面との間の電気的接続を形成する複数
のバイアホールと、 その複数のバイアホールに接続されて上記外部部品と上
記コンタクト基板との間の電気的接続を形成するための
複数の電極と、 をさらに有する請求項９に記載のコンタクトストラクチ
ャ。 - 【請求項１３】 上記シリコンベースと絶縁層間に設け
られたボロンドープ層をさらに有する請求項９に記載の
コンタクトストラクチャ。 - 【請求項１４】 上記導電層は導電材料で作られメッキ
行程を介して形成される請求項９に記載のコンタクトス
トラクチャ。 - 【請求項１５】 上記絶縁層は二酸化シリコンで構成さ
れる請求項９に記載のコンタクトストラクチャ。 - 【請求項１６】 複数のコンタクトビーム部と、そのコ
ンタクトビーム部は接触ターゲットにそのコンタクトビ
ーム部の先端が押しつけられると横方向にバネ力を発生
して、接触圧力を形成し、 そのコンタクトビーム部のそれぞれは、それぞれがアニ
ソトロピック（異方性）エッチング行程を介して形成さ
れ、その面が所定の角度で傾斜した傾斜支持部を２個有
するシリコンベースと、そのコンタクトビーム部を電気
的に絶縁するための絶縁層と、その絶縁層とによりコン
タクトビーム部を形成するためにその絶縁層上に導電材
料で形成された導電層とによりなり、 この複数のコンタクトビーム部を斜め方向に固定するよ
うに上記シリコンベースを平らな表面上に接着剤を介し
て取り付けるためのコンタクト基板と、 そのコンタクト基板の表面に設けられ、コンタクト基板
の外部部品に対する信号通路を確立するために上記コン
タクトビーム部にそれぞれ接続される複数のコンタクト
トレイスと、 により構成される半導体ウェハ、パッケージされたＬＳ
Ｉあるいはプリント配線基板等の被試験デバイスを試験
するためのコンタクトストラクチャ。 - 【請求項１７】 上記コンタクト基板はシリコンで形成
される請求項１６に記載のコンタクトストラクチャ。 - 【請求項１８】 上記コンタクト基板はセラミックで形
成される請求項１６に記載のコンタクトストラクチャ。 - 【請求項１９】 上記コンタクト基板に設けられ、上記
複数のコンタクトトレイスに接続されて、上記コンタク
ト基板の底面と上面との間の電気的接続を形成する複数
のバイアホールと、 その複数のバイアホールに接続されて上記外部部品と上
記コンタクト基板との間の電気的接続を形成するための
複数の電極と、 をさらに有する請求項１６に記載のコンタクトストラク
チャ。 - 【請求項２０】 上記シリコンベースと絶縁層間に設け
られたボロンドープ層をさらに有する請求項１６に記載
のコンタクトストラクチャ。 - 【請求項２１】 上記導電層は導電材料で作られメッキ
行程を介して形成される請求項１６に記載のコンタクト
ストラクチャ。 - 【請求項２２】 上記絶縁層は二酸化シリコンで構成さ
れる請求項１６に記載のコンタクトストラクチャ。 - 【請求項２３】 クリスタル面（１００）でカットされ
たシリコン基板を用意し、 そのシリコン基板の表面にボロンドープ層を形成するた
めに、そのシリコン基板の上表面に第１のフォトリソグ
ラフィーを行い、 形成されたボロンドープ層の上に第１絶縁層を形成し、 上記シリコン基板の底表面上に第２絶縁層を形成し、 その第２絶縁層にエッチング用窓を形成するために、第
２絶縁層上に第２のフォトリソグラフィーを行い、 エッチング窓を介して、異方性エッチングを行い、 導電層を形成するために、第１絶縁層に第３のフォトリ
ソグラフィーを行う、各ステップにより構成され、 上記第１，第２および第３のフォトリソグラフィーのそ
れぞれは、フォトレジスト・コーティング、マスキン
グ、露光、フォトレジスト除去のステップを含んでい
る、半導体ウェハ、パッケージされたＬＳＩあるいはプ
リント配線基板等の被試験デバイスを試験するためのコ
ンタクトストラクチャの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/240,442 US6420884B1 (en) | 1999-01-29 | 1999-01-29 | Contact structure formed by photolithography process |
| US09/240442 | 1999-01-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000249722A JP2000249722A (ja) | 2000-09-14 |
| JP3343540B2 true JP3343540B2 (ja) | 2002-11-11 |
Family
ID=22906543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000010297A Expired - Fee Related JP3343540B2 (ja) | 1999-01-29 | 2000-01-17 | フォトリソグラフィで形成するコンタクトストラクチャ |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US6420884B1 (ja) |
| JP (1) | JP3343540B2 (ja) |
| KR (1) | KR100472580B1 (ja) |
| DE (1) | DE10003282B4 (ja) |
| SG (1) | SG84560A1 (ja) |
| TW (1) | TW534998B (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020053734A1 (en) * | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
| US20100065963A1 (en) | 1995-05-26 | 2010-03-18 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
| US6535003B2 (en) * | 1999-01-29 | 2003-03-18 | Advantest, Corp. | Contact structure having silicon finger contactor |
| US7262611B2 (en) * | 2000-03-17 | 2007-08-28 | Formfactor, Inc. | Apparatuses and methods for planarizing a semiconductor contactor |
| JP3457938B2 (ja) * | 2000-10-16 | 2003-10-20 | 株式会社双晶テック | 表示基板又は回路基板の検査装置における表示基板又は回路基板の交換方法 |
| DE10143173A1 (de) | 2000-12-04 | 2002-06-06 | Cascade Microtech Inc | Wafersonde |
| US6729019B2 (en) | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
| US6651325B2 (en) * | 2002-02-19 | 2003-11-25 | Industrial Technologies Research Institute | Method for forming cantilever beam probe card and probe card formed |
| US20040119485A1 (en) * | 2002-12-20 | 2004-06-24 | Koch Daniel J. | Probe finger structure and method for making a probe finger structure |
| US7244125B2 (en) | 2003-12-08 | 2007-07-17 | Neoconix, Inc. | Connector for making electrical contact at semiconductor scales |
| US20050120553A1 (en) * | 2003-12-08 | 2005-06-09 | Brown Dirk D. | Method for forming MEMS grid array connector |
| US7758351B2 (en) | 2003-04-11 | 2010-07-20 | Neoconix, Inc. | Method and system for batch manufacturing of spring elements |
| US7056131B1 (en) | 2003-04-11 | 2006-06-06 | Neoconix, Inc. | Contact grid array system |
| US6916181B2 (en) * | 2003-06-11 | 2005-07-12 | Neoconix, Inc. | Remountable connector for land grid array packages |
| US7114961B2 (en) | 2003-04-11 | 2006-10-03 | Neoconix, Inc. | Electrical connector on a flexible carrier |
| US7113408B2 (en) * | 2003-06-11 | 2006-09-26 | Neoconix, Inc. | Contact grid array formed on a printed circuit board |
| US8584353B2 (en) | 2003-04-11 | 2013-11-19 | Neoconix, Inc. | Method for fabricating a contact grid array |
| US7057404B2 (en) | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
| US7070419B2 (en) * | 2003-06-11 | 2006-07-04 | Neoconix Inc. | Land grid array connector including heterogeneous contact elements |
| US6869290B2 (en) * | 2003-06-11 | 2005-03-22 | Neoconix, Inc. | Circuitized connector for land grid array |
| US7030632B2 (en) * | 2003-10-14 | 2006-04-18 | Micron Technology, Inc. | Compliant contract structures, contactor cards and test system including same |
| US6991948B2 (en) * | 2003-11-05 | 2006-01-31 | Solid State Measurements, Inc. | Method of electrical characterization of a silicon-on-insulator (SOI) wafer |
| US7388279B2 (en) * | 2003-11-12 | 2008-06-17 | Interconnect Portfolio, Llc | Tapered dielectric and conductor structures and applications thereof |
| US7486812B2 (en) * | 2003-11-25 | 2009-02-03 | Icad, Inc. | Shape estimates and temporal registration of lesions and nodules |
| US20050227510A1 (en) * | 2004-04-09 | 2005-10-13 | Brown Dirk D | Small array contact with precision working range |
| KR20060126700A (ko) | 2003-12-24 | 2006-12-08 | 캐스케이드 마이크로테크 인코포레이티드 | 능동 웨이퍼 프로브 |
| US7025601B2 (en) * | 2004-03-19 | 2006-04-11 | Neoconix, Inc. | Interposer and method for making same |
| TWI309094B (en) | 2004-03-19 | 2009-04-21 | Neoconix Inc | Electrical connector in a flexible host and method for fabricating the same |
| US7090503B2 (en) * | 2004-03-19 | 2006-08-15 | Neoconix, Inc. | Interposer with compliant pins |
| US20060000642A1 (en) * | 2004-07-01 | 2006-01-05 | Epic Technology Inc. | Interposer with compliant pins |
| US7167010B2 (en) * | 2004-09-02 | 2007-01-23 | Micron Technology, Inc. | Pin-in elastomer electrical contactor and methods and processes for making and using the same |
| US7084653B2 (en) * | 2004-12-20 | 2006-08-01 | Wintek Corporation | Contact-type film probe |
| KR100640632B1 (ko) * | 2005-01-29 | 2006-10-31 | 삼성전자주식회사 | 프로브 카드 및 그 제조방법 |
| US7271602B2 (en) * | 2005-02-16 | 2007-09-18 | Sv Probe Pte. Ltd. | Probe card assembly and method of attaching probes to the probe card assembly |
| JP2008532042A (ja) * | 2005-03-01 | 2008-08-14 | エス ヴィ プルーブ ピーティーイー リミテッド | 積層型基板を有するプローブカード |
| JP4570997B2 (ja) * | 2005-03-24 | 2010-10-27 | 株式会社日本マイクロニクス | プローブ、基板へのプローブの取り付け方法及び装置、電気的接続装置、並びに電気的接続装置の製造方法 |
| WO2007000799A1 (ja) * | 2005-06-27 | 2007-01-04 | Advantest Corporation | コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、試験装置、コンタクトストラクチャ製造方法、及び、コンタクトストラクチャ製造装置 |
| JP2007127481A (ja) * | 2005-11-02 | 2007-05-24 | Japan Electronic Materials Corp | プローブカードの製作方法 |
| US7180316B1 (en) | 2006-02-03 | 2007-02-20 | Touchdown Technologies, Inc. | Probe head with machined mounting pads and method of forming same |
| US7721430B2 (en) * | 2006-02-22 | 2010-05-25 | Sv Probe Pte Ltd. | Approach for fabricating cantilever probes |
| US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
| US20080068818A1 (en) * | 2006-09-19 | 2008-03-20 | Jinwoo Choi | Method and apparatus for providing ultra-wide band noise isolation in printed circuit boards |
| US8441271B2 (en) * | 2007-04-03 | 2013-05-14 | Advantest Corporation | Contactor and method of production of contactor |
| WO2009004722A1 (ja) * | 2007-07-03 | 2009-01-08 | Advantest Corporation | プローブおよびプローブカード |
| KR101106970B1 (ko) * | 2007-07-03 | 2012-01-20 | 가부시키가이샤 아드반테스트 | 프로브, 프로브 카드 및 프로브의 제조방법 |
| JP5011388B2 (ja) | 2007-07-24 | 2012-08-29 | 株式会社アドバンテスト | コンタクタ、プローブカード及びコンタクタの実装方法。 |
| EP2259297A1 (en) * | 2008-03-26 | 2010-12-08 | Advantest Corporation | Probe wafer, probe device, and testing system |
| JP4722227B2 (ja) * | 2008-05-21 | 2011-07-13 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
| JP2012052887A (ja) * | 2010-08-31 | 2012-03-15 | Advantest Corp | プローブ製造方法、プローブ構造体、プローブ装置、および試験装置 |
| US8641428B2 (en) | 2011-12-02 | 2014-02-04 | Neoconix, Inc. | Electrical connector and method of making it |
| US9194887B2 (en) | 2012-11-15 | 2015-11-24 | Advantest America, Inc. | Fine pitch probes for semiconductor testing, and a method to fabricate and assemble same |
| EP2877831A4 (en) * | 2012-06-29 | 2016-03-16 | Hydrovision Asia Pte Ltd | IMPROVED FABRIC MEASURING DEVICE |
| US9680273B2 (en) | 2013-03-15 | 2017-06-13 | Neoconix, Inc | Electrical connector with electrical contacts protected by a layer of compressible material and method of making it |
| JP6042761B2 (ja) * | 2013-03-28 | 2016-12-14 | 東京エレクトロン株式会社 | プローブ装置 |
| US9038269B2 (en) * | 2013-04-02 | 2015-05-26 | Xerox Corporation | Printhead with nanotips for nanoscale printing and manufacturing |
| US11821918B1 (en) | 2020-04-24 | 2023-11-21 | Microfabrica Inc. | Buckling beam probe arrays and methods for making such arrays including forming probes with lateral positions matching guide plate hole positions |
| US11828775B1 (en) | 2020-05-13 | 2023-11-28 | Microfabrica Inc. | Vertical probe arrays and improved methods for making using temporary or permanent alignment structures for setting or maintaining probe-to-probe relationships |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4523144A (en) * | 1980-05-27 | 1985-06-11 | Japan Electronic Materials Corp. | Complex probe card for testing a semiconductor wafer |
| US6043563A (en) | 1997-05-06 | 2000-03-28 | Formfactor, Inc. | Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals |
| JPH0367178A (ja) * | 1989-08-07 | 1991-03-22 | Giga Puroobu Kk | プローブカード |
| US5148103A (en) * | 1990-10-31 | 1992-09-15 | Hughes Aircraft Company | Apparatus for testing integrated circuits |
| EP0615131A1 (en) * | 1993-03-10 | 1994-09-14 | Co-Operative Facility For Aging Tester Development | Prober for semiconductor integrated circuit element wafer |
| JP3502874B2 (ja) * | 1994-06-03 | 2004-03-02 | 株式会社ルネサステクノロジ | 接続装置およびその製造方法 |
| US5513430A (en) | 1994-08-19 | 1996-05-07 | Motorola, Inc. | Method for manufacturing a probe |
| JP2632136B2 (ja) * | 1994-10-17 | 1997-07-23 | 日本電子材料株式会社 | 高温測定用プローブカード |
| US5557214A (en) | 1995-02-06 | 1996-09-17 | Barnett; C. Kenneth | Micro beam probe semiconductor test interface |
| US5621333A (en) | 1995-05-19 | 1997-04-15 | Microconnect, Inc. | Contact device for making connection to an electronic circuit device |
| FR2762140B1 (fr) * | 1997-04-10 | 2000-01-14 | Mesatronic | Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices |
| US6297164B1 (en) * | 1998-11-30 | 2001-10-02 | Advantest Corp. | Method for producing contact structures |
| US6218203B1 (en) * | 1999-06-28 | 2001-04-17 | Advantest Corp. | Method of producing a contact structure |
-
1999
- 1999-01-29 US US09/240,442 patent/US6420884B1/en not_active Expired - Fee Related
-
2000
- 2000-01-12 SG SG200000182A patent/SG84560A1/en unknown
- 2000-01-17 JP JP2000010297A patent/JP3343540B2/ja not_active Expired - Fee Related
- 2000-01-26 DE DE10003282A patent/DE10003282B4/de not_active Expired - Fee Related
- 2000-01-27 TW TW089101415A patent/TW534998B/zh not_active IP Right Cessation
- 2000-01-28 KR KR10-2000-0004199A patent/KR100472580B1/ko not_active IP Right Cessation
-
2002
- 2002-01-28 US US10/058,951 patent/US6466043B2/en not_active Expired - Fee Related
- 2002-01-28 US US10/058,483 patent/US6472890B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100472580B1 (ko) | 2005-03-07 |
| US6466043B2 (en) | 2002-10-15 |
| DE10003282B4 (de) | 2007-05-10 |
| SG84560A1 (en) | 2001-11-20 |
| DE10003282A1 (de) | 2000-10-19 |
| US6472890B2 (en) | 2002-10-29 |
| US20020089343A1 (en) | 2002-07-11 |
| JP2000249722A (ja) | 2000-09-14 |
| TW534998B (en) | 2003-06-01 |
| US6420884B1 (en) | 2002-07-16 |
| US20020089342A1 (en) | 2002-07-11 |
| KR20000053655A (ko) | 2000-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3343540B2 (ja) | フォトリソグラフィで形成するコンタクトストラクチャ | |
| JP3343549B2 (ja) | シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造 | |
| JP4560292B2 (ja) | シリコンフィンガーコンタクタを有するコンタクトストラクチャ | |
| KR100508419B1 (ko) | 마이크로 제조 프로세스에 의해 형성된 접점 구조물 | |
| US6452407B2 (en) | Probe contactor and production method thereof | |
| US6255727B1 (en) | Contact structure formed by microfabrication process | |
| US6436802B1 (en) | Method of producing contact structure | |
| US6218203B1 (en) | Method of producing a contact structure | |
| KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
| US6250933B1 (en) | Contact structure and production method thereof | |
| US6608385B2 (en) | Contact structure and production method thereof and probe contact assembly using same | |
| JP2002162418A (ja) | コンタクトストラクチャ並びにその製造方法及びそれを用いたプローブコンタクトアセンブリ | |
| JP2003207523A (ja) | コンタクタ及びその製造方法並びにコンタクト方法 | |
| RU2272335C2 (ru) | Способ испытаний и контроля электронных компонентов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020723 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3343540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |