JP5011388B2 - コンタクタ、プローブカード及びコンタクタの実装方法。 - Google Patents

Description

本発明は、半導体集積回路素子等の電子部品（以下、代表的にＩＣデバイスとも称する。）のテストに際して、ＩＣデバイスと電子部品試験装置との電気的な接続を確立するために、ＩＣデバイスの入出力端子に電気的に接触するコンタクタ、それを備えたプローブカード、及び、コンタクタの実装方法に関する。

ＩＣデバイスは、シリコンウェハ等の半導体ウェハに多数造り込まれた後、ダイシング、ボンディング及びパッケージング等の諸工程を経て電子部品として完成する。こうしたＩＣデバイスは出荷前に動作テストが行われるが、このＩＣデバイスのテストはウェハ状態や完成品の状態で実施される。

ウェハ状態のＩＣデバイスのテストに際して、ＩＣデバイスと電子部品試験装置との電気的な接続を確立するためのコンタクタとして、ＭＥＭＳ（Micro Electro Mechanical Systems）プロセスを用いて作られたもの（以下、単に「シリコンフィンガコンタクタ」とも称する。）が従来から知られている（例えば、特許文献１乃至３参照）。このシリコンフィンガコンタクタは、ＩＣデバイスの入出力端子に電気的に接続される導電部と、導電部が主面に設けられた梁部と、梁部を片持ち支持している台座部と、を備えている。

こうしたシリコンフィンガコンタクタは、台座部に位置決め用マークが設けられており、この位置決め用マークに基づいてコンタクタがプローブカードの基板に対して位置決めされて実装される。この位置決め用マークは、台座部の両端に位置する領域（以下、単に「マーク形成領域」と称する。）に設けられている。このマーク形成領域は、位置決め用マークを形成するための専用の領域となっており、梁部を支持することができない。そのため、複数のシリコンフィンガコンタクタを基板上に隣接して配置する場合、梁部の実装密度が低下するという問題があった。

特開２０００−２４９７２２号公報 特開２００１−１５９６４２号公報 国際公開第０３／０７１２８９号パンフレット

本発明が解決しようとする課題は、プローブカードにおける梁部の実装密度を向上させることが可能なコンタクタ、それを備えたプローブカード、及び、コンタクタの実装方法を提供することである。

（１）上記目的を達成するために、本発明の第１の観点によれば、被試験電子部品のテストに際して、前記被試験電子部品と電子部品試験装置との間の電気的な接続を確立するために、前記被試験電子部品の入出力端子に接触するコンタクタであって、前記被試験電子部品の前記入出力端子に電気的に接続される導電部と、前記導電部が主面に設けられた梁部と、前記梁部を片持ち支持している台座部と、を備え、前記台座部は、前記梁部を支持している支持領域と、位置決め用の第１のマークが設けられているマーク形成領域と、を有しており、前記支持領域と前記マーク形成領域との間に、前記台座部の他の部分より相対的に強度が弱い脆弱部が設けられているコンタクタが提供される（請求項１参照）。

上記発明においては特に限定されないが、前記脆弱部は、前記支持領域と前記マーク形成領域との間に設けられた切込み、溝、又は、複数の貫通孔を含むことが好ましい（請求項２参照）。

上記発明においては特に限定されないが、前記台座部において、前記マーク形成領域は前記支持領域よりも相対的に薄くなっていることが好ましい（請求項３参照）。

上記発明においては特に限定されないが、前記台座部は、実質的に平行に並んだ複数の前記梁部をまとめて支持しており、前記台座部において、前記マーク形成領域は、前記複数の梁部の配列方向に沿って、前記支持領域の両端に配置されていることが好ましい（請求項４参照）。

上記発明においては特に限定されないが、前記脆弱部は、前記複数の梁部の配列方向に対して実質的に直交する方向に沿って設けられていることが好ましい（請求項５参照）。

（２）上記目的を達成するために、本発明の第２の観点によれば、被試験電子部品のテストに際して、前記被試験電子部品と電子部品試験装置との間の電気的な接続を確立するためのプローブカードであって、上記の何れかのコンタクタと、前記コンタクタが実装された基板と、を備えており、前記脆弱部を境界として前記マーク形成領域が前記台座部から切り取られているプローブカードが提供される（請求項６参照）。

（３）上記目的を達成するために、本発明の第３の観点によれば、上記の何れかのコンタクタの製造方法であって、前記コンタクタを前記基板に実装する実装ステップと、前記マーク形成領域を前記台座部から切り取る切取ステップと、を備えたコンタクタの製造方法が提供される（請求項７参照）。

上記発明においては特に限定されないが、前記切取ステップにおいて、前記マーク形成領域を押し込み又は引っ張ることで、前記マーク形成領域を前記台座部から切り取ることが好ましい（請求項８参照）。

上記発明においては特に限定されないが、前記実装ステップは、前記基板に形成された第２のマークと、前記マーク形成領域に形成された前記第１のマークと、に基づいて、前記基板に対して前記コンタクタを相対的に位置決めする位置決めステップと、前記基板に前記コンタクタを固定する固定ステップと、を含むことが好ましい（請求項９参照）。

上記発明においては特に限定されないが、前記台座部が有するシリコン層を、ＤＲＩＥ（Deep Reactive Ion Etching）法によりエッチングすることで、前記コンタクタに前記脆弱部を形成するステップをさらに備えていることが好ましい（請求項１０参照）。

本発明では、コンタクタを基板に実装した後に、脆弱部を境界としてマーク形成領域を切り取ることができるので、プローブカードにおける梁部の実装密度を向上させることができる。

図１は、本発明の第１実施形態における電子部品試験装置の構成を示す概略断面図である。 図２は、本発明の第１実施形態におけるプローブカードを示す断面図である。 図３は、図２に示すプローブカードの下面図である。 図４は、本発明の第１実施形態におけるシリコンフィンガコンタクタを示す平面図である。 図５は、図４に示すシリコンフィンガコンタクタの側面図である。 図６は、図４のVI-VI線に沿った断面図である。 図７は、図４に示すシリコンフィンガコンタクタの端部を示す斜視図である。 図８Ａは、本発明の第１実施形態におけるシリコンフィンガコンタクタの脆弱部を示す平面図である。 図８Ｂは、図７ＡのVIIIB-VIIIB線に沿った断面図である。 図９Ａは、本発明の第２実施形態におけるシリコンフィンガコンタクタの脆弱部を示す平面図である。 図９Ｂは、図９ＡのIXB-IXB線に沿った断面図である。 図１０は、本発明の第３実施形態におけるシリコンフィンガコンタクタの脆弱部を示す平面図である。 図１１は、本発明の第４実施形態におけるシリコンフィンガコンタクタの脆弱部を示す平面図である。 図１２Ａは、本発明の第５実施形態におけるシリコンフィンガコンタクタの脆弱部を示す平面図である。 図１２Ｂは、図１２ＡのXIIB-XIIB線に沿った断面図である。 図１３は、本発明の第１実施形態におけるコンタクタの実装方法を示すフローチャートである。 図１４Ａは、図１３のステップＳ１０における基板の平面図である。 図１４Ｂは、図１３のステップＳ２０における基板の側面図である。 図１４Ｃは、図１３のステップＳ４０における基板の側面図である。 図１４Ｄは、図１３のステップＳ４０における基板の平面図である。 図１４Ｅは、図１３のステップＳ５０における基板の平面図である。 図１４Ｆは、図１３のステップＳ６０における基板の平面図である。 図１４Ｇは、本発明の第１実施形態において、既に実装されたプローブの隣に、次に実装されるプローブを配置した様子を示す平面図である。

符号の説明

１…電子部品試験装置
１０…テストヘッド
１１…ハイフィックス
５０…プローブカード
５１…マウントベース
５１ｃ…第２のマーク
５１ｄ…実装位置
５２…ボンディングワイヤ
５３…支柱
５４…リミッタ
５５…配線基板
５６…ベース部材
５７…スティフナ
６０…シリコンフィンガコンタクタ
６１…台座部
６１１…支持領域
６１２…マーク形成領域
６１３…第１のマーク
６１４〜６１８…脆弱部
６１４ａ〜６１７ａ…切り込み
６１４ｂ〜６１７ｂ…貫通孔
６１８ａ…溝
６１５…脆弱部
６２…梁部
６３…導電層

以下、本発明の実施形態を図面に基づいて説明する。

図１は本発明の第１実施形態における電子部品試験装置の構成を示す概略断面図、図２及び図３は本発明の第１実施形態におけるプローブカードを示す断面図及び平面図、図４及び図５は本発明の第１実施形態におけるシリコンフィンガコンタクタの平面図及び側面図、図６は図４のVI-VI線に沿った断面図、図７は図４に示すシリコンフィンガコンタクタの端部を示す斜視図、図８Ａは図４に示すシリコンフィンガコンタクタの脆弱部を示す平面図、図８Ｂは図８ＡのVIIIB-VIIIB線に沿った断面図である。

本発明の第１実施形態における電子部品試験装置１は、例えばシリコン（Ｓｉ）等から構成される半導体ウェハＷに造り込まれたＩＣデバイスの電気的特性を試験するための装置である。この電子部品試験装置１は、図１に示すように、ＩＣデバイスの試験を行うテスタ（不図示）にケーブルを介して電気的に接続されたテストヘッド１０と、半導体ウェハＷ上のＩＣデバイスとテストヘッド１０とを電気的に接続するためのプローブカード５０と、半導体ウェハＷをプローブカード５０に押し付けるプローバ８０と、を備えている。

プローブカード５０は、図１〜図３に示すように、半導体ウェハＷに造り込まれたＩＣデバイスの入出力端子に電気的に接触する多数のシリコンフィンガコンタクタ６０と、このシリコンフィンガコンタクタ６０が実装されたマウントベース５１と、ボンディングワイヤ５２を介してシリコンフィンガコンタクタ６０に電気的に接続された配線パターン（不図示）を有する配線基板５５と、プローブカード５０を補強するためのベース部５６及びスティフナ５７と、マウントベース５１を支持する支柱５３と、マウントベース５１の変形を抑制するリミッタ５４と、から構成されており、ハイフィックス１１を介してテストヘッド１０に接続されている。

シリコンフィンガコンタクタ６０は、図４〜図６に示すように、マウントベース５１に固定される台座部６１と、後端側が台座部６１に設けられ、先端側が台座部６１から突出している梁部５２と、梁部５２の表面に形成された導電部６３と、を備えている。

台座部６１は、図４に示すように、複数（本例では１１本）の梁部６２をまとめて片持ち支持している支持領域６１１を有している。複数の梁部６２は、その長手方向に沿って実質的に平行に並ぶように配置されており、台座部６１から先端方向に向かってフィンガ状（櫛歯状）に突出している。なお、本発明においては台座部６１一つ当たりに設ける梁部６２の本数は任意に設定することができる。

また、台座部６１は、第１のマーク６１３が設けられているマーク形成領域６１２を、梁部６２の配列方向に沿った支持領域６１１の両端に有している。このマーク形成領域６１２は、図５及び図７に示すように、支持領域６１１よりも薄くなっており、台座部６１からマーク形成領域６１２を切り取り易くなっている。因みに、このマーク形成領域６１２は梁部６２を支持することができないため、プローブカード５０において梁部６２に実装密度の向上に寄与しない領域である。

マーク形成領域６１２に設けられている第１のマーク６１３は、シリコンフィンガコンタクタ６０をマウントベース５１に実装する際に用いられるアライメント用のマークである。この第１のマーク６１３は、例えば、ＮｉＣｏ等からなるメッキ層や貫通孔で構成されている。

また、本実施形態では、図４及び図７に示すように、台座部６１において、支持領域６１１とマーク形成領域６１２との間に脆弱部６１４が設けられている。本実施形態における脆弱部６１４は、図８Ａ及び図８Ｂに示すように、支持領域６１１とマーク形成領域６１２との間に図中上下２箇所に設けられた切り込み６１４ａから構成されることで、台座部６１の他の部分よりも相対的に強度が弱くなっている。

台座部６１及び梁部６２は、コンタクタの小型化を図るために、フォトリソグラフィ等の半導体製造技術（ＭＥＭＳプロセス）をシリコンウェハに施すことで形成されている。そのため、台座部６１は、単結晶シリコンから構成されるシリコン層を有しているが、上述の脆弱部６１４は、シリコンウェハに台座部６１を造り込む際に、当該シリコン層をＤＲＩＥ（Deep Reactive Ion Etching）法によりエッチングすることで、形成されている。

梁部６２は、シリコンフィンガコンタクタ６０において導電部６３を他の部分から電気的に絶縁するための絶縁層６２ａを上部に有している。この絶縁層６２ａは、例えばＳｉＯ_２層やボロンドープ層から構成されている。

導電部６３は、梁部６２が有する絶縁層６２ａの上面に形成されている。この導電部６３を構成する材料としては、例えば、タングステン、パラジウム、ロジウム、白金、ルテニウム、イリジウム、ニッケル等の金属材料を挙げることができる。この導電部６３を形成する手法としては、例えばメッキ処理などを挙げることができる。

なお、シリコンフィンガコンタクタの脆弱部は、台座部の他の部分よりも相対的に強度が弱くなっていればその形状は特に限定されず、以下に説明する第２〜第５実施形態のような形状としてもよい。

図９Ａ及び図９Ｂは本発明の第２実施形態における脆弱部を示す平面図及び断面図である。本発明の第２実施形態における脆弱部６１５は、図９Ａ及び図９Ｂに示すように、切り込み６１５ｂ及び貫通孔６１５ｂから構成されている。切り込み６１５ａは、台座部６１において支持領域６１１とマーク形成領域６１２との間の図中上下２箇所に形成されている。また、７個の貫通孔６１５ｂは２列の貫通孔群を構成しており、切り込み６１５ａは一方の貫通孔群と同一直線上に形成されている。各貫通孔６１５ｂは、矩形の断面形状を有している。本実施形態における脆弱部６１５は、これら切り込み６１５ａ及び貫通孔６１５ｂで構成されていることにより、台座部６１の他の部分よりも相対的に強度が弱くなっている。

図１０は本発明の第３実施形態における脆弱部を示す平面図である。本発明の第３実施形態における脆弱部６１６も、図１０に示すように、切り込み６１６ａ及び貫通孔６１６ｂから構成されている。切り込み６１６ａは、支持領域６１１とマーク形成領域６１２との間の図中上下２箇所に形成されている。また、これら切り込み６１６ｂの間に３個の貫通孔６１６ｂが同一直線上に形成されている。各貫通孔６１６ｂは、菱型の断面形状を有している。本実施形態における脆弱部６１６は、これら切り込み６１６ａ及び貫通孔６１６ｂで構成されていることにより、台座部６１の他の部分よりも相対的に強度が弱くなっている。

図１１は本発明の第４実施形態における脆弱部を示す平面図である。本発明の第４実施形態における脆弱部６１７も、図１１に示すように、切り込み６１７ａ及び貫通孔６１７ｂから構成されている。切り込み６１７ａは、支持領域６１１とマーク形成領域６１２との間の図中上下２箇所に形成されている。また、これら切り込み６１７ａの間に２個の貫通孔６１７ａが同一直線上に形成されている。各貫通孔６１６ｂは、矩形の断面形状を有している。本実施形態における脆弱部６１７は、これら切り込み６１７ａ及び貫通孔６１７ｂで構成されていることにより、台座部６１の他の部分よりも相対的に強度が弱くなっている。

図１２Ａ及び図１２Ｂは本発明の第５実施形態における脆弱部を示す平面図及び断面図である。本発明の第５実施形態における脆弱部６１８は、図１２Ａ及ぶ図１２Ｂに示すように、台座部６１において支持領域６１１とマーク形成領域６１２との間に直線状に形成された溝６１８ａから構成されている。本実施形態における脆弱部６１８は、この溝６１８ａで構成されていることにより、台座部６１の他の部分よりも相対的に強度が弱くなっている。

なお、貫通孔６１５ｂ〜６１７ｂの数は特に限定されず、任意の数に設定することができ、貫通孔６１５ｂ〜６１７ｂの形状も特に限定されず、例えば円形の断面形状としてもよい。また、溝６１８ａの本数も特に限定されず、台座部６１において支持領域６１１とマーク形成領域６１２との間に２本以上の溝６１８ａを設けてもよい。

図５及び図６に戻り、以上のような構成のシリコンフィンガコンタクタ６０は、接着剤５１ｂによりマウントベース５１に固定されており、プローブカード５０が被試験ウェハＷに対向した際に、各コンタクタ６０の先端がＩＣデバイスの入出力端子に向き合うようになっている。接着剤５１ｂとしては、例えば、紫外線硬化型接着剤、温度硬化型接着剤、熱可塑性接着剤などを挙げることができる。

本実施形態におけるプローブカード５０を構成するマウントベース５１は、被試験ウェハＷよりも若干大きな熱膨張係数を有する材料から構成される円盤状の基板である。このマウントベース５１を構成する具体的な材料としては、例えば、セラミックス、コバール、タングステンカーバイト、ステンレスインバー鋼などを挙げることができる。なお、本実施形態におけるマウントベース５１が、本発明においてコンタクタが実装される基板の一例に相当する。

マウントベース５１においてコンタクタ６０の後方には、図２及び図３に示すように、マウントベース５１の表面から裏面に貫通している矩形状の貫通孔５１ａが形成されている。コンタクタ６０の導電部６３に接続されたボンディングワイヤ５２が、マウントベース５１の貫通孔５１ａを介して、配線基板５５上の端子（不図示）に接続されている。

また、マウントベース５１の表面には、コンタクタ６０の実装位置を示す位置決め用の第２のマーク５１ｃが設けられている（図１４Ａ参照）。この第２のマーク５１ｃは、例えば、貫通孔や銅等からなるメッキ層で構成されている。

配線基板５５は、例えばガラスエポキシ樹脂から構成される円盤状の基板である。配線基板５５の下面にはボンディングワイヤ５２が接続される端子（不図示）が設けられており、配線基板５５の上面にはハイフィックス１１のコネクタ１２と連結するコネクタ５５ｃが設けられている。また、配線基板５５の内部には下面の端子と上面のコネクタ５５ｃとを電気的に接続している配線パターン（不図示）が形成されている。コネクタ５５ｃとしては、例えば、ＬＩＦ（Low Insertion Force）コネクタやＺＩＦ（Zero Insertion Force）コネクタなどを用いることができる。また、配線基板５５には、支柱５３を貫通させるための第１の貫通孔５５ａと、リミッタ５４を貫通させるための第２の貫通孔５５ｂと、が形成されている。

配線基板５５の上面には、プローブカード５０を補強するためのベース部材５６及びスティフナ５７が設けられている。ベース部材５６とスティフナ５７は固定されており、また、スティフナ５７と配線基板５５も当該基板５５の外周部分で固定されている。これに対し、ベース部材５６と配線基板５５は直接固定されていない。そのため、配線基板５５はその中央部分においてスティフナ５７に対して非拘束な状態となっており、配線基板５５の熱膨張による変形がベース部材５６に直接伝達しないようになっている。

支柱５３は、マウントベース５１を支持するための柱状部材である。図２に示すように、支柱５３の一端はマウントベース５１に固定されており、支柱５３の他端は第１の貫通孔５５ａを介してベース部材５６に直接固定されている。

リミッタ５４は、被試験ウェハＷをコンタクタ６０に押し付けた際に、マウントベース５１が変形するのを防止するための柱状の部材である。図２に示すように、リミッタ５４の一端はマウントベース５１の裏面近傍に位置しており、リミッタ５４の他端は第２の貫通孔５５ｂを介してベース部材５６に直接固定されている。

以上のような構成のプローブカード５０は、図１に示すように、コンタクタ６０が中央開口７１を介して下方を臨むような姿勢で、環状のホルダ７０に固定されている。ホルダ７０は、プローブカード５０を保持した状態で環状のアダプタ７５に固定されており、さらに、アダプタ７５は、プローバ８０のトッププレート８１に形成された開口８２に固定されている。このアダプタ７５は、被試験ウェハＷの品種やテストヘッド１０の形状に応じてサイズが異なるプローブカードを、プローバ８０の開口８２に適合させるためのものである。ハイフィックス１１とプローバ８０とは、フック１３，７６を互いに係合させることにより機械的に連結されている。

テストヘッド１０の下部にはハイフィックス１１が装着されており、このハイフィックス１１の下面に、同軸ケーブルが接続されたコネクタ１２が設けられている。このテストヘッド１０側のコネクタ１２と、プローブカード５０側のコネクタ５５ｃとを連結することで、テストヘッド１０とプローブカード５０とが電気的に接続させるようになっている。コネクタ１２としては、プローブカード５０のコネクタ５５ｃと同様に、例えば、ＬＩＦ（Low Insertion Force）コネクタやＺＩＦ（Zero Insertion Force）コネクタなどを用いることができる。

プローバ８０は、真空チャックにより被試験ウェハＷを保持することが可能となっていると共に、この保持したウェハを移動させることが可能な搬送アーム８３を有している。試験に際して、この搬送アーム８３が、開口８２を介してプローバ８０内に臨むプローブカード５０に対して、被試験ウェハＷを対向させて押し付ける。この状態でテスタが、当該ウェハＷに造り込まれたＩＣデバイスに対して、テストヘッド１０を介して試験信号を入出力することで、ＩＣデバイスの試験が実行される。

以下に、図１３〜図１４Ｇを参照して、本実施形態においてコンタクタをマウントベースに実装する方法について説明する。

先ず、図１３のステップＳ１０において、実装装置の画像処理ユニット（不図示）により、図１４Ａに示すように、マウントベース５１に設けられた２つの第２のマーク５１ｃの位置を認識し、この第２のマーク５１ｃの位置に基づいて、マウントベース５１上においてコンタクタ６０を実装すべき位置（以下、単に実装位置５１ｄとも称する。）を特定する。

次いで、図１３のステップＳ２０において、図１４Ｂに示すように、実装装置の塗布ユニット１０１により、マウントベース５１上の実装位置５１ｄに接着剤５１ｂを塗布する。この塗布ユニット１０１は、特に図示しないが、例えば紫外線硬化型接着剤が充填されたシリンジを有しており、マウントベース５１上に所定量の接着剤を塗布することが可能となっている。

次に、図１３のステップＳ３０において、実装装置の吸着ユニット１０２（図１４Ｃ参照）により、シリコンフィンガコンタクタ６０を吸着保持し、この状態で、当該コンタクタ６０に設けられた第１のマーク６１３の位置を、画像処理ユニットにより認識する。

次いで、図１３のステップＳ４０において、実装装置の吸着ユニット１０２により、図１４Ｃに示すように、シリコンフィンガコンタクタ６０を実装位置５１ｄに向かって移動させる。次いで、図１４Ｄに示すように、吸着ユニット１０２により、上述のステップＳ１０で認識された第２のマーク５１ｃとステップＳ３０で認識された第１のマーク６１３とに基づいて、シリコンフィンガコンタクタ６０をマウントベース５１に対して位置決めし、この状態で当該コンタクタ６０をマウントベース５１に載置する。具体的には、同図に示すように、Ｘ方向及びＹ方向において第１のマーク６１３が第２のマーク５１ｃからそれぞれ所定距離離れるように、コンタクタ６０をマウントベース５１に対して位置決めする。

次いで、図１３にステップＳ５０において、図１４Ｅに示すように、実装装置の照射ユニット１０３により接着剤５１ｂに向かって紫外線を照射する。これにより、接着剤５１ｂが硬化してコンタクタ６０がマウントベース５１に実装される。

次いで、図１３のステップＳ６０において、図１４Ｆに示すように、実装装置の押圧ユニット（不図示）により、シリコンフィンガコンタクタ６０の両端に設けられたマーク形成領域６１２をマウントベース５１側に向かって機械的に押し付ける。これにより、両端のマーク形成領域６１２が脆弱部６１３を境界に台座部６１から切り取られる。なお、台座部６１をマウントベース５１に向かって押さえながら、マーク形成領域６１２をマウントベース５１とは反対方向に向かって引っ張ることで、マーク形成領域６１２を台座部６１から切り取ってもよい。

以上のように、本実施形態では、マウントベース５１にシリコンフィンガコンタクタ６０を実装した後に、実装密度の向上に寄与しないマーク形成領域６１２をコンタクタ６０から除去する。これにより、図１４Ｇに示すように、マウントベース５１上にシリコンフィンガコンタクタ６０を隣接して配置する際に、これらコンタクタ６０同士の間の間隔を、マーク形成領域６１２一つ分詰めることができ、プローブカード５０における梁部６２の実装密度が向上する。

なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。

Claims (10)

1. 被試験電子部品のテストに際して、前記被試験電子部品と電子部品試験装置との間の電気的な接続を確立するために、前記被試験電子部品の入出力端子に接触するコンタクタであって、
   前記被試験電子部品の前記入出力端子に電気的に接続される導電部と、
   前記導電部が主面に設けられた梁部と、
   前記梁部を片持ち支持している台座部と、を備え、
   前記台座部は、
   前記梁部を支持している支持領域と、
   位置決め用の第１のマークが設けられているマーク形成領域と、を有しており、
   前記支持領域と前記マーク形成領域との間に、前記台座部の他の部分より相対的に強度が弱い脆弱部が設けられているコンタクタ。
2. 前記脆弱部は、前記支持領域と前記マーク形成領域との間に設けられた切込み、溝、又は、複数の貫通孔を含む請求項１に記載のコンタクタ。
3. 前記台座部において、前記マーク形成領域は前記支持領域よりも相対的に薄くなっている請求項１又は２に記載のコンタクタ。
4. 前記台座部は、実質的に平行に並んだ複数の前記梁部をまとめて支持しており、
   前記台座部において、前記マーク形成領域は、前記複数の梁部の配列方向に沿って、前記支持領域の両端に配置されている請求項１〜３の何れかに記載のコンタクタ。
5. 前記脆弱部は、前記複数の梁部の配列方向に対して実質的に直交する方向に沿って設けられている請求項４記載のコンタクタ。
6. 被試験電子部品のテストに際して、前記被試験電子部品と電子部品試験装置との間の電気的な接続を確立するためのプローブカードであって、
   請求項１〜５の何れかに記載のコンタクタと、
   前記コンタクタが実装された基板と、を備えており、
   前記脆弱部を境界として前記マーク形成領域が前記台座部から切り取られているプローブカード。
7. 請求項１〜５の何れかに記載のコンタクタの製造方法であって、
   前記コンタクタを前記基板に実装する実装ステップと、
   前記マーク形成領域を前記台座部から切り取る切取ステップと、を備えたコンタクタの製造方法。
8. 前記切取ステップにおいて、前記マーク形成領域を押し込み又は引っ張ることで、前記マーク形成領域を前記台座部から切り取る請求項７に記載のコンタクタの製造方法。
9. 前記実装ステップは、
   前記基板に形成された第２のマークと、前記マーク形成領域に形成された前記第１のマークと、に基づいて、前記基板に対して前記コンタクタを相対的に位置決めする位置決めステップと、
   前記基板に前記コンタクタを固定する固定ステップと、を含む請求項７又は８記載のコンタクタの製造方法。
10. 前記台座部が有するシリコン層を、ＤＲＩＥ（Deep Reactive Ion Etching）法によりエッチングすることで、前記コンタクタに前記脆弱部を形成するステップをさらに備えた請求項７〜９の何れかに記載のコンタクタの製造方法。

Images