KR101745884B1

KR101745884B1 - 초정밀 레이저를 활용한 소켓 및 그 제조방법

Info

Publication number: KR101745884B1
Application number: KR1020150152952A
Authority: KR
Inventors: 이은주
Original assignee: 주식회사 이노글로벌
Priority date: 2015-11-02
Filing date: 2015-11-02
Publication date: 2017-06-13
Also published as: KR20170051808A

Abstract

본 발명은 반도체 테스트 소켓에 관한 것으로서, 탄성을 갖는 절연성 본체;상하방향으로 복수의 제1 도전패턴이 형성되고 상기 제1 도전패턴의 상단과 하단이 상기 절연성 본체의 상부면과 하부면으로 노출되도록 이격되게 배치되는 복수의 제1 절연성 시트; 제2 절연성 시트와, 상기 제2 절연성 시트에 상기 복수의 제1 도전패턴에 대응하는 위치에 형성된 복수의 제2 도전패턴을 포함하고, 상기 상단과 상기 하단 중 적어도 한곳에 상기 제1 도전패턴에 대응하는 상기 제2 도전패턴이 단차를 갖도록 상기 제1 절연성 시트의 두께방향으로 접합되는 접촉연장부를 포함하는 것을 특징으로 한다. 이에 따라 접촉부에서 접촉성능이 개선됨에 따라 반도체 테스트에 신뢰도 높은 측정 결과를 제공할 수 있다.

Description

초정밀 레이저를 활용한 소켓 및 그 제조방법{SOCKET USING HIGH ACCURACY LASER AND MANUFACTURING METHOD THEREOF}

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓 및 그 제조방법에 관한 것이다.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 때 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.

이와 같은 높이 방향으로의 두께의 제약을 극복하기 위해 도전성 분말을 이용하지 않고 도전성을 형성할 수 있는 반도체 테스트 소켓이 연구되고 있으나, 상하 방향으로의 압력에 따른 탄성적 움직임을 가지며 도전성을 확보할 수 있는 반도체 테스트 소켓의 개발은 미비하였다.

대한민국공개특허 2002-0090250호(공개일 2002년12월02일, 멀티플 라인 그리드 어레이를 이용한 반도체 패키지 테스트용 소켓 구조)에서는 멀티플 라인 그리드에 내장 또는 외장하는 형태로 기능성 소자를 테스트 보드에 형성하여 테스트 신뢰도를 높일 수 있는 소켓구조를 개시하고 있으나, 상술한 문제가 있었다.

또한, 반도체와 같이 접촉부를 형성하는 단자가 미세한 경우 테스트 소켓의 접촉부와 접촉이 용이하지 않아 잘못된 반도체 테스트 결과를 제공하는 경우가 빈번하였다. 미세한 접촉단자를 갖더라도 미끌림이 없고, 접촉단자의 형상에 일부 차이가 있더라도 반도체 성능을 용이하게 테스할 수 있도록 접촉부가 개선된 반도체 테스트 소켓이 요구되고 있다.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 테스트용 반도체의 단자와 반도체 테스트 소켓의 접촉부위에서 접촉 성능을 개선하여 신뢰도 높은 반도체 테스트 소켓 및 그 제조 방법을 제공하도록 하는 데에 목적이 있다.

또한, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조방법을 제공하는데 그 목적이 있다.

상기 목적은 본 발명에 따라, 탄성을 갖는 절연성 본체; 상하방향으로 복수의 제1 도전패턴이 형성되고 상기 제1 도전패턴의 상단과 하단이 상기 절연성 본체의 상부면과 하부면으로 노출되도록 이격되게 배치되는 복수의 제1 절연성 시트; 제2 절연성 시트와, 상기 제2 절연성 시트에 상기 복수의 제1 도전패턴에 대응하는 위치에 형성된 복수의 제2 도전패턴을 포함하고, 상기 상단과 상기 하단 중 적어도 한곳에 상기 제1 도전패턴에 대응하는 상기 제2 도전패턴이 단차를 갖도록 상기 제1 절연성 시트의 두께방향으로 접합되는 접촉연장부를 포함하는 반도체 테스트 소켓에 의해서 달성된다.

여기서, 상기 제1 도전패턴 및 상기 제2 도전패턴은 거친표면을 형성하도록 상기 절연성 본체에서 노출되는 각각의 상부면 또는 하부면에 요홈이 형성될 수 있다.

또한, 상기 제2 도전패턴은 상기 제2 절연성 시트의 양측면에 형성된 도전층의 패터닝을 통해 형성되는 제2 베이스 도전층과, 상기 제2 베이스 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함할 수 있다.

또한, 상기 제1 도전패턴은 상기 제1 절연성 시트의 양측면에 형성된 도전층의 패터닝을 통해 형성되는 제1 베이스 도전층과, 상기 제1 베이스 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함할 수 있다.

또한, 상기 제1 절연성 시트는 상기 제1 절연성 시트의 두께방향으로 중앙이 휘어진 상태로 상기 절연성 본체에 배치될 수 있다.

또한, 상기 제1 도전패턴과 상기 제2 도전패턴의 접합에 따른 상부면 또는 하부면은 상기 절연성 본체에서 노출되어 접촉부를 형성할 수 있다.

상기 목적을 위한 반도체 테스트 소켓의 제조방법은, (A) 제1 절연성 시트에 복수의 제1 도전패턴을 형성하는 단계와; (B) 제2 절연성 시트에 복수의 상기 제1 도전패턴의 위치에 대응하는 복수의 제2 도전패턴이 형성된 접촉연장부를 형성하는 단계와; (C) 상기 제1 도전패턴의 상단과 하단 중 적어도 한곳에 상기 제1 도전패턴과 상기 제2 도전패턴이 단차가 형성되도록 상기 제1 절연성 시트의 두께방향으로 상기 접촉연장부를 접합하는 단계를 포함한다.

여기서, 상기 제2 절연성 시트는 양측면에 도전층이 형성된 PI 필름 형태로 마련되며; 상기 (B)단계는 (b1) 상기 제2 절연성 시트 양측면의 상기 도전층을 패터닝 처리하여 제2 베이스 도전층을 형성하는 단계와, (b2) 상기 제2 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와, (b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하는 단계를 포함할 수 있다.

여기서, 상기 (B)단계는 상기 금 도금층이 형성된 상기 제2 베이스 도전층의 끝단에 요홈을 형성하는 단계를 더 포함할 수 있다.

한편으로, 상기 제2 베이스 도전층의 상하방향으로의 길이는 상기 접촉연장부의 상하방향으로의 길이보다 길게 형성되며, 상기 (B) 단계는 상기 (b2) 단계에 앞서, (b4) 상기 제2 베이스 도전층의 일측 끝단 중심에 요홈을 형성하는 단계와, (b5) 상기 요홈이 형성된 상기 제2 절연성 시트를 상기 접촉연장부의 상하방향으로의 길이로 절취하는 단계를 더 포함하는 것도 가능하다.

여기서, 상기 (b4) 단계는 각각의 상기 제2 베이스 도전층의 동일한 높이에 원형의 요홈용 홀을 형성하는 단계와; 동일한 높이에 형성된 상기 요홈용 홀의 중심을 따라 절취하는 단계를 더 포함할 수 있다.

또한, 상기 제1 절연성 시트는 표면에 도전층이 형성된 PI 필름 형태로 마련되며; 상기 (A)단계는 (a1) 상기 PI 필름 표면의 상기 도전층을 패터닝 처리하여 제1 베이스 도전층을 형성하는 단계와; (a2) 상기 제1 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와, (a3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하는 단계를 포함할 수 있다.

또한, (D) 상기 접촉연장부가 접합된 상기 제1 절연성 시트를 절연재 내부에서 중앙이 상기 제1 절연성 시트의 두께방향으로 휘어진 상태로 배치하고 각각의 단위본체를 형성하는 단계와; (E) 복수의 상기 단위본체를 접착하여 절연성 본체를 형성하는 단계를 더 포함할 수 있다.

여기서, 상기 (A)단계는 상기 베이스 도전층이 형성되지 않은 상기 절연성 시트 너비방향의 양 끝단에 두께방향으로 관통되는 체결홀을 형성하는 단계를 더 포함하는 것도 가능하다.

또한, 상기 (E)단계는 상기 체결홀이 형성된 상기 단위본체를 바 형상의 프레임에 순차적으로 끼워 접착하는 단계를 포함할 수 있다.

여기서, 도전패턴과 접촉연장부가 이 단차를 형성하도록 접합되고, 접촉연장부의 상부면에 요홈이 형성되어 접촉면이 복수로 분할됨에 따라 미세한 반도체 단자의 접촉부가 효과적으로 접촉되어 반도체 테스트에 신뢰도 높은 측정 결과를 제공하게 된다.

또한, 절연성 시트에 형성된 도전패턴과 접촉연장부를 형성하는 제2 도전패턴이 동일한 도전구조를 갖게 됨에 따라 접착되었을 때 이질적인 도전특성을 갖지 않게 되고, 도전패턴과 제2 도전패턴을 형성할 때의 공정이 유사하므로 개별적으로 상이한 도전구조를 갖는 패턴을 형성하는 것 보다 생산에 있어 비용 절감을 극대화 할 수 있다.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명의 실시예에 따른 반도체 테스트 소켓의 사시도이고,
도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이고,
도 4는 절연성 시트와 베이스 도전층을 설명하기 위한 도면이고,
도 5는 접촉부에 요홈 형성을 설명하기 위한 도면이고,
도 6 및 7은 도금층이 형성된 접촉연장부를 설명하기 위한 도면이고,
도 8은 접촉연장부를 접합하여 접촉부를 형성하는 것을 설명하기 위한 도면이다.
도 9는 단위본체의 형성을 설명하기 위한 도면이고,
도 10은 도 9의 단위본체를 부착하여 절연성 본체의 형성을 설명하기 위한 도면이다.

이하, 본 발명의 실시예를 나타내는 첨부 도면을 참조하여 본 발명을 더욱 상세히 설명한다.

도 2는 본 발명의 실시예에 따른 반도체 테스트 소켓의 사시도이고, 도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이다. 도 2 및 도 3을 참조하여 설명하면 본 발명의 실시예에 따른 반도체 테스트 소켓(100)은, 절연성 본체(190), 복수의 제1 절연성 시트(101), 접촉연장부(120,130,140,150)를 포함한다.

절연성 본체(190)는 탄성 재질로 마련되어 본 발명에 따른 반도체 테스트 소켓(100)의 전체 외관을 형성한다. 본 발명에서는 절연성 본체(190)가 실리콘 재질로 마련되는 것을 예로 한다. 또한, 본 발명에 따른 절연성 본체(190)는 후술할 단위본체(180)가 가로 방향(W)으로 순차적으로 부착됨으로써, 반도체 테스트 소켓(100)의 외형을 이루는 절연성 본체(190)를 형성하게 된다. 단위본체(180)에 대한 상세한 설명은 후술하기로 한다.

제1 절연성 시트(101)에는 상하방향으로 복수의 도전패턴이 형성되고 도전패턴의 상단과 하단이 절연성 본체(190)의 상부면과 하부면으로 노출된다. 노출된 상단과 하단은 접촉부(C1,C1')로 이용된다.

보다 구체적으로 설명하면, 제1 절연성 시트(101)는 복수로 마련되어 절연성 본체(190)의 내부에 가로 방향(W)으로 상호 이격되어 배치된다. 그리고, 절연성 본체(190)에 의해 복수의 제1 절연성 시트(101)가 가로 방향(W)으로 상호 이격된 상태로 유지된다.

그리고 제1 절연성 시트(101)에는 폭방향(D)으로 복수의 제 도전패턴이 일정 간격으로 이격되어 형성된다. 복수의 제1 도전패턴은 테스트 장치와 테스트할 반도체의 단자와 접촉하여 반도체와 테스트 장치를 서로 전기적으로 연결시켜 반도체의 이상 유무의 확인에 이용된다.

본 발명의 실시예에 따르면 접촉연장부(120,130,140,150)는 제2 절연성 시트(121, 131)에 복수의 제1 도전패턴의 위치에 대응하여 복수의 제2 도전패턴이 형성되고, 상단과 하단 중 적어도 한곳에 제1 도전패턴에 대응하는 제2 도전패턴이 단차를 갖도록 상기 제1 절연성 시트의 두께방향으로 접합된다.

여기서, 제1 도전패턴과 제2 도전패턴은 서로 대응하는 위치에 형성되며, 구성된 재질에 따른 도전성질도 같다. 예로서, 제1 도전패턴과 제2 도전패턴은 상하방향으로 형성된 길이는 상이하나 도전구조를 이루도록 도전층(102,122)의 패터닝과, 패터닝된 도전층에 코팅하는 재질 등은 동일하게 형성된 것을 들 수 있다.

즉, 도 3의 제1 도전패턴의 상단면에 접합되는 접촉연장부(120,130)의 구성에서 제1 도전패턴의 제1 절연성 시트(101), 제1 절연성 시트(101)에 형성된 베이스 도전층(102a), 베이스 도전층(102a)에 순차적으로 코팅된 니켈 도금층(104)과, 금 도금층(105)의 형성구조는 접촉연장부(120,130)에 형성된 절연성 시트(121,131), 절연성 시트(121,131)의 양측면에 형성된 베이스 도전층(122a,132a), 베이스 도전층(122a,132a)에 순차적으로 코팅된 니켈 도금층(124,134) 및 금 도금층(125,135)으로 형성된 도전패턴과 동일하다.

제1 도전패턴의 하단측에는 상술한 접촉연장부(120,130)과 접합방향만 상이하게 접촉연장부(140,150)가 접합된다.

접촉연장부(120,130,140,150)는 제1 절연성 시트(101)에 형성된 제1 도전패턴의 상단 또는 하단에 제1 절연성 시트(101)의 두께 방향으로 접합되어 전기적으로 연결된다. 제1 도전패턴과 제2 도전패턴은 접합되었을 때 도전성이 유지되도록 도전체 접착제 등을 이용하여 접합하게 된다.

도 2에 도시된 바와 같이 제1 도전패턴은 접촉연장부(120,130,140,150)와 접합되어 절연성 본체(190)의 상부면 또는 하부면에 노출된 상태로 접촉부(C)를 형성하게 된다.

여기서, 제1 도전패턴과 접촉연장부(120,130,140,150)가 단차가 형성되게 접합됨에 따라 접촉되는 대상과 접촉 성능이 개선된다.

또한, 제1 절연성 시트(101)에 형성된 제1 도전패턴과 접촉연장부(120,130,140,150)가 동일한 도전구조를 갖게 됨에 따라 접착되었을 때 이질적인 도전특성을 갖지 않게 되고, 제1 도전패턴과 제2 도전패턴을 형성할 때의 공정이 유사하므로 개별적으로 상이한 도전구조를 갖는 패턴을 형성하는 것 보다 생산에 있어 비용 절감을 극대화 할 수 있다.

본 발명에서 절연성 본체(190)에서 노출되는 제1 도전패턴과 제2 도전패턴의 접촉부(C)는 거친표면을 형성하도록 각각의 상부면 또는 하부면에 요홈이 형성된다.

본 발명의 실시예에서는 제1 도전패턴과 제2 도전패턴 각각의 상단면과 하단면에 하나의 요홈을 형성하여 노출되는 면이 2개로 분할되어 거친표면을 형성한 것을 예로하고 있다. 제1 도전패턴과 접촉연장부(120,130,140,150)의 단차에 더불어 접촉연장부(120,130,140,150)의 노출되는 표면의 특성에 따라 수십 ㎛ 내외에 불과한 반도체 단자 측의 접촉핀의 접촉력을 개선할 수 있다.

본 발명의 실시예와 예시된 도면에서는 접촉부(C)가 반도체 테스트 소켓(100)의 상단과 하단에 형성되는 것을 예로 하지만, 반도체 테스트 소켓(100)의 하단에 테스트 장치를 연결시켜 고정하는 경우, 반도체 테스트 소켓(100)의 상단에만 접촉부(C)를 형성하는 것처럼 접촉연장부(120,130,140,150)를 이용한 접촉부(C)의 형성위치는 선택적으로 실시될 수 있다.

도 4는 절연성 시트와 베이스 도전층을 설명하기 위한 도면이고, 도 5는 도전패턴과 접촉연장부에 요홈 형성을 설명하기 위한 도면이고, 도 6 및 7은 도금층이 형성된 접촉연장부를 설명하기 위한 도면이다. 도 4 내지 도 7을 참조하여 제1 도전패턴과 제2 도전패턴의 구조와 반도체 테스트 소켓(100)의 제조방법에 대하여 설명하기로 한다.

도 4의 (a)는 도전층(122)이 형성된 제2 절연성 시트(121)를 나타낸 도면이고, 도 4의 (b)는 제2 절연성 시트(121)에 형성한 베이스 도전층(122a)을 나타내고 있다. 제2 절연성 시트(101)의 양측면에는 도전층(122)이 형성되어 있는데, 복수의 도전패턴을 형성하는 베이스 도전층(122a)은 양측면에 형성된 도전층(122)의 패터닝을 통해 형성된다. 패터닝은 도전패턴을 형성하고자 하는 이외의 영역를 절단하거나 식각하는 형태로 실시될 수 있으며 패터닝을 통해 반도체 테스트 소켓(100)에 이용되는 복수로 이격되게 형성된 베이스 도전층(122a)을 얻는다.

그리고 본 발명에 따른 제2 절연성 시트(101)는 PI 필름 형태로 마련되는 것을 예로 한다. 보다 구체적으로 설명하면, 인쇄회로기판은 폴리이미드 소재의 PI 필름 양측에 도전성을 갖는 도전층(122)이 형성되어 있다. 여기서, 도전층(122)은 구리 재질로 마련되는 것이 일반적이다. PI필름으로 형성된 제1 절연성 시트(101)와 구리 재질로 마련된 베이스 도전층(122a)에 의해 연성을 갖는 회로기판으로 이용할 수 있다.

도 5의 (c)는 베이스 도전층(122a)에 요홈용 홀(123)을 형성하는 것을 나타내고 있고, (d)는 요홈(123a)을 형성하는 것을 나타내고 있다. 제2 절연성 시트(101)에 형성된 복수의 베이스 도전층(122a)의 상하방향 끝단에, 끝단을 중심으로 하는 요홈용 홀(123)을 각각 형성한 뒤, 베이스 도전층(122a)의 끝단을 따라 절취하여 제2 절연성 시트(121)를 제거하면 베이스 도전층(122a)의 끝단에 반원형의 요홈(123a)이 형성된다.

본 발명의 실시예에서는 반원형의 요홈(123a)을 형성하도록 원형의 요홈용 홀(123)을 이용하였으나 이에 한정하지 않고 다양한 형상의 요홈(123a)으로 실시될 수 있으며, 베이스 도전층(122a)의 끝단에 복수개의 요홈(103a)을 형성하는 것도 가능하다.

도 6의 (e)는 베이스 도전층(122a)에 도금층(124,125)을 형성하는 것을 나타내고 있다. 본 발명의 실시예에서 도금층은 베이스 도전층(122a)에 순차적으로 니켈 도금층(124) 및 금 도금층(125)을 형성한 것을 예로 한다. 니켈 도금층(124)에 금 도금층(125)을 순차적으로 형성함으로써 구리에 직접 금 도금층(125)을 형성하는 것보다 견고하게 융착되며, 금의 우수한 도전성능을 반도체 테스트 소켓(100)에 이용할 수 있다.

여기서, 니켈 도금층(124) 및 금 도금층(125)을 형성할 때, 도금되는 양을 조절하여 요홈(123a)의 형상이 유지되도록 도금층(124,125)을 형성하는 것이 바람직하다.

위의 실시예에서 요홈(123a)을 형성한 후 니켈 도금층(124) 및 금 도금층(125)을 순차적으로 형성하는 것을 예로 하였으나, 제2 베이스 도전층(122a)을 접촉연장부의 길이로 마련하는 경우, 니켈 도금층(124) 및 금 도금층(125)을 형성한 후에 상단면 또는 하단면에 요홈(123a)를 형성하는 것도 가능하다.

한편, 접촉연장부(120,130,140,150)은 제2 베이스 도전층(122a)를 절취하여 사용하는 방식으로도 제조할 수 있다.

보다 구체적으로 설명하면, 제2 베이스 도전층(122a)의 상하방향으로의 길이는 접촉연장부(120,130,140,150)의 상하방향으로의 길이보다 길게 마련한다. 그리고, 제2 베이스 도전층(122a)를 접촉연장부(120,130,140,150)의 상하방향으로의 길이로 절취하여 이용할 수 있다.

도 6의 (f)는 요홈(123)이 형성된 제2 베이스 도전층(122a)의 단부를 절취하여 접촉연장부(120)을 형성하는 것을 나타낸다. 본 발명의 실시예에서 접촉연장부(120,130,140,150)는 제1 도전패턴의 상단 또는 하단측에 접합되므로 각각의 접촉연장부(120,130,140,150)의 상하방향으로의 길이는 제1 도전패턴 전체의 길이보다 짧다.

도시된 (g),(h),(i) 바와 같이 제2 베이스 도전층의 끝단에 형성된 요홈(123a)을 포함하도록 소정의 길이만큼 절취하고, 니켈 도금층(124) 및 금 도금층(125)을 순차적으로 도금하면, 제2 도전패턴이 형성된 접촉연장부(120)가 마련된다.

요홈(123a)의 형성은 각각의 제2 베이스 도전층(122a)의 상기 제2 베이스 도전층의 동일한 높이 즉, 일측 끝단 중심에 각각 원형의 요홈용 홀(123)을 형성하고, 동일한 높이에 형성된 요홈용 홀(123)의 중심을 따라 절취하는 것으로 형성된다.

이하에서는 제1 도전패턴의 형성에 대하여 설명하기로 한다. 본 발명의 실시예에서 제1 도전패턴은 상술한 제2 도전패턴의 제조 과정 중, 도 4 내지 도 6에 도시된 (a)~(e) 제조과정을 통해 실시된다. 이에 따라 제1 도전패턴은 제2 도전패턴에 대응하는 도전구조를 갖게 된다.

다만, 제1 도전패턴을 형성하기 위한 제1 베이스 도전층(102a)의 상하방항으로의 길이는 제2 베이스 도전층(122a)의 길이와 상이할 수 있다.

또한, 제2 베이스 도전층(122a)는 제2 절연성 시트(121)의 양면에 형성되는 것을 예로 하였으나, 제1 베이스 도전층(102a)는 반드시 제1 절연성 시트(101)의 양면에 형성되어야 하는 것은 아니다.

예로서, 제2 베이스 도전층(102a)은 복수개의 접촉연장부(120,130,140,150)를 일방향으로 연속되게 접합할 수 있으므로, 양측면을 이용하여 형성하는 것이 바람직하지만, 제1 도전패턴의 일측 방향으로 복수의 접촉연장부(120,130)를 순차적으로 접합하는 경우, 접촉연장부(120,130)의 접합 방향에 대응되게 제1 절연성 시트(101)의 일측면에만 제1 베이스 도전층(102a)을 형성할 수 있다.

도 8은 접촉연장부를 접합하여 접촉부를 형성하는 것을 설명하기 위한 도면이다. 도 8을 참조하여 설명하면, 본 발명의 실시예에 따른 반도체 테스트용 소켓은 (a)에서와 같이 제1 절연성 시트(101)에 복수의 제1 도전패턴이 이격되게 형성된 것에 대응하여 제2 절연성 시트(121)에 복수의 제2 도전패턴이 형성된 접촉연장부(120,130,140,150)를 단차가 형성되도록 접합한다.

이에 따라 반도체 테스트용 소켓의 접촉부(c)는 절연성 본체(190)에서 노출되는 상부면 또는 하부면에 요홈(123a)이 형성되고, 단차가 형성된 노출면에 따라, 접촉성능이 개선된 접촉부(C)를 제공하게 된다.

여기서, 접촉연장부(120,130,140,150)는 반도체 테스트 소켓(100)의 형태에 따라 도전패턴의 상단과 하단에 선택적으로 실시할 수 있음은 당연하다.

도 9는 단위본체를 형성하는 것을 설명하기 위한 도면이다. 도 8을 참조하여 설명하면, 제1 도전패턴이 형성된 절연성 시트(101) 상단 또는 하단에 두께방향으로 접촉연장부(120,130,140,150)를 접합하고, 제1 도전패턴을 절연성 본체(190)에 휘어진 상태로 배치하게 된다.

보다 구체적으로 설명하면 도 8을 통해 설명한 복수의 제1 도전패턴이 형성된 제1 절연성 시트(101)에 접촉연장부(120,130,140,150)를 접합한 뒤, 절연성 본체(190)에 휘어지게 배치한다.

본 발명의 실시예에서 제1 도전패턴은 PI 필름을 제1 절연성 시트(101)로 이용하고 있어 연성회로기판 방식을 갖는다. 연성을 이용하여 제1 도전패턴을 절연성 본체(190) 내부에 휘어진 형상으로 배치할 수 있다.

절연성 본체(190)는 탄성을 갖는 실리콘 등의 절연재를 이용하여 형성하게 되는데, 이때, 도전패턴이 형성된 연성의 제1 절연성 시트(101)를 휘어진 상태에서 절연재를 경화하는 방식으로 휘어진 상태의 제1 도전패턴을 갖게 한다.

본 발명의 실시예에서 복수의 제1 도전패턴이 형성된 제1 절연성 시트(101) 에 접촉연장부를(120,130,140,150)을 접합한 뒤, 절연재를 통해 경화하여 각각의 단위본체(180)를 형성하고 복수의 단위본체(180)를 부착하는 방식이 이용된다.

한편으로는, 단위본체(180)를 형성하지 않고, 절연성 본체(190)는 복수의 제1 도전패턴이 형성된 제1 절연성 시트(101)를 복수로 마련하고 복수의 절연성 시트(101)가 상호 이격되게 배치한 뒤, 액상의 절연재를 경화하여 일체화된 절연성 본체(190)를 형성하는 것도 가능하다.

연성을 갖도록 형성된 제1 도전패턴이 절연성 본체(190)에 휘어지게 배치됨에 따라 반도체 소자의 단자가 도전패턴의 상부 표면에 접촉되고, 검사회로기판의 단자가 도전패턴의 하부표면에 접촉된 상태에서 테스트용 반도체 소자가 하부로 가압되면 도전패턴은 상하 방향으로 탄성적으로 움직임을 갖게 된다.

도 10은 도 9의 단위본체를 부착하여 절연성 본체의 형성을 설명하기 위한 도면이다. 도 10를 참조하여 설명하면 본 발명의 제1 절연성 시트(101)에는 체결홀(170)이 형성된다.

베이스 도전층(102a)이 형성되지 않은 절연성 시트(101) 너비방향의 양 끝단에 두께방향으로 관통되는 체결홀(170)을 형성할 수 있다.

각각의 단위본체(180)를 형성한 후에 체결홀(170)이 형성된 복수의 제1 절연성 시트(101)를 바형상의 체결프레임(160)에 끼워 접착하는 것으로 절연성 본체(190)를 형성하게 된다.

단위본체(180)를 이용하지 않고 절연성 본체(190)를 형성하는 경우에도, 체결프레임(160)과 체결홀(170)을 이용할 수 있다. 제1 절연성 시트(101)에 형성된 체결홀(170)과 체결프레임(160)을 이용하여 제1 도전패턴이 휘어지게 배치하고, 복수의 절연성 시트(101)에 형성된 제1 도전패턴이 절연되도록 이격된 상태에서 액상의 절연재를 공급시켜 경화함으로써 일체화된 절연성 본체(190)를 형성할 수 있다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

100 : 반도체 테스트 소켓 C : 접촉부
101 : 제1 절연성 시트 103a,123a: 요홈
104,124 : 니켈 도금층 105,125 : 금 도금층
120,130,140,150 : 접촉연장부 121 : 제2 절연성 시트
160 : 체결프레임 170 : 체결홀
180 : 단위본체 190 : 절연성 본체

Claims

탄성을 갖는 절연성 본체;
상하방향으로 복수의 제1 도전패턴이 형성되고 상기 제1 도전패턴의 상단과 하단이 상기 절연성 본체의 상부면과 하부면으로 노출되도록 이격되게 배치되는 복수의 제1 절연성 시트;
제2 절연성 시트와, 상기 제2 절연성 시트에 상기 복수의 제1 도전패턴에 대응하는 위치에 형성된 복수의 제2 도전패턴을 포함하고, 상기 상단과 상기 하단 중 적어도 한곳에 상기 제1 도전패턴에 대응하는 상기 제2 도전패턴이 단차를 갖도록 상기 제1 절연성 시트의 두께방향으로 접합되는 접촉연장부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서
상기 제1 도전패턴 및 상기 제2 도전패턴은
거친표면을 형성하도록 상기 절연성 본체에서 노출되는 각각의 상부면 또는 하부면에 요홈이 형성된 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서
상기 제2 도전패턴은
상기 제2 절연성 시트의 양측면에 형성된 도전층의 패터닝을 통해 형성되는 제2 베이스 도전층과,
상기 제2 베이스 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서
상기 제1 도전패턴은
상기 제1 절연성 시트의 양측면에 형성된 도전층의 패터닝을 통해 형성되는 제1 베이스 도전층과,
상기 제1 베이스 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 제1 절연성 시트는 상기 제1 절연성 시트의 두께방향으로 중앙이 휘어진 상태로 상기 절연성 본체에 배치되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 도전패턴과 상기 제2 도전패턴의 접합에 따른 상부면 또는 하부면은 상기 절연성 본체에서 노출되어 접촉부를 형성하는 것을 특징으로 하는 반도체 테스트 소켓.
반도체 테스트 소켓의 제조방법에 있어서,
(A) 제1 절연성 시트에 복수의 제1 도전패턴을 형성하는 단계와;
(B) 제2 절연성 시트에 복수의 상기 제1 도전패턴의 위치에 대응하는 복수의 제2 도전패턴이 형성된 접촉연장부를 형성하는 단계와;
(C) 상기 제1 도전패턴의 상단과 하단 중 적어도 한곳에 상기 제1 도전패턴과 상기 제2 도전패턴이 단차가 형성되도록 상기 제1 절연성 시트의 두께방향으로 상기 접촉연장부를 접합하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제7항에 있어서
상기 제2 절연성 시트는 양측면에 도전층이 형성된 PI 필름 형태로 마련되며;
상기 (B)단계는
(b1) 상기 제2 절연성 시트 양측면의 상기 도전층을 패터닝 처리하여 제2 베이스 도전층을 형성하는 단계와,
(b2) 상기 제2 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와,
(b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제8항에 있어서
상기 (B)단계는
상기 금 도금층이 형성된 상기 제2 베이스 도전층의 끝단에 요홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제8항에 있어서
상기 제2 베이스 도전층의 상하방향으로의 길이는 상기 접촉연장부의 상하방향으로의 길이보다 길게 형성되며,
상기 (B) 단계는 상기 (b2) 단계에 앞서,
(b4) 상기 제2 베이스 도전층의 일측 끝단 중심에 요홈을 형성하는 단계와,
(b5) 상기 요홈이 형성된 상기 제2 절연성 시트를 상기 접촉연장부의 상하방향으로의 길이로 절취하는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제10항에 있어서
상기 (b4) 단계는
각각의 상기 제2 베이스 도전층의 동일한 높이에 원형의 요홈용 홀을 형성하는 단계와;
동일한 높이에 형성된 상기 요홈용 홀의 중심을 따라 절취하는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제7항에 있어서
상기 제1 절연성 시트는 표면에 도전층이 형성된 PI 필름 형태로 마련되며;
상기 (A)단계는
(a1) 상기 PI 필름 표면의 상기 도전층을 패터닝 처리하여 제1 베이스 도전층을 형성하는 단계와;
(a2) 상기 제1 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와,
(a3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제12항에 있어서
(D) 상기 접촉연장부가 접합된 상기 제1 절연성 시트를 절연재 내부에서 중앙이 상기 제1 절연성 시트의 두께방향으로 휘어진 상태로 배치하고 각각의 단위본체를 형성하는 단계와;
(E) 복수의 상기 단위본체를 접착하여 절연성 본체를 형성하는 단계를 더포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제13항에 있어서
상기 (A)단계는
상기 제1 베이스 도전층이 형성되지 않은 상기 제1 절연성 시트 너비방향의 양 끝단에 두께방향으로 관통되는 체결홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제14항에 있어서
상기 (E)단계는
상기 체결홀이 형성된 상기 단위본체를 바 형상의 프레임에 순차적으로 끼워 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.