KR101582956B1

KR101582956B1 - 반도체 테스트 소켓 및 그 제조방법

Info

Publication number: KR101582956B1
Application number: KR1020130166579A
Authority: KR
Inventors: 이지형
Original assignee: 주식회사 이노글로벌
Priority date: 2013-12-30
Filing date: 2013-12-30
Publication date: 2016-01-06
Also published as: KR20150077762A

Abstract

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것이다. 본 발명에 따른 반도체 테스트 소켓은 탄성을 갖는 절연성 본체와; 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와; 각각의 상기 절연성 시트의 상부 가장자리에 깊이 방향을 따라 상호 이격되어 형성되되, 상부 표면이 상기 절연성 본체의 상부 표면의 외부로 노출되는 복수의 상부 도전 패턴과; 각각의 상기 절연성 시트의 하부 가장자리 영역에 깊이 방향을 따라 상호 이격되어 형성되되, 하부 표면이 상기 절연성 본체의 하부 표면의 외부로 노출되는 복수의 하부 도전 패턴과; 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 일측이 상기 상부 도전 패턴에 연결되고 타측이 상기 하부 도전 패턴에 연결되는 도전 와이어를 포함하는 것을 특징으로 한다. 이에 따라, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있다.

Description

반도체 테스트 소켓 및 그 제조방법{SEMICONDUCTOR TEST SOCKET AND MANUFACTURING METHOD THEREOF}

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓 및 그 제조방법에 관한 것이다.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 때 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조방법을 제공하는데 그 목적이 있다.

상기 목적은 본 발명에 따라, 탄성을 갖는 절연성 본체와; 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와; 각각의 상기 절연성 시트의 상부 가장자리에 깊이 방향을 따라 상호 이격되어 형성되되, 상부 표면이 상기 절연성 본체의 상부 표면의 외부로 노출되는 복수의 상부 도전 패턴과; 각각의 상기 절연성 시트의 하부 가장자리 영역에 깊이 방향을 따라 상호 이격되어 형성되되, 하부 표면이 상기 절연성 본체의 하부 표면의 외부로 노출되는 복수의 하부 도전 패턴과; 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 일측이 상기 상부 도전 패턴에 연결되고 타측이 상기 하부 도전 패턴에 연결되는 도전 와이어를 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.

여기서, 상기 절연성 시트는 PI 필름 형태로 마련되고; 상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은 상기 PI 필름의 양측 표면에 형성된 도전층이 형성된 인쇄회로기판의 상기 도전층의 패터닝을 통해 형성되고; 각각의 상기 상부 도전 패턴의 상부 표면에는 비정형의 상부 요철부가 형성되고; 각각의 상기 하부 도전 패턴의 하부 표면에는 비정형의 하부 요철부가 형성되며; 상기 상부 요철부 및 상기 하부 요철부의 형상은 상기 니켈 도금층의 에칭을 통해 형성될 수 있다.

한편, 상기 목적은 본 발명의 다른 실시예에 따라, 탄성을 갖는 절연성 본체와; 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와; 각각의 상기 절연성 시트의 상부 가장자리 영역에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 상부 도전 패턴과; 각각의 상기 절연성 시트의 하부 가장자리 영역에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 하부 도전 패턴과; 하부 영역이 상기 상부 도전 패턴의 가로 방향으로의 일측 표면에 전기적으로 접촉되고, 상부 영역이 상기 절연성 본체의 상부 표면의 상부로 노출되는 상부 도전핀과; 상부 영역이 상기 하부 도전 패턴의 가로 방향으로의 일측 표면에 전기적으로 접촉되고, 하부 영역이 상기 절연성 본체의 하부 표면의 하부로 노출되는 하부 도전핀과; 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 일측이 상기 상부 도전 패턴에 연결되고 타측이 상기 하부 도전 패턴에 연결되는 도전 와이어를 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서도 달성된다.

여기서, 상기 상부 도전핀의 상부 표면에는 상부 요철부가 형성되고; 상기 하부 도전핀의 하부 표면에는 하부 요철부가 형성될 수 있다.

또한, 상기 절연성 시트는 PI 필름 형태로 마련되고; 상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은 상기 PI 필름의 양측 표면에 형성된 도전층이 형성된 인쇄회로기판의 상기 도전층의 패터닝을 통해 형성될 수 있다.

그리고, 상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은 상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과, 상기 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함할 수 있다.

또한, 각각의 상기 절연성 시트는 상기 상부 도전 패턴과 상기 하부 도전 패턴 사이가 상기 깊이 방향으로 절취된 종방향 절취부가 형성될 수 있다.

여기서, 상기 절연성 시트의 상부의 상기 복수의 상부 도전 패턴 사이에는 상기 절연성 시트의 상부 단부로부터 하부로 절취된 상부 절취부가 형성되고; 상기 절연성 시트의 하부의 상기 복수의 상기 하부 도전 패턴 사이에는 상기 절연성 시트의 하부 단부로부터 상부로 절취된 하부 절취부가 형성될 수 있다.

또한, 상기 절연성 시트의 판면에는 상기 가로 방향으로 타공된 복수의 타공부가 형성되며; 상기 복수의 타공부를 통해 상기 절연성 시트의 상기 가로 방향 양층의 상기 절연성 본체가 상호 연결될 수 있다.

한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓의 제조 방법에 있어서, (a) 복수의 절연성 시트를 마련하는 단계; (b) 각각의 상기 절연성 시트의 상부 양측 표면에 각각 깊이 방향을 따라 상호 이격된 복수의 상부 도전 패턴을, 하부 양측 표면에 각각 상기 깊이 방향을 따라 상호 이격된 복수의 하부 도전 패턴을 형성하는 단계와 - 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 상부 도전 패턴은 전기적으로 연결되고, 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 하부 도전 패턴은 전기적으로 연결됨; (c) 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 도전 와이어의 일측을 상기 상부 도전 패턴에 연결하고, 상기 도전 와이어의 타측을 상기 하부 도전 패턴에 연결하는 단계와; (d) 하나의 상기 절연성 시트의 가로 방향으로의 양측에 절연 재질을 부착하여 단위 본체를 형성하되, 상기 상부 도전 패턴의 상부 표면이 상기 단위 본체의 상부 표면의 상부로 노출되고, 상기 하부 도전 패턴의 하부 표면이 상기 단위 본체의 하부 표면의 하부로 노출되도록 형성하는 단계와; (e) 복수의 상기 단위 본체를 상기 가로 방향으로 순차적으로 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법에 의해서도 달성된다.

여기서, 상기 절연성 시트는 양측 표면에 도전층이 형성된 PI 필름 형태로 마련되며; 상기 (b) 단계는 (b1) 상기 PI 필름의 양측 표면에 도전층이 형성된 인쇄회로기판의 상기 도전층을 패터닝 처리하여, 상기 상부 도전 패턴 및 상기 하부 도전 패턴에 대응하는 베이스 도전층을 형성하는 단계와, (b2) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와, (b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 상부 도전 패턴 및 상기 하부 도전 패턴을 형성하는 단계를 포함하며; 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 상부 도전 패턴은 상기 니켈 도금층 및 상기 금 도금층에 의해 상호 전기적으로 연결되고, 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 하부 도전 패턴은 상기 니켈 도금층 및 상기 금 도금층에 의해 상호 전기적으로 연결될 수 있다.

또한, 상기 (b2) 단계와 상기 (b3) 단계 사이에서 상기 상부 도전 패턴의 니켈 도금층의 상부 표면과, 상기 하부 도전 패턴의 상기 니켈 도금층의 하부 표면을 에칭 처리하여 거친 표면을 형성하는 단계를 더 포함하며; 상기 거친 표면에 상기 금 도금층이 형성되어 상기 상부 도전 패턴의 상부 표면과 상기 하부 도전 패턴의 하부 표면에는 표면이 거친 요철부가 형성될 수 있다.

한편, 상기 목적은 본 발명의 다른 실시예에 따라, 반도체 테스트 소켓의 제조 방법에 있어서, (a) 복수의 절연성 시트를 마련하는 단계; (b) 각각의 상기 절연성 시트의 상부 양측 표면에 각각 깊이 방향을 따라 상호 이격된 복수의 상부 도전 패턴을, 하부 양측 표면에 각각 상기 깊이 방향을 따라 상호 이격된 복수의 하부 도전 패턴을 형성하는 단계와 - 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 상부 도전 패턴은 전기적으로 연결되고, 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 하부 도전 패턴은 전기적으로 연결됨; (c) 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 도전 와이어의 일측을 상기 상부 도전 패턴에 연결하고, 상기 도전 와이어의 타측을 상기 하부 도전 패턴에 연결하는 단계와; (d) 각각의 상기 상부 도전 패턴의 가로 방향으로의 일측 표면에 상부 도전핀을 부착하는 단계와; (e) 각각의 상기 하부 도전 패턴의 가로 방향으로의 일측 표면에 하부 도전핀을 부착하는 단계와; (f) 하나의 상기 절연성 시트의 상기 가로 방향으로의 양측에 절연 재질을 부착하여 단위 본체를 형성하되, 상기 상부 도전핀의 상부 표면이 상기 단위 본체의 상부 표면의 상부로 노출되고, 상기 하부 도전핀의 하부 표면이 상기 단위 본체의 하부 표면의 하부로 노출되도록 형성하는 단계와; (g) 복수의 상기 단위 본체를 상기 가로 방향으로 순차적으로 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법에 의해서도 달성된다.

그리고, 각각의 상기 절연성 시트의 상기 상부 도전 패턴과 상기 하부 도전 패턴 사이를 상기 깊이 방향으로 절취하는 단계를 더 포함할 수 있다.

상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조방법이 제공된다.

도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명의 제1 실시예에 따른 반도체 테스트 소켓의 사시도이고,
도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이고,
도 4는 및 도 8은 본 발명의 제1 실시예에 따른 반도체 테스트 소켓의 제조 과정을 설명하기 위한 도면이고,
도 9 내지 도 11은 본 발명의 제2 실시예에 따른 반도체 테스트 소켓을 설명하기 위한 도면이다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명하며, 대응하는 구성 요소에 대해서는 실시예가 상이하더라도 동일한 참조번호를 사용하여 설명하며, 일부 그 설명을 생략할 수 있다.

제1 실시예

본 발명의 제1 실시예에 따른 반도체 테스트 소켓(100)은, 도 2 및 도 3에 도시된 바와 같이, 절연성 본체(110), 복수의 절연성 시트(120), 복수의 상부 도전 패턴(130), 복수의 하부 도전 패턴(140) 및 도전 와이어(150)를 포함한다.

절연성 본체(110)는 본 발명에 따른 반도체 테스트 소켓(100)의 전체 외관을 형성하며, 탄성 재질로 마련된다. 본 발명에서는 절연성 본체(110)가 실리콘 재질로 마련되는 것을 예로 한다. 또한, 본 발명에 따른 절연성 본체(110)는 실리콘 재질로 형성되는 후술할 단위 본체(110a)가 가로 방향(W)으로 순차적으로 부착됨으로써, 전체 절연성 본체(110)를 형성하게 되는데 이에 대한 상세한 설명은 후술한다.

복수의 절연성 시트(120)는 절연성 본체(110)의 내부에 가로 방향(W)으로 상호 대향하게 이격되어 배열된다. 그리고, 절연성 본체(110)에 의해 복수의 절연성 시트(120)가 가로 방향(W)으로 상호 이격된 상태로 유지된다.

복수의 상부 도전 패턴(130)은 각각의 절연성 시트(120)의 상부 가장자리 영역에서 깊이 방향(D)으로 상호 이격되어 형성되어 상호 전기적으로 절연된다. 여기서, 각각의 상부 도전 패턴(130)은 절연성 시트(120)의 상부 가장자리 영역의 가로 방향(W)으로의 양측 표면에 형성되는데, 도 3에 도시된 바와 같이, 절연성 시트(120)의 상부에서 상호 전기적으로 연결된다.

복수의 하부 도전 패턴(140)은 각각의 절연성 시트(120)의 하부 가장자리 영역에서 깊이 방향(D)으로 상호 이격되어 형성되어 상호 전기적으로 절연된다. 여기서, 각각의 하부 도전 패턴(140)은 절연성 시트(120)의 하부 가장자리 영역의 가로 방향(W)으로의 양측 표면에 형성되는데, 도 3에 도시된 바와 같이, 절연성 시트(120)의 상부에서 상호 전기적으로 연결된다.

여기서, 상부 도전 패턴(130)은 그 상부 표면이 절연성 본체(110)의 상부 표면의 외부로 노출된다. 마찬가지로 하부 도전 패턴(140)은 그 하부 표면이 절연성 본체(110)의 하부 표면의 외부로 노출된다. 이에 따라, 반도체 소자(3)가 반도체 테스트 소켓(100)의 상부에서 접촉할 때 반도체 소자(3)의 단자가 상부 도전 패턴(130)의 상부 표면에 전기적으로 접촉되고, 검사회로기판(5)이 반도체 테스트 소켓(100)의 하부에서 접촉할 때 검사회로기판(5)의 단자가 하부 도전 패턴(140)의 하부 표면에 전기적으로 접촉 가능하게 된다.

도전 와이어(150)는 상호 대응하는 위치의 상부 도전 패턴(130)과 하부 도전 패턴(140)을 전기적으로 연결한다(도 7 참조). 여기서, 도전 와이어(150)의 일측은 상부 도전 패턴(130)에 솔더링되어 연결되고, 타측이 하부 도전 패턴(140)에 솔더링되어 연결됨으로써, 대응하는 위치의 상부 도전 패턴(130)과 하부 도전 패턴(140)을 상호 전기적으로 연결하게 된다.

상기와 같은 구성에 따라, 반도체 소자(3)의 단자가 상부 도전 패턴(130)의 상부 표면에 전기적으로 접촉되고, 검사회로기판(5)의 단자가 하부 도전 패턴(140)의 하부 표면에 전기적으로 접촉된 상태에서 반도체 소자(3)가 하부로 가압되면, 탄성을 갖는 절연성 본체(110)가 탄성적으로 지지하는 상태에서 상부 도전 패턴(130), 도전 와이어(150) 및 하부 도전 패턴(140)에 의해 상하 방향으로의 도전 패턴이 형성됨으로써, 반도체 소자의 검사가 가능하게 된다.

여기서, 본 발명에 따른 절연성 시트(120)는 PI 필름 형태로 마련되는 것을 예로 한다. 여기서, 인쇄회로기판(120a)의 경우 PI 필름의 양측에 도전층(120)이 형성되는데, 복수의 상부 도전 패턴(130)과 복수의 하부 도전 패턴(140)은 인쇄회로기판(120a)의 양측 표면에 형성된 도전층(120b)의 패터닝을 통해 형성되며, 인쇄회로기판(120a)의 내부 PI 필름이 절연성 시트(120)를 형성하게 된다.

보다 구체적으로 설명하면, 인쇄회로기판(120a)은 폴리이미드 소재의 PI 필름 양측에 도전성을 갖는 도전층(120b)이 형성되어 있다. 여기서, 도전층(120b)은 구리 재질로 마련되는 것이 일반적이다.

이와 같은 인쇄회로기판(120a)의 양측에 복수의 상부 도전 패턴(130)과 복수의 하부 도전 패턴(140)에 대응하는 마스크를 설치하고, 에칭을 통해 복수의 상부 도전 패턴(130)과 복수의 하부 도전 패턴(140) 이외의 영역을 제거하게 되면, 폴리이미드 소재의 PI 필름이 절연성 시트(120)를 형성하게 되고, 도전성을 갖는 도전층(120b)의 패터닝을 통해 형성되는 도전층(131,141)(이하, '베이스 도전층'이라 함)이 형성될 수 있다.

여기서, 본 발명에서는 상부 도전 패턴(130)과 하부 도전 패턴(140)이, 도 3에 도시된 바와 같이, 도전층(120b)의 패터닝을 통해 형성되는 베이스 도전층(131,141)과, 베이스 도전층(131,141)에 순차적으로 도금된 니켈 도금층(132,142) 및 금 도금층(133,143)을 포함하는 것을 예로 한다.

즉, 인쇄회로기판(120a)을 구성하는 도전층(120b)의 패터닝을 통해 베이스 도전층(131,141)을 형성하고, 베이스 도전층(131,141)에 니켈 도금과 금 도금을 순차적으로 진행하여, 베이스 도전층(131,141), 니켈 도금층(132,142) 및 금 도금층(133,143)으로 형성된 상부 도전 패턴(130)과 하부 도전 패턴(140)을 형성하게 된다.

여기서, 각각의 상부 도전 패턴(130)은 상술한 바와 같이, 절연성 시트(120)의 상부 가장자리 영역의 가로 방향(W)으로의 양측 표면에 형성되는데, 상호 대응하는 위치의 양측 표면에 형성된 베이스 도전층(131,141)이 니켈 도금 과정에서 상호 전기적으로 연결되고, 그 위에 금 도금층(133,143) 또한 전기적으로 연결되는 상태가 된다.

마찬가지로, 각각의 하부 도전 패턴(140)은 절연성 시트(120)의 하부 가장자리 영역의 가로 방향(W)으로의 양측 표면에 형성되는데, 상호 대응하는 위치의 양측 표면에 형성된 베이스 도전층(131,141)이 니켈 도금 과정에서 상호 전기적으로 연결되고, 그 위에 금 도금층(133,143) 또한 전기적으로 연결되는 상태가 된다.

그리고, 각각의 상부 도전 패턴(130) 및 하부 도전 패턴(140)의 상부 표면 및 하부 표면에는 표면이 거친 상부 요철부(134) 및 하부 요철부(144)가 형성된다. 이를 통해, 상부 도전 패턴(130)의 상부 요철부(134)가 반도체 소자의 단자와 접촉되고, 하부 도전 패턴(140)의 하부 요철부(144)가 검사회뢰기판의 단자와 접촉될 때 거친 표면에 의해 보다 확실한 전기적 접촉이 이루어진다.

그리고, 도 3에 도시된 바와 같이, 도전 와이어(150)는 절연성 본체(110)의 내부에서 휘어진 형상을 갖도록 배치될 수 있으며, 이를 위해 도전 와이어(150)의 길이를 상부 도전 패턴(130)과 하부 도전 패턴(140) 간의 간격보다 여유있게 형성할 수 있다. 이와 같은 도전 와이어(150)의 형상을 통해 반도체 소자의 접촉시 발생하는 압력에 탄성적으로 대응함으로써, 압력에 의한 도전 와이어(150)의 절단 현상을 방지할 수 있게 된다.

한편, 본 발명에 따른 절연성 시트(120)의 상부의 복수의 상부 도전 패턴(130) 사이에는, 도 7에 도시된 바와 같이, 절연성 시트(120)의 상부 단부로부터 하부로 절취된 상부 절취부(122)가 형성될 수 있다. 마찬가지로, 절연성 시트(12)의 하부의 복수의 하부 도전 패턴(140) 사이에는 절연성 시트(120)의 하부 단부로부터 상부로 절취된 하부 절취부(122)가 형성될 수 있다.

이에 따라, 각각의 상부 도전 패턴(130)과, 각각의 하부 도전 패턴(140)이 상호 독립적으로 움직일 수 있도록 함으로써, 반도체 소자(3)의 단자가 가압할 때 자신이 접촉한 단자 이외의 가압에 영향을 받지 않고 독립적으로 움직일 수 있게 된다.

또한, 본 발명에 따른 절연성 시트(120)의 판면에는, 도 7에 도시된 바와 같이, 가로 방향으로 타공된 복수의 타공부(124)가 형성될 수 있다. 이 때, 각각의 타공부(124)를 절연성 시트(120)의 가로 방향(W) 양측의 절연성 본체(110)가 상호 연결된다.

이에 따라, 타공부(124)를 통해 절연성 본체(110)가 절연성 시트(120)를 상하 방향으로 잡아 주는 역할을 수행하게 되어, 반도체 소자(3)의 가압에 의해 절연성 시트(120)가 절연성 본체(110)의 내부에서 하부 방향으로 밀리는 현상을 방지할 수 있게 된다.

그리고, 본 발명에 따른 절연성 시트(120)에는, 도 7에 도시된 바와 같이, 상부 도전 패턴(130)과 하부 도전 패턴(140) 사이가 깊이 방향(W)으로 절취된 종방향 절취부(121)가 형성될 수 있다.

이와 같은 종방향 절취부(121)를 통해 종방향 절취부(121)를 경계로 상부의 절연성 시트(120)와 하부의 절연성 시트(120)가 상하 방향으로 독립적으로 움직일 수 있게 되어, 반도체 소자(3)의 테스트 과정에서 발생하는 상하 방향으로의 압력에 보다 능동적으로 대처할 수 있게 된다. 도 7에서는 종방향 절취부(121)를 상하 방향으로 일정 영역만큼 절취하는 것을 예로 하고 있으나, 단지 절취만으로 처리 가능함은 물론이다.

이하에서는, 도 4 내지 도 8을 참조하여 본 발명에 따른 반도체 테스트 소켓(100)의 제조 방법에 대해 상세히 설명한다.

먼저, 복수의 절연성 시트(120)를 마련하고, 각각의 절연성 시트(120)의 상부 가장자리 영역에 복수의 상부 도전 패턴(130)을 형성하고, 하부 가장자리 영역에 복수의 하부 도전 패턴(140)을 형성한다. 본 발명에서는 상술한 바와 같이, 폴리이미드 재질의 PI 필름의 양측에 도전층(120b)이 형성된 인쇄회로기판(120a)을 이용하는 것을 예로 하여 설명한다.

먼저,PI 필름 형태의 절연성 시트(120)의 양측 표면에 구리 재질의 도전층(120b)이 형성된 인쇄회로기판(120a)을 준비한다. 그런 다음, 복수의 상부 도전 패턴(130)과 복수의 하부 도전 패턴(140)에 대응하는 패턴의 마스크를 이용하여, 에칭이나 포토리소그래피 방식을 통해, 도 5에 도시된 바와 같이, PI 필름에 베이스 도전층(131,141)을 형성한다. 여기서, PI 필름은 절연성 시트(120)를 형성하게 된다.

그런 다음, 베이스 도전층(131,141)에 니켈 도금을 하여, 도 6의 (a)에 도시된 바와 같이, 니켈 도금층(132,142)을 형성한다. 이 때, 니켈 도금 과정에서 절연성 시트(120)의 양측에 형성된 상호 대응하는 위치의 베이스 도전층(131,141)은 상호 전기적으로 연결되고, 니켈 도금층(132,142)이 절연성 시트(120)의 상부 표면 및 하부 표면에도 층을 형성하게 된다.

이 때, 상부 도전 패턴(130)의 상부 표면과 하부 도전 패턴(140)의 하부 표면에 각각 거친 표면의 상부 요철부(134) 및 하부 요철부(144)를 형성하기 위해, 상부 및 하부의 니켈 도금층(132,142)의 상부 및 하부 표면 각각을 에칭 처리 하여, 도 6의 (b)에 도시된 바와 같이, 표면을 거칠게 형성하게 된다.

그런 다음, 니켈 도금층(132,142)에 금 도금을 하여, 도 6의 (c)에 도시된 바와 같이, 금 도금층(133,143)을 형성하게 된다. 이 때, 니켈 도금층(132,142)에 의해 상부의 거친 표면과 하부의 거친 표면은 금 도금 과정에서도 그 표면에 표출됨으로써, 최종적으로 상부 표면에 상부 요철부(134)가 형성된 상부 도전 패턴(130)과, 하부 표면에 하부 요철부(144)가 형성된 하부 도전 패턴(140)이 절연성 시트(120)의 상부 표면 및 하부 표면에 형성된다.

이와 같이, 절연성 시트(120)의 상부 및 하부에 각각 복수의 상부 도전 패턴(130)과 복수의 하부 도전 패턴(140)의 형성이 완료되면, 상호 대응하는 위치의 상부 도전 패턴(130)과 하부 도전 패턴(140)을 도전 와이어(150)를 통해 전기적으로 연결한다. 여기서, 도전 와이어(150)의 연결은 솔더링 등의 방법을 통해 연결될 수 있다. 도 7에서는 2개의 도전 와이어(150)가 하나씩의 상부 도전 패턴(130)과 하부 도전 패턴(140)을 연결하는 것을 예로 하고 있으나, 그 개수가 이에 국한되지 않음은 물론이다.

그런 다음, 절연성 시트(120)의 가로 방향(W)으로의 양측에, 도 8에 도시된 바와 같이, 절연 재질을 부착하여 단위 본체(110a)를 형성하게 된다. 즉, 하나의 절연성 시트(120)의 양측 표면에 실리콘과 같은 탄성의 절연 재질을 형성하게 된다.

이 때, 상부 도전 패턴(130)의 상부 표면, 즉 상부 요철부(134)가 단위 본체(110a)의 상부 표면으로부터 노출되고, 하부 도전 패턴(140)의 하부 표면, 즉 하부 요철부(144)가 단위 본체(110a)의 하부 표면으로 노출되도록 형성된다.

여기서, 본 발명에서는 단위 본체(110a)의 형성 과정이나 형성 전에, 도 7에 도시된 바와 같이, 절연성 시트(120)의 상부 도전 패턴(130)과 하부 도전 패턴(140) 사이를 깊이 방향(D)으로 절취하여 종방향 절취부(121)를 형성할 수 있다. 예를 들어, 절연성 시트(120)의 가로 방향(W) 일측에 절연 재질을 형성한 상태에서 레이저로 절연성 시트(120) 만을 절취할 수 있다.

또한, 상술한 바와 같이, 절연성 시트(120)에 상부 절취부(122), 하부 절취부(123) 및 타공부(124)를 형성한 후, 단위 본체(110a)를 형성할 수 있다.

상기와 같은 과정을 통해 제작된 복수의 단위 본체(110a)를 가로 방향(W)으로 순차적으로 부착하게 되면, 단위 본체(110a)들의 부착을 통해 절연성 본체(110)가 형성되어 최종적으로 반도체 테스트 소켓(100)의 제작이 완료된다. 여기서, 단위 본체(110a)들은 절연성의 접착제를 이용하여 부착하거나 열 압착 등의 방법을 통해 부착될 수 있다.

제2 실시예

이하에서는 도 9 내지 도 11을 참조하여 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(100a)에 대해 상세히 설명한다. 여기서, 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(100a)을 설명하는데 있어, 제1 실시예에 대응하는 구성에 대해서는 동일한 참조번호를 사용하여 필요에 따라 그 설명을 생략할 수 있다.

본 발명의 제2 실시예에 따른 반도체 테스트 소켓(100a)은, 도 9에 도시된 바와 같이, 절연성 본체(110), 복수의 절연성 시트(120), 복수의 상부 도전 패턴(130a), 복수의 하부 도전 패턴(140a), 복수의 도전 와이어(150), 복수의 상부 도전핀(160), 및 복수의 하부 도전핀(170)를 포함한다.

절연성 본체(110)는 본 발명에 따른 반도체 테스트 소켓(100a)의 전체 외관을 형성하며, 탄성 재질로 마련된다. 본 발명에서는 절연성 본체(110)가 실리콘 재질로 마련되는 것을 예로 한다.

복수의 상부 도전 패턴(130a)은 각각의 절연성 시트(120)의 상부 가장자리 영역에서 깊이 방향(D)으로 상호 이격되어 형성되어 상호 전기적으로 절연된다. 여기서, 각각의 상부 도전 패턴(130a)은 절연성 시트(120)의 상부 가장자리 영역의 가로 방향(W)으로의 양측 표면에 형성되는데, 제1 실시예와 마찬가지로, 절연성 시트(120)의 상부에서 상호 전기적으로 연결된다.

복수의 하부 도전 패턴(140a)은 각각의 절연성 시트(120)의 하부 가장자리 영역에서 깊이 방향(D)으로 상호 이격되어 형성되어 상호 전기적으로 절연된다. 여기서, 각각의 하부 도전 패턴(140a)은 절연성 시트(120)의 하부 가장자리 영역의 가로 방향(W)으로의 양측 표면에 형성되는데, 제1 실시예에와 마찬가지로, 절연성 시트(120)의 상부에서 상호 전기적으로 연결된다.

도전 와이어(150)는 상호 대응하는 위치의 상부 도전 패턴(130a)과 하부 도전 패턴(140a)을 전기적으로 연결한다. 여기서, 도전 와이어(150)의 일측은 상부 도전 패턴(130a)에 솔더링되어 연결되고, 타측이 하부 도전 패턴(140a)에 솔더링되어 연결됨으로써, 대응하는 위치의 상부 도전 패턴(130a)과 하부 도전 패턴(140a)을 상호 전기적으로 연결하게 된다.

각각의 상부 도전핀(160)은 그 하부 영역이 상부 도전 패턴(130a)의 가로 방향(W)으로의 일측 표면에 전기적으로 접촉된다. 그리고, 각각의 상부 도전핀(160)의 상부 영역은 절연성 본체(110)의 상부 표면의 상부로 노출된다.

마찬가지로, 각각의 하부 도전핀(170)은 그 상부 영역이 하부 도전 패턴(140a)의 가로 방향(W)으로의 일측 표면에 전기적으로 접촉된다. 그리고, 각각의 하부 도전핀(170)의 하부 영역은 절연성 본체(110)의 하부 표면의 하부로 노출된다.

본 발명에서는, 도 9에 도시된 바와 같이, 도전 와이어(150)가 절연성 시트(120)의 가로 방향(W)으로의 일측에 배치되고, 상부 도전핀(160) 및 하부 도전핀(170)이 절연성 시트(120)의 타측에 배치되는 것을 예로 하고 있다.

여기서, 상부 도전핀(160)의 상부 표면에는 그 표면이 거친 상부 요철부(164)가 형성되고, 하부 도전핀(170)의 하부 표면에는 그 표면이 거친 하부 요철부(174)가 형성될 수 있다.

상기와 같은 구성에 따라, 반도체 소자(3)의 단자가 상부 도전핀(160)의 상부 요철부(164)에 전기적으로 접촉되고, 검사회로기판(5)의 단자가 하부 도전핀(170)의 하부 요철부(174)에 전기적으로 접촉된 상태에서 반도체 소자(3)가 하부로 가압되면, 탄성을 갖는 절연성 본체(110)가 탄성적으로 지지하는 상태에서 상부 도전핀(160), 상부 도전 패턴(130a), 도전 와이어(150), 하부 도전 패턴(140a) 및 하부 도전핀(170)에 의해 상하 방향으로의 도전 패턴이 형성됨으로써, 반도체 소자의 검사가 가능하게 된다.

여기서, 본 발명의 제2 실시예에 따른 절연성 본체(110), 절연성 시트(120), 상부 도전 패턴(130a) 및 하부 도전 패턴(140a)의 구체적인 구성은 제1 실시예에 대응하는 바, 그 상세한 설명은 생략한다. 다만, 본 발명이 제2 실시예에 따른 상부 도전 패턴(130a) 및 하부 도전 패턴(140a)의 상부 표면 및 하부 표면에는 제1 실시예와 달리 상부 요철부(134) 및 하부 요철부(144)가 형성되지 않을 수 있음은 물론이다.

이하에서는, 도 10 및 도 11을 참조하여 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(100a)의 제조 방법에 대해 설명한다.

먼저, 절연성 시트(120)에 상부 도전 패턴(130a) 및 하부 도전 패턴(140a)을 형성하는 과정은 제1 실시예에 대응하는 바, 그 설명은 생략한다. 다만, 상술한 바와 같이, 상부 도전 패턴(130a) 및 하부 도전 패턴(140a)의 상부 표면 및 하부 표면에는 상부 요철부(134) 및 하부 요철부(144)가 형성되지 않을 수 있는 바, 니켈 도금층(132,142)의 에칭 과정은 생략될 수 있다. 또한, 제1 실시예의 경우 니켈 도금층(132,142) 및 금 도금층(133,143)에 의해 형성된 상부 표면 및 하부 표면이 직접 반도체 소자(3) 및 검사회로기판(5)의 단자에 접촉되는 바, 접촉을 위한 일정 면적의 확보를 위해 제2 실시예보다 도금 두께가 두꺼울 수 있음은 물론이다.

절연성 시트(120)에 상부 도전 패턴(130a) 및 하부 도전 패턴(140a)을 형성되면, 절연성 시트(120)의 가로 방향(W)으로의 일측 표면에서 상호 대응하는 위치의 상부 도전 패턴(130a)과 하부 도전 패턴(140a)이 도전 와이어(150)를 통해 전기적으로 연결된다. 도 10에서는 절연성 시트(120)에서는 절연성 시트(120)의 도시된 표면의 반대측에 부착되며, 이는 제1 실시예와 관련된 도 7을 참조할 수 있다.

도전 와이어(150)가 부착된 절연성 시트(120)의 가로 방향(W)으로의 반대측에서, 도 10에 도시된 바와 같이, 각각의 상부 도전 패턴(130a)과 각각의 하부 도전 패턴(140a)에 상부 도전핀(160) 및 하부 도전핀(170)이 부착된다. 여기서, 상부 도전핀(160) 및 하부 도전핀(170)은 솔더링을 통해 부착될 수 있으며, 다른 다양한 부착 방법이 적용될 수 있다.

그런 다음, 절연성 시트(120)의 가로 방향(W)으로의 양측에, 도 11에 도시된 바와 같이, 절연 재질을 부착하여 단위 본체(110a)를 형성하게 된다. 즉, 하나의 절연성 시트(120)의 양측 표면에 실리콘과 같은 탄성의 절연 재질을 형성하게 된다.

이 때, 상부 도전핀(160)의 상부 요철부(164)가 단위 본체(110a)의 상부 표면으로부터 노출되고, 하부 도전핀(170)의 하부 요철부(174)가 단위 본체(110a)의 하부 표면으로 노출되도록 형성된다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

100 : 반도체 테스트 소켓 110 : 절연성 본체
120 : 절연성 시트 130,130a : 상부 도전 패턴
140,140a : 하부 도전 패턴 131,141 : 베이스 도전층
132,142 : 니켈 도금층 133,143 : 금 도금층
134,164 : 상부 요철부 144,174 : 하부 요철부
150 : 도전 와이어 160 : 상부 도전핀
170 : 하부 도전핀

Claims

탄성을 갖는 절연성 본체와;
상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와;
각각의 상기 절연성 시트의 상부 가장자리에 깊이 방향을 따라 상호 이격되어 형성되되, 상부 표면이 상기 절연성 본체의 상부 표면의 외부로 노출되는 복수의 상부 도전 패턴과;
각각의 상기 절연성 시트의 하부 가장자리 영역에 깊이 방향을 따라 상호 이격되어 형성되되, 하부 표면이 상기 절연성 본체의 하부 표면의 외부로 노출되는 복수의 하부 도전 패턴과;
상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 일측이 상기 상부 도전 패턴에 연결되고 타측이 상기 하부 도전 패턴에 연결되는 도전 와이어를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
탄성을 갖는 절연성 본체와;
상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와;
각각의 상기 절연성 시트의 상부 가장자리 영역에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 상부 도전 패턴과;
각각의 상기 절연성 시트의 하부 가장자리 영역에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 하부 도전 패턴과;
하부 영역이 상기 상부 도전 패턴의 가로 방향으로의 일측 표면에 전기적으로 접촉되고, 상부 영역이 상기 절연성 본체의 상부 표면의 상부로 노출되는 상부 도전핀과;
상부 영역이 상기 하부 도전 패턴의 가로 방향으로의 일측 표면에 전기적으로 접촉되고, 하부 영역이 상기 절연성 본체의 하부 표면의 하부로 노출되는 하부 도전핀과;
상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 일측이 상기 상부 도전 패턴에 연결되고 타측이 상기 하부 도전 패턴에 연결되는 도전 와이어를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제2항에 있어서,
상기 상부 도전핀의 상부 표면에는 상부 요철부가 형성되고;
상기 하부 도전핀의 하부 표면에는 하부 요철부가 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항 또는 제2항에 있어서,
상기 절연성 시트는 PI 필름 형태로 마련되고;
상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은 상기 PI 필름의 양측 표면에 형성된 도전층이 형성된 인쇄회로기판의 상기 도전층의 패터닝을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제4항에 있어서,
상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은
상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과,
상기 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제5항에 있어서,
상기 절연성 시트는 PI 필름 형태로 마련되고;
상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은 상기 PI 필름의 양측 표면에 도전층이 형성된 인쇄회로기판의 도전층의 패터닝을 통해 형성되고;
각각의 상기 상부 도전 패턴의 상부 표면에는 표면이 거친 상부 요철부가 형성되고;
각각의 상기 하부 도전 패턴의 하부 표면에는 표면이 거친 하부 요철부가 형성되며;
상기 상부 요철부 및 상기 하부 요철부의 형상은 상기 니켈 도금층의 에칭을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항 또는 제2항에 있어서,
상기 도전 와이어는 상기 절연성 본체의 내부에서 휘어진 형상을 갖도록 배치되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항 또는 제2항에 있어서,
각각의 상기 절연성 시트는
상기 상부 도전 패턴과 상기 하부 도전 패턴 사이가 상기 깊이 방향으로 절취된 종방향 절취부가 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항 또는 제2항에 있어서,
상기 절연성 시트의 상부의 상기 복수의 상부 도전 패턴 사이에는 상기 절연성 시트의 상부 단부로부터 하부로 절취된 상부 절취부가 형성되고;
상기 절연성 시트의 하부의 상기 복수의 상기 하부 도전 패턴 사이에는 상기 절연성 시트의 하부 단부로부터 상부로 절취된 하부 절취부가 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항 또는 제2항에 있어서,
상기 절연성 시트의 판면에는 상기 가로 방향으로 타공된 복수의 타공부가 형성되며;
상기 복수의 타공부를 통해 상기 절연성 시트의 상기 가로 방향 양측의 상기 절연성 본체가 상호 연결되는 것을 특징으로 하는 반도체 테스트 소켓.
반도체 테스트 소켓의 제조 방법에 있어서,
(a) 복수의 절연성 시트를 마련하는 단계;
(b) 각각의 상기 절연성 시트의 상부 양측 표면에 각각 깊이 방향을 따라 상호 이격된 복수의 상부 도전 패턴을, 하부 양측 표면에 각각 상기 깊이 방향을 따라 상호 이격된 복수의 하부 도전 패턴을 형성하는 단계와 - 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 상부 도전 패턴은 전기적으로 연결되고, 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 하부 도전 패턴은 전기적으로 연결됨;
(c) 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 도전 와이어의 일측을 상기 상부 도전 패턴에 연결하고, 상기 도전 와이어의 타측을 상기 하부 도전 패턴에 연결하는 단계와;
(d) 하나의 상기 절연성 시트의 가로 방향으로의 양측에 절연 재질을 부착하여 단위 본체를 형성하되, 상기 상부 도전 패턴의 상부 표면이 상기 단위 본체의 상부 표면의 상부로 노출되고, 상기 하부 도전 패턴의 하부 표면이 상기 단위 본체의 하부 표면의 하부로 노출되도록 형성하는 단계와;
(e) 복수의 상기 단위 본체를 상기 가로 방향으로 순차적으로 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제11항에 있어서,
상기 절연성 시트는 양측 표면에 도전층이 형성된 PI 필름 형태로 마련되며;
상기 (b) 단계는
(b1) 상기 PI 필름의 양측 표면에 도전층이 형성된 인쇄회로기판의 상기 도전층을 패터닝 처리하여, 상기 상부 도전 패턴 및 상기 하부 도전 패턴에 대응하는 베이스 도전층을 형성하는 단계와,
(b2) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와,
(b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 상부 도전 패턴 및 상기 하부 도전 패턴을 형성하는 단계를 포함하며;
상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 상부 도전 패턴은 상기 니켈 도금층 및 상기 금 도금층에 의해 상호 전기적으로 연결되고,
상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 하부 도전 패턴은 상기 니켈 도금층 및 상기 금 도금층에 의해 상호 전기적으로 연결되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제12항에 있어서,
상기 (b2) 단계와 상기 (b3) 단계 사이에서 상기 상부 도전 패턴의 니켈 도금층의 상부 표면과, 상기 하부 도전 패턴의 상기 니켈 도금층의 하부 표면을 에칭 처리하여 거친 표면을 형성하는 단계를 더 포함하며;
상기 거친 표면에 상기 금 도금층이 형성되어 상기 상부 도전 패턴의 상부 표면과 상기 하부 도전 패턴의 하부 표면에는 표면이 거친 요철부가 형성되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
반도체 테스트 소켓의 제조 방법에 있어서,
(a) 복수의 절연성 시트를 마련하는 단계;
(b) 각각의 상기 절연성 시트의 상부 양측 표면에 각각 깊이 방향을 따라 상호 이격된 복수의 상부 도전 패턴을, 하부 양측 표면에 각각 상기 깊이 방향을 따라 상호 이격된 복수의 하부 도전 패턴을 형성하는 단계와 - 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 상부 도전 패턴은 전기적으로 연결되고, 상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 하부 도전 패턴은 전기적으로 연결됨;
(c) 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 도전 와이어의 일측을 상기 상부 도전 패턴에 연결하고, 상기 도전 와이어의 타측을 상기 하부 도전 패턴에 연결하는 단계와;
(d) 각각의 상기 상부 도전 패턴의 가로 방향으로의 일측 표면에 상부 도전핀을 부착하는 단계와;
(e) 각각의 상기 하부 도전 패턴의 가로 방향으로의 일측 표면에 하부 도전핀을 부착하는 단계와;
(f) 하나의 상기 절연성 시트의 상기 가로 방향으로의 양측에 절연 재질을 부착하여 단위 본체를 형성하되, 상기 상부 도전핀의 상부 표면이 상기 단위 본체의 상부 표면의 상부로 노출되고, 상기 하부 도전핀의 하부 표면이 상기 단위 본체의 하부 표면의 하부로 노출되도록 형성하는 단계와;
(g) 복수의 상기 단위 본체를 상기 가로 방향으로 순차적으로 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제14항에 있어서,
상기 절연성 시트는 양측 표면에 도전층이 형성된 PI 필름 형태로 마련되며;
상기 (b) 단계는
(b1) 상기 PI 필름의 양측 표면의 도전층이 형성된 인쇄회로기판의 상기 도전층을 패터닝 처리하여, 상기 상부 도전 패턴 및 상기 하부 도전 패턴에 대응하는 베이스 도전층을 형성하는 단계와,
(b2) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와,
(b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 상부 도전 패턴 및 상기 하부 도전 패턴을 형성하는 단계를 포함하며;
상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 상부 도전 패턴은 상기 니켈 도금층 및 상기 금 도금층에 의해 상호 전기적으로 연결되고,
상기 절연성 시트의 양측 표면에 형성된 상호 대응하는 위치의 한 쌍의 상기 하부 도전 패턴은 상기 니켈 도금층 및 상기 금 도금층에 의해 상호 전기적으로 연결되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.
제14항에 있어서,
상기 (b) 단계와 상기 (f) 단계 사이에서 각각의 상기 절연성 시트의 상기 상부 도전 패턴과 상기 하부 도전 패턴 사이를 상기 깊이 방향으로 절취하는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.