KR101339124B1

KR101339124B1 - 반도체 테스트 소켓 및 그 제조 방법

Info

Publication number: KR101339124B1
Application number: KR1020120155930A
Authority: KR
Inventors: 문해중
Original assignee: 에이케이이노텍주식회사
Priority date: 2012-12-28
Filing date: 2012-12-28
Publication date: 2013-12-09

Abstract

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것이다. 본 발명에 따른 반도체 테스트 소켓은 절연성 본체와, 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와, 상기 각 절연성 시트에 깊이 방향을 따라 상호 이격되어 배열되어 각각 상하 방향으로의 도전 패턴을 형성하는 복수의 도전성 도금 패턴을 포함하며; 상기 각 도전성 도금 패턴은 상기 각 절연성 시트에 금속성 재질의 도금을 통해 형성되되, 상부 가장자리 및 하부 가장자리 영역은 각각 상기 절연성 시트의 양측 가장자리보다 돌출되도록 형성되는 것을 특징으로 한다. 이에 따라, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있게 된다.

Description

반도체 테스트 소켓 및 그 제조 방법{SEMICONDUCTOR TEST SOCKET AND MANUFACTURING METHOD THEREOF}

본 발명은 반도체 테스트 소켓 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓 및 그 제조 방법에 관한 것이다.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 대 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조 방법을 제공하는데 그 목적이 있다.

상기 목적은 본 발명에 따라, 반도체 테스트 소켓에 있어서, 절연성 본체와, 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와, 상기 각 절연성 시트에 깊이 방향을 따라 상호 이격되어 배열되어 각각 상하 방향으로의 도전 패턴을 형성하는 복수의 도전성 도금 패턴을 포함하며; 상기 각 도전성 도금 패턴은 상기 각 절연성 시트에 금속성 재질의 도금을 통해 형성되되, 상부 가장자리 및 하부 가장자리 영역은 각각 상기 절연성 시트의 양측 가장자리보다 돌출되도록 형성되는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.

여기서, 상기 절연성 시트는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련될 수 있다.

또한, 상기 각 도전성 도금 패턴은 니켈과 금의 이중 도금을 통해 형성될 수 있다.

여기서, 상기 절연성 시트는 연성 인쇄 회로 기판 형태로 마련되며; 상기 연성 인쇄 회로 기판은 절연성 재질의 베이스 필름과, 상기 베이스 필름의 양측 표면에 도포된 도전성 금속막을 포함하며; 상기 절연성 시트는 상기 도전성 금속막 중 상기 도전성 도금 패턴에 대응하는 영역 이외의 영역이 제거된 상태의 상기 베이스 필름에 의해 형성되며; 상기 도전성 도금 패턴은 상기 베이스 필름에 잔존하는 상기 도전성 금속막에 금속성 재질의 도금을 통해 형성될 수 있다.

그리고, 상기 각 절연성 시트는 상기 가로 방향으로의 단면이 휘어진 형상을 갖도록 상기 절연성 본체의 내측에 배열될 수 있다.

한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓의 제조 방법에 있어서, 절연성 재질의 베이스 필름과, 상기 베이스 필름의 양측 표면에 도포된 도전성 금속막을 갖는 복수의 연성 인쇄 회로 기판을 마련하는 단계와; 상기 각 연성 인쇄 회로 기판에서 상기 도전성 금속막의 일 영역을 제거하여, 깊이 방향을 따라 상호 이격되어 배열되는 도전 패턴이 형성된 절연성 시트를 마련하는 단계와; 상기 각 절연성 시트의 상기 도전 패턴을 형성한 상기 도전성 금속막에 금속성 재질을 도금하여, 상기 깊이 방향을 따라 상호 이격되어 배열되는 복수의 도전성 도금 패턴을 형성하되, 상부 가장자리 및 하부 가장자리 영역은 각각 상기 절연성 시트의 양측 가장자리보다 돌출되도록 형성하는 단계와; 상기 복수의 도전성 도금 패턴이 각각 형성된 상기 복수의 절연성 시트를 가로 방향으로 상호 대향하게 이격되도록 배열하는 단계와; 상기 각 도전성 도금 패턴의 상부 표면 및 하부 표면이 외부로 노출되도록 상기 복수의 절연성 시트들 사이에 절연성 재질을 주입하여 절연성 본체를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법에 의해서도 달성될 수 있다.

여기서, 상기 각 절연성 시트는 상기 가로 방향으로의 단면이 휘어진 형상을 갖도록 배열될 수 있다.

상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조 방법이 제공된다.

도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명에 따른 반도체 테스트 소켓의 사시도이고,
도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이고,
도 4는 본 발명에 따른 반도체 테스트 소켓의 절연성 시트의 사시도이고,
도 5는 본 발명에 따른 반도체 테스트 소켓의 절연성 시트의 정면도 및 평면도이고,
도 6 및 도 7은 본 발명에 따른 반도체 테스트 소켓의 제조 과정을 설명하기 위한 도면이다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명한다.

본 발명에 따른 반도체 테스트 소켓(100)은, 도 2 및 도 3에 도시된 바와 같이, 절연성 본체(130), 복수의 절연성 시트(121) 및 복수의 도전성 도금 패턴(122a,122b,123a,123b)을 포함한다.

복수의 절연성 시트(121)는 절연성 본체(130)의 내부에 가로 방향(W)으로 상호 대향하게 이격되어 배열된다. 그리고 절연성 본체(130)가 가로 방향(W)으로 배열되는 복수의 절연성 시트(121)를 상호 전기적으로 절연시킨다.

각각의 절연성 시트(121)에는 복수의 도전성 도금 패턴(122a,122b,123a,123b)이 깊이 방향(D)으로 상호 이격되어 배열된다. 그리고, 각각의 도전성 도금 패턴(122a,122b,123a,123b)은 상하 방향으로의 도전 패턴을 형성하게 된다.

상기와 같은 구성에 따라, 하나의 절연성 시트(121)에 깊이 방향(D)으로 형성된 도전성 도금 패턴(122a,122b,123a,123b)이 깊이 방향(D)으로 도전 패턴을 형성하게 되고, 길이 방향으로 배열된 복수의 절연성 시트(121)에 형성된 도전성 도금 패턴(122a,122b,123a,123b)에 의해 가로 방향(W)으로의 도전 패턴이 형성됨으로써, 도 2에 도시된 바와 같이, 매트릭스 형태의 도전 패턴이 반도체 테스트 소켓(100)에 형성 가능하게 된다.

이하에서는 도 4 및 도 5를 참조하여 본 발명에 따른 절연성 시트(121) 및 도전성 도금 패턴(122a,122b,123a,123b)에 대해 상세히 설명한다. 도 4는 본 발명에 따른 반도체 테스트 소켓(100)의 절연성 시트(121)의 사시도이고, 도 5는 본 발명에 따른 반도체 테스트 소켓(100)의 절연성 시트(121)의 정면도 및 평면도이다. 도 5의 (a)는 도 4의 A 방향에서 바라본 정면도이고, 도 5의 (b)는 도 4의 B 방향에서 바라본 정면도이다.

도 4 및 도 5를 참조하여 설명하면, 절연성 시트(121)에 형성되는 도전성 도금 패턴(122a,122b,123a,123b)은 절연성 시트(121)에 금속성 재질의 도금을 통해 형성된다. 이 때, 도전성 도금 패턴(122a,122b,123a,123b)은 절연성 시트(121)의 양측 표면에 모두 형성된다. 그리고, 도전성 도금 패턴(122a,122b,123a,123b)의 상부 가장자리 및 하부 가장자리는, 4 및 도 5에 도시된 바와 같이, 각각 절연성 시트(121)의 양측 가장자리보다 돌출되도록 형성된다.

이하에서는 절연성 시트(121)의 일측 표면에 형성된 도전성 도금 패턴(122a,122b,123a,123b)을 제1 도금 패턴(122a)이라 하고, 절연성 시트(121)의 타측 표면에 형성된 도전성 도금 패턴(122a,122b,123a,123b)을 제2 도금 패턴(122b)이라 하고, 절연성 시트(121)의 상부로 노출된 영역을 상부 노출 패턴(123a)이라 하고, 절연성 시트(121)의 하부로 노출된 영역을 하부 노출 패턴(123b)이라 정의하여 설명한다.

상기 구성에 따라, 절연성 본체(130)가 형성될 때 상부 노출 패턴(123a)이 절연성 본체(130)의 상부에 노출되고, 하부 노출 패턴(123b)이 절연성 본체(130)의 하부로 노출되도록 형성됨으로써, 상부 노출 패턴(123a)이 반도체 소자의 볼이나 리드에 접촉되고, 하부 노출 패턴(123b)이 검사회로기판의 리드에 접촉됨으로써, 반도체 소자의 양불 테스트가 가능하게 된다.

즉, 도 3을 참조하여 보다 구체적으로 설명하면, 반도체 소자의 하나의 볼이 상부 노출 패턴(123a)에 전기적으로 접촉되면, 상부 노출 패턴(123a), 절연성 시트(121)의 양측 표면에 각각 형성된 제1 도금 패턴(122a) 및 제2 도금 패턴(122b), 그리고 하부 노출 패턴(123b)을 통해 하부 노출 패턴(123b)에 전기적으로 접촉된 검사회로기판이 반도체 소자와 전기적으로 연결된다.

상기와 같은 구성에 따라, 절연성 본체(130)가 반도체 소자 및 검사회로기판 사이에서의 전기적 접촉시 탄성을 유지시켜주고, 절연성 시트(121)에 형성된 도전성 도금 패턴(122a,122b,123a,123b)이 반도체 소자와 검사회로기판 간의 전기적 접촉을 가능하게 함으로써, 반도체 소자와 검사회로기판 간의 전기적 접촉에 있어, 기존의 PCR 타입이 갖는 상하 방향으로의 두께 제약을 해소할 수 있게 된다.

또한, 반도체 소자와 검사회로기판 간의 전기적 연결을 위해 반도체 테스트 소켓(100)의 상부 표면 및 하부 표면에 형성되는 도전 패턴 간의 간격은 절연성 시트(121)에 형성되는 도전성 도금 패턴(122a,122b,123a,123b)의 간격과, 하나의 절연성 시트(121)의 가로 방향(W)으로의 두께를 조절하는 방법에 의해 결정할 수 있게 되어, 미세 간격의 반도체 소자의 테스트에도 적용이 가능하게 된다.

여기서, 절연성 시트(121)는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되는 것을 예로 한다. 여기서, 절연성 시트(121)에 적용되는 절연성 섬유 재질, 절연성 플라스틱 재질 또는 절연성 고분자 화합물 재질은 메쉬 구조, 즉 그물망과 같은 망상 구조를 갖는 것을 예로 한다.

그리고, 절연성 시트(121)에 형성되는 도전성 도금 패턴(122a,122b,123a,123b)은 도전성을 갖는 금속성 재질의 도금을 통해 형성되는 것을 예로 한다. 이 때, 도금을 통해 형성되는 도전성 도금 패턴(122a,122b,123a,123b)은 니켈 도금과 금 도금이 순차적으로 진행되는 이중 도금을 통해 형성되는 것을 예로 한다.

또한, 절연성 시트(121)는 연성 인쇄 회로 기판(220)(FPCB : Flexible Printed Circuit Board) 형태로 마련될 수 있다. 이 때, 연성 인쇄 회로 기판(220)은 절연성 재질의 베이스 필름(221)과, 베이스 필름(221)의 양측 표면에 도포된 도전성 금속막(222,223)을 포함할 수 있다.

여기서, 절연성 시트(121)는 도전성 금속막(222,223) 중 도전성 도금 패턴(122a,122b,123a,123b)에 대응하는 영역 외의 영역이 제거된 상태의 베이스 플림에 의해 형성될 수 있으며, 도전성 도금 패턴(122a,122b,123a,123b)은 베이스 필름(221)에 잔존하는 도전성 금속막(222,223)에 금속성 재질의 도금을 통해 형성될 수 있는데, 이에 대한 구체적인 설명을 도 6 및 도 7을 참조하여 설명한다.

먼저, 도 6에 도시된 바와 같이, 절연성 재질의 베이스 필름(221)과, 베이스 필름(221)의 양측 표면에 도포된 도전성 금속막(222,223)을 갖는 연성 인쇄 회로 기판(220)을 마련한다. 여기서, 베이스 필름(221)은 폴리이미드 재질로 마련될 수 있고, 도전성 금속막(222,223)은 구리 재질로 마련될 수 있다.

상기와 같은 연성 인쇄 회로 기판(220)에서 도전성 금속막(222,223)의 일 영역을 제거하여, 도 7의 (b)에 도시된 바와 같이, 깊이 방향(D), 즉 연성 인쇄 회로 기판(220)의 판면 방향을 따라 상호 이격되어 배열되는 도전 패턴(223a)을 형성한다. 이 때, 도전 패턴(223a)은 도전성 도금 패턴(122a,122b,123a,123b)의 형상에 대응하도록 형성되는데, 도전성 금속막(222,223)의 제거는 식각 등의 공정을 통해 진행될 수 있다.

여기서, 도전성 금속막(222,223)에 의해 도전 패턴(223a)이 형성된 베이스 필름(221)이 본 발명에 따른 절연성 시트(121)를 구성하게 된다.

도 7의 (b)에 도시된 바와 같이, 절연성 시트(121)의 제작이 완료되면, 절연성 시트(121)의 도전 패턴(223a)을 형성한 도전성 금속막(222,223)에 금속성 재질, 예컨대, 금으로 도금하여, 도 7의 (c)에 도시된 바와 같이, 깊이 방향(D)을 따라 상호 이격되어 배열되는 복수의 도전성 도금 패턴(122a,122b,123a,123b)을 형성하게 된다.

이 때, 도전 패턴(223a)의 도금 과정에서 도 7의 (c)에 도시된 바와 같이, 도전 패턴(223a)의 양측이 절연성 시트(121)의 상부 및 하부에서 연결되도록 도금됨으로써, 절연성 시트(121)의 상부 및 하부로 노출되는 상부 노출 패턴(123a) 및 하부 노출 패턴(123b)이 형성된다.

상기와 같은 과정에 따라 각각 제작된 복수의 절연성 시트(121)를 도전성 도금 패턴(122a,122b,123a,123b)의 상부 표면 및 하부 표면, 즉 상부 노출 패턴(123a) 및 하부 노출 패턴(123b)이 외부로 노출되도록 복수의 절연성 시트(121)들 사이에 절연성 재질을 주입하여, 절연성 본체(130)를 형성함으로써, 도 2에 도시된 반도체 테스트 소켓(100)을 제작하게 된다. 된다. 여기서, 절연성 본체(130)는 탄성을 갖는 실리콘 재질로 마련될 수 있으며, 몰딩을 통해 형성될 수 있다.

전술한 실시예에서는, 도 3에 도시된 바와 같이, 절연성 시트(121)가 1자 형태로 절연성 본체(130) 내부에 형성되는 것을 예로 하고 있다. 반면, 절연성 본체(130)의 형성시, 각 절연성 시트(121)가 가로 방향(W)으로의 단면이 휘어진 형상을 갖도록 배열하여 절연성 본체(130)의 내부에 형성할 수 있다. 이에 따라, 반도체 소자가 반도체 테스트 소켓(100)을 가압할 때, 절연성 시트(121)가 보다 쉽게 휘어져 탄성적으로 지지할 수 있게 됨으로써, 보다 원활한 접촉이 가능하게 된다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

100 : 반도체 테스트 소켓 110 : 단위 패턴 유닛
111 : 탄성 본체 112 : 베이스 시트
113 : 도전성 패턴 라인 130 : 절연 시트

Claims

반도체 테스트 소켓에 있어서,
절연성 본체와,
상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와,
상기 각 절연성 시트에 깊이 방향을 따라 상호 이격되어 배열되어 각각 상하 방향으로의 도전 패턴을 형성하는 복수의 도전성 도금 패턴을 포함하며;
상기 각 도전성 도금 패턴은 상기 각 절연성 시트에 금속성 재질의 도금을 통해 형성되되, 상부 가장자리 및 하부 가장자리 영역은 각각 상기 절연성 시트의 양측 가장자리보다 돌출되도록 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 절연성 시트는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되는 것을 특징으로 하는 반도체 테스트 소켓.
제2항에 있어서,
상기 각 도전성 도금 패턴은 니켈과 금의 이중 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제3항에 있어서,
상기 절연성 시트는 연성 인쇄 회로 기판 형태로 마련되며;
상기 연성 인쇄 회로 기판은 절연성 재질의 베이스 필름과, 상기 베이스 필름의 양측 표면에 도포된 도전성 금속막을 포함하며;
상기 절연성 시트는 상기 도전성 금속막 중 상기 도전성 도금 패턴에 대응하는 영역 이외의 영역이 제거된 상태의 상기 베이스 필름에 의해 형성되며;
상기 도전성 도금 패턴은 상기 베이스 필름에 잔존하는 상기 도전성 금속막에 금속성 재질의 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 각 절연성 시트는
상기 가로 방향으로의 단면이 휘어진 형상을 갖도록 상기 절연성 본체의 내측에 배열되는 것을 특징으로 하는 반도체 테스트 소켓.
반도체 테스트 소켓의 제조 방법에 있어서,
절연성 재질의 베이스 필름과, 상기 베이스 필름의 양측 표면에 도포된 도전성 금속막을 갖는 복수의 연성 인쇄 회로 기판을 마련하는 단계와;
상기 각 연성 인쇄 회로 기판에서 상기 도전성 금속막의 일 영역을 제거하여, 깊이 방향을 따라 상호 이격되어 배열되는 도전 패턴이 형성된 절연성 시트를 마련하는 단계와;
상기 각 절연성 시트의 상기 도전 패턴을 형성한 상기 도전성 금속막에 금속성 재질을 도금하여, 상기 깊이 방향을 따라 상호 이격되어 배열되는 복수의 도전성 도금 패턴을 형성하되, 상부 가장자리 및 하부 가장자리 영역은 각각 상기 절연성 시트의 양측 가장자리보다 돌출되도록 형성하는 단계와;
상기 복수의 도전성 도금 패턴이 각각 형성된 상기 복수의 절연성 시트를 가로 방향으로 상호 대향하게 이격되도록 배열하는 단계와;
상기 각 도전성 도금 패턴의 상부 표면 및 하부 표면이 외부로 노출되도록 상기 복수의 절연성 시트들 사이에 절연성 재질을 주입하여 절연성 본체를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제6항에 있어서,
상기 각 절연성 시트는
상기 가로 방향으로의 단면이 휘어진 형상을 갖도록 배열되는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.