KR101162175B1

KR101162175B1 - 반도체 테스트 소켓

Info

Publication number: KR101162175B1
Application number: KR1020110042810A
Authority: KR
Inventors: 문해중
Original assignee: 에이케이이노텍주식회사
Priority date: 2011-05-06
Filing date: 2011-05-06
Publication date: 2012-07-04

Abstract

본 발명은 반도체 테스트 소켓에 관한 것으로, 가로 방향으로 배열된 복수의 단위 패턴 유닛과, 인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며; 상기 각 단위 패턴 유닛은 탄성 및 절연성 재질로 마련되는 탄성 본체와, 상기 탄성 본체의 상기 가로 방향으로의 일측 표면에 부착되는 절연성 재질의 베이스 시트와, 상기 베이스 시트에 깊이 방향을 따라 상호 이격된 상태로 형성되며, 각각 상기 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 도전성 패턴 라인을 포함하며; 상기 각 도전성 패턴 라인의 상하 방향 양측 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면에 각각 노출되도록, 상기 베이스 시트의 상부 가장자리 영역 및 하부 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면으로 절곡되는 것을 특징으로 한다. 이에 따라, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있게 된다.

Description

반도체 테스트 소켓{SEMICONDUCTOR TEST SOCKET}

본 발명은 반도체 테스트 소켓에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓에 관한 것이다.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 대 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓을 제공하는데 그 목적이 있다.

상기 목적은 본 발명에 따라, 반도체 테스트 소켓에 있어서, 가로 방향으로 배열된 복수의 단위 패턴 유닛과, 인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며; 상기 각 단위 패턴 유닛은 탄성 및 절연성 재질로 마련되는 탄성 본체와, 상기 탄성 본체의 상기 가로 방향으로의 일측 표면에 부착되는 절연성 재질의 베이스 시트와, 상기 베이스 시트에 깊이 방향을 따라 상호 이격된 상태로 형성되며, 각각 상기 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 도전성 패턴 라인을 포함하며; 상기 각 도전성 패턴 라인의 상하 방향 양측 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면에 각각 노출되도록, 상기 베이스 시트의 상부 가장자리 영역 및 하부 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면으로 절곡되는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.

여기서, 상기 베이스 시트는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되며; 상기 복수의 도전성 패턴 라인은 금속성 재질의 도금을 통해 형성형성될 수 있다.

그리고, 상기 베이스 시트는 망상 구조를 가질 수 있다.

그리고, 상기 복수의 도전성 패턴 라인은 니켈과 금의 이중 도금을 통해 형성될 수 있다.

또한, 상기 베이스 시트는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련되며; 상기 복수의 도전성 패턴 라인은 상기 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성될 수 있다.

여기서, 상기 탄성 본체는 절연성의 실리콘 재질로 마련될 수 있다.

한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓에 있어서, 가로 방향으로 배열된 복수의 단위 패턴 유닛과, 인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며; 상기 각 단위 패턴 유닛은 상호 소정 간격 이격된 상태로 상기 가로 방향으로 마주하게 배치되는 제1 베이스 시트 및 제2 베이스 시트와, 상기 제1 베이스 시트에 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 제1 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제1 도전성 패턴 라인과, 상기 각 제1 도전성 패턴 라인에 대향하게 상기 제2 베이스 시트에 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 제2 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제2 도전성 패턴 라인과, 상기 복수의 제1 도전성 패턴 라인과 상기 복수의 제2 도전성 패턴 라인 간을 절연하되, 상기 제1 베이스 시트 및 상기 제2 베이스 시트의 상하 방향 양측 가장자리의 일 영역이 상호 마주보게 노출되도록 상기 제1 베이스 시트와 상기 제2 베이스 시트 사이의 이격 공간에 배치되는 절연 부재와, 상기 절연 부재의 상부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상호 대향하는 상기 제1 도전성 패턴 라인과 상기 제2 도전성 패턴 라인의 상부 영역을 각각 전기적으로 연결하는 복수의 상부 도전성 파우더부와, 상기 절연 부재의 하부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상호 마주하는 상기 제1 도전성 패턴 라인과 상기 제2 도전성 패턴 라인의 하부 영역을 각각 전기적으로 연결하는 복수의 하부 도전성 파우더부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성될 수 있다.

여기서, 상기 각 단위 패턴 유닛은 상기 깊이 방향으로 상호 인접한 상기 상부 도전성 파우더부 사이에 각각 배치되어 상기 상부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 상부 절연 패턴부와; 상기 깊이 방향으로 상호 인접한 상기 하부 도전성 파우더부 사이에 각각 배치되어 상기 하부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 하부 절연 패턴부를 더 포함할 수 있다.

그리고, 상기 제1 베이스 시트 및 상기 제2 베이스 시트는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되며; 상기 복수의 제1 도전성 패턴 라인 및 상기 복수의 제2 도전성 패턴 라인은 금속성 재질의 도금을 통해 형성될 수 있다.

여기서, 상기 제1 베이스 시트 및 상기 제2 베이스 시트는 망상 구조를 가질 수 있다.

그리고, 상기 복수의 제1 도전성 패턴 라인 및 상기 복수의 제2 도전성 패턴 라인은 니켈과 금의 이중 도금을 통해 형성될 수 있다.

또한, 상기 제1 베이스 시트 및 상기 제2 베이스 시트는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련되며; 상기 복수의 제1 도전성 패턴 라인 및 상기 제2 도전성 패턴 라인은 상기 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성될 수 있다.

상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓이 제공된다.

도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명의 제1 실시예에 따른 반도체 테스트 소켓의 사시도이고,
도 3 및 도 4는 본 발명의 제1 실시예에 따른 반도체 테스트 소켓의 단위 패턴 유닛의 구성을 설명하기 위한 도면이고,
도 5는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓의 사시도이고,
도 6은 도 5의 Ⅵ-Ⅵ 선에 따른 단면도이고,
도 7은 도 5의 Ⅶ-Ⅶ 선에 따른 단면도이고,
도 8은 도 5의 Ⅷ-Ⅷ 선에 따른 단면도이고,
도 9는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓의 상부 평면도에서 상부 절연 패턴부를 제거한 상태를 도시한 도면이다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명한다.

제1 실시예

본 발명의 제1 실시예에 따른 반도체 테스스 소켓(100)은, 도 2 내지 도 4에 도시된 바와 같이, 복수의 단위 패턴 유닛(110)과, 복수의 절연 시트(130)를 포함한다.

복수의 단위 패턴 유닛(110)은 가로 방향(W)으로 순차적으로 배열된다. 그리고, 절연 시트(130)는 인접한 한 쌍의 단위 패턴 유닛(110) 사이에 각각 배치되어 인접한 단위 패턴 유닛(110)을 상호 절연시킨다.

여기서, 하나의 단위 패턴 유닛(110)에는 상하 방향(H)으로 도전 경로가 형성되며, 복수의 도전 경로가 깊이 방향(D)으로 소정 간격 이격되고 전기적으로 절연된 상태로 형성된다. 그리고, 절연 시트(130)의 가로 방향(W)으로의 양측 표면 각각에는 단위 패턴 유닛(110)이 접합되며, 인접한 한 쌍의 단위 패턴 유닛(110) 상호간은 절연 시트(130)에 의해 절연된다.

상기와 같은 구성에 따라, 하나의 단위 패턴 유닛(110)에 깊이 방향(D)을 따라 다수의 도전 경로가 형성되고, 복수의 단위 패턴 유닛(110)이 가로 방향(W)을 따라 절연 시트(130)를 사이에 두고 배열됨으로써, 도 1에 도시된 바와 같이, 매트릭스 형태의 도전 패턴이 반도체 테스스 소켓(100)에 형성 가능하게 된다.

이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 단위 패턴 유닛(110)에 대해 상세히 설명한다. 본 발명의 제1 실시예에 따른 단위 패턴 유닛(110)은 탄성 본체(111), 베이스 시트(112) 및 복수의 도전성 패턴 라인(113)을 포함한다.

탄성 본체(111)는 대략 직사각형 형상을 갖도록 마련되며, 탄성과 절연성을 갖는 재질로 마련된다. 본 발명에서는 탄성 본체(111)가 실리콘 재질로 마련되는 것을 예로 한다. 여기서, 절연성을 갖는 탄성 본체(111)에 의해 베이스 시트(112)에 형성되는 복수의 도전성 패턴 라인(113)이 상호 절연됨과 동시에, 단위 패턴 유닛(110) 사이에서도 일차적인 절연 효과를 제공할 수 있게 된다.

또한, 탄성 본체(111)가 탄성을 갖도록 마련됨에 따라, 본 발명에 따른 단위 패턴 유닛(110)이 반도체 테스스 소켓(100)에 적용되어 반도체 소자와 검사회로기판 사이에서 상호간을 전기적으로 연결할 때 반도체 소자나 검사회로기판과의 접촉시 탄성적인 접촉이 가능함으로써 반도체 소자, 예를 들어 BGA(Ball Grid Array) 타입의 반도체 소자의 볼의 파손을 방지할 수 있게 된다.

베이스 시트(112)는 절연성 재질로 마련된다. 그리고, 베이스 시트(112)는 탄성 본체(111)의 가로 방향(W)으로의 일측 표면에 부착된다. 여기서, 도전성 패턴 라인(113)은 베이스 시트(112)에 깊이 방향(D)을 따라 상호 이격된 상태, 즉 전기적으로 절연된 상태로 형성되는데, 각각 베이스 시트(112)의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성된다.

이 때, 도 2 내지 도 4에 도시된 바와 같이, 각 도전성 패턴 라인(113)의 상하 방향(H) 양측 가장자리 영역이 탄성 본체(111)의 상부 표면 및 하부 표면에 각각 노출되도록, 베이스 시트(112)의 상부 가장자리 영역 및 하부 가장자리 영역이, 도 4에 도시된 바와 같이, 탄성 본체(111)의 상부 표면 및 하부 표면으로 절곡된다.

상기와 같은 구성에 따라, 절연성의 베이스 시트(112)에 상하 방향(H)으로 도전성 패턴 라인(113)이 형성되는데, 복수의 도전성 패턴 라인(113)이 깊이 방향(D)으로 상호 절연된 상태로 배열되는 구성을 가짐으로써, 하나의 단위 패턴 유닛(110)이, 반도체 소자와 검사회로기판을 전기적으로 연결하기 위한 다수의 도전 라인을 깊이 방향(D)으로 형성하게 된다.

이 때, 베이스 시트(112)가 탄성 본체(111)의 상부 표면 및 하부 표면으로 절곡되어 접착되어, 탄성 본체(111)의 상부 표면 및 하부 표면에 각각 도전성 패턴 라인(113)의 상부 및 하부 가장자리 영역이 노출됨으로써, 반도체 소자 및 검사회로기판의 단자와 연결되는 접촉 단자 영역을 형성하게 된다.

상기와 같은 구성에 따라, 탄성 본체(111)가 반도체 소자 및 검사회로기판 사이에서의 전기적 접촉시 탄성을 유지시켜주고, 베이스 시트(112)에 형성된 도전성 패턴 라인(113)이 반도체 소자와 검사회로기판 간의 전기적 접촉을 가능하게 함으로써, 반도체 소자와 검사회로기판 간의 전기적 접촉에 있어 도전성 시트와 탄성 본체(111)의 상하 방향(H)으로의 두께의 제약을 제거할 수 있게 된다.

또한, 반도체 소자와 검사회로기판 간의 전기적 연결을 위해 반도체 테스스 소켓(100)의 상부 표면 및 하부 표면에 형성되는 도전 패턴 간의 간격은 베이스 시트(112)에 형성되는 도전성 패턴 라인(113)의 간격과, 하나의 단위 패턴 유닛(110)의 가로 방향(W)으로의 두께를 조절하는 방법에 의해 결정할 수 있게 되어, 미세 간격의 반도체 소자의 테스트에도 적용이 가능하게 된다.

여기서, 본 발명의 제1 실시예에 따른 베이스 시트(112)는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되는 것을 예로 한다. 여기서, 베이스 시트(112)에 적용되는 절연성 섬유 재질, 절연성 플라스틱 재질 또는 절연성 고분자 화합물 재질은 메쉬 구조, 즉 그물망과 같은 망상 구조를 갖는 것을 예로 한다.

그리고, 베이스 시트(112)에 형성되는 도전성 패턴 라인(113)은 도전성을 갖는 금속성 재질의 도금을 통해 형성되는 것을 예로 한다. 이 때, 도금을 통해 형성되는 도전성 패턴 라인(113)은 니켈 도금과 금 도금이 순차적으로 진행되는 이중 도금을 통해 형성되는 것을 예로 한다.

상기와 같이, 망상 구조를 갖는 절연성 섬유 재질로 베이스 시트(112)를 형성하고, 망상 구조의 베이스 시트(112)에 금속 도금을 도전성 패턴 라인(113)을 형성함으로써, 도금시 도전성의 금속 재질이 망상 내부 구조까지 스며들어 도전성 패턴 라인(113)의 도전성을 더욱 더 보장할 수 있게 된다.

또한, 베이스 시트(112)는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련될 수 있다. 그리고, 복수의 도전성 패턴 라인(113)은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성될 수 있다.

즉, 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)과 이에 형성되는 회로 패턴을, 도 4에 도시된 바와 같이, 베이스 시트(112)에 형성된 도전성 패턴 라인(113) 형태로 마련하고, 양측 가장자리 영역이 접혀 탄성 본체(111)의 상부 및 하부 표면과 접착되어 하나의 단위 패턴 유닛(110)을 형성할 수 있다.

이 때, 도전성 패턴 라인(113)을 형성하는 회로 패턴은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 내부에 형성될 수 있으며, 이 경우 상하 방향(H)으로의 양측 가장자리 영역, 즉 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)이 탄성 본체(111)의 상부 및 하부 표면에 접혀 부착될 때 상부 및 하부로 향하는 영역은 반도체 소자 및 검사회로기판과의 전기적 접촉을 위해 외부로 노출, 예컨대, 접촉 패드가 마련될 수 있음은 물론이다.

제2 실시예

이하에서는 도 5 내지 도 9를 참조하여 본 발명의 제2 실시예에 따른 반도체 테스트 장치에 대해 상세히 설명한다. 도 5는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 사시도이고, 도 6은 도 5의 Ⅵ-Ⅵ 선에 따른 단면도이고, 도 7은 도 5의 Ⅶ-Ⅶ 선에 따른 단면도이고, 도 8은 도 5의 Ⅷ-Ⅷ 선에 따른 단면도이고, 도 9는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 상부 평면도에서 상부 절연 패턴부(215a)를 제거한 상태를 도시한 도면이다.

본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)은, 도 5 내지 도 9에 도시된 바와 같이, 복수의 단위 패턴 유닛(210)과, 복수의 절연 시트(230)를 포함한다.

복수의 단위 패턴 유닛(210)은 가로 방향(W)으로 순차적으로 배열된다. 그리고, 절연 시트(230)는 인접한 한 쌍의 단위 패턴 유닛(210) 사이에 각각 배치되어 인접한 단위 패턴 유닛(210)을 상호 절연시킨다.

여기서, 하나의 단위 패턴 유닛(210)에는 상하 방향(H)으로 도전 경로가 형성되며, 복수의 도전 경로가 깊이 방향(D)으로 소정 간격 이격되고 전기적으로 절연된 상태로 형성된다. 그리고, 절연 시트(230)의 가로 방향(W)으로의 양측 표면 각각에는 단위 패턴 유닛(210)이 접합되며, 인접한 한 쌍의 단위 패턴 유닛(210) 상호간은 절연 시트(230)에 의해 절연된다.

상기와 같은 구성에 따라, 하나의 단위 패턴 유닛(210)에 깊이 방향(D)을 따라 다수의 도전 경로가 상하 방향(H)으로 형성되고, 복수의 단위 패턴 유닛(210)이 가로 방향(W)을 따라 절연 시트(230)를 사이에 두고 배열됨으로써, 도 5 및 도 9에 도시된 바와 같이, 매트릭스 형태의 도전 패턴이 반도체 테스트 소켓(200)에 형성 가능하게 된다.

도 5에서는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 상부 및 하부를 제외한 외측 전체 영역을 모두 절연 시트(230)로 커버하는 것을 예로 하고 있으나, 단위 패턴 유닛(210) 사이를 절연하는 절연 시트(230)과 다른 형태의 절연 재질이 적용 가능함은 물론이다.

본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 하나의 단위 패턴 유닛(210)은, 도 5 내제 도 9에 도시된 바와 같이, 제1 베이스 시트(214a), 제2 베이스 시트(214b), 복수의 제1 도전성 패턴 라인(211a), 복수의 제2 도전성 패턴 라인(211b), 절연 부재(212), 복수의 상부 도전성 파우더부(213a), 및 복수의 하부 도전성 파우더부(213b)를 포함한다.

제1 베이스 시트(214a) 및 제2 베이스 시트(214b)는, 도 6에 도시된 바와 같이, 상호 소정 간격 이격된 상태로 가로 방향(W)으로 마주하게 배치된다. 여기서, 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)는 절연성 재질로 마련된다.

복수의 제1 도전성 패턴 라인(211a)은 제1 베이스 시트(214a)의 깊이 방향(D)으로 상호 절연된 상태로 형성된다. 이 때, 각각의 제1 도전성 패턴 라인(211a)은 제1 베이스 시트(214a)의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성됨으로써, 도 7에 도시된 바와 같이, 반도체 테스트 소켓(200)의 상부 및 하부 영역까지 연장되도록 형성된다.

마찬가지로, 복수의 제2 도전성 패턴 라인(211b)은 제2 베이스 시트(214b)의 깊이 방향(D)으로 상호 절연된 상태로 형성된다. 여기서, 제2 베이스 시트(214b)는, 각각의 제2 도전성 패턴 라인(211b)이 제2 도전성 패턴 라인(211b)과 대향하게 형성되도록 제1 베이스 시트(214a)와 마주하게 배치됨으로써, 상호 대응하는 제1 도전성 패턴 라인(211a)과 제2 도전성 패턴 라인(211b)은 상호 이격된 상태로 상호 마주하게 위치하게 된다.

절연 부재(212)는 복수의 제1 도전성 패턴 라인(211a)과 복수의 제2 도전성 패턴 라인(211b) 상호 간을 절연한다. 여기서, 절연 부재(212)는, 도 6 및 도 7에 도시된 바와 같이, 제1 베이스 시트(214a)와 제2 베이스 시트(214b)의 상하 방향(H) 양측 가장자리의 일 영역이 상호 마주보게 노출되도록 제1 베이스 시트(214a)와 제2 베이스 시트(214b) 사이의 이격 공간에 배치된다.

여기서, 복수의 제1 도전성 패턴 라인(211a)이 형성된 제1 베이스 시트(214a)에 상하 방향(H)으로의 길이가 제1 베이스 시트(214a)보다 짧게 절연 부재(212)를 적층하고, 복수의 제2 도전성 패턴 라인(211b)이 형성된 제2 베이스 시트(214b)를 제1 도전성 패턴 라인(211a)과 제2 도전성 패턴 라인(211b)이 서로 마주하게 배치되도록 제2 베이스 시트(214b)를 적층하는 형태로, 절연 부재(212)를 제1 베이스 시트(214a)와 제2 베이스 시트(214b)의 상하 방향(H) 양측 가장자리의 일 영역이 상호 마주보게 노출되도록 제1 베이스 시트(214a)와 제2 베이스 시트(214b) 사이의 이격 공간에 배치할 수 있다.

본 발명에 따른 절연 시트(230)는 절연성을 갖는 재질, 예를 들어, 실리콘 재질로 마련될 수 있다. 여기서, 절연 시트(230)는 탄성을 갖는 재질로 마련될 수 있으나, 복수의 상부 도전성 파우더부(213a) 및 복수의 하부 도전성 파우더부(213b)가 갖는 탄성으로 인해 절연 시트(230)의 탄성 부여는 선택적일 수 있다.

한편, 각각의 상부 도전성 파우더부(213a)는 도 6 및 도 9에 도시된 바와 같이, 상호 대향하는 제1 도전성 패턴 라인(211a)과 제2 도전성 패턴 라인(211b)의 상부 영역을 각각 전기적으로 연결한다. 즉, 하나의 상부 도전성 파우더부(213a)는 절연 부재(212)의 상부 공간, 즉 절연 부재(212)의 상부에 형성된 제1 베이스 시트(214a)와 제2 베이스 시트(214b)의 사이 공간에서 상호 마주하는 하나의 제1 도전성 패턴 라인(211a)과 하나의 제2 도전성 패턴 라인(211b)의 하부 영역을 전기적으로 연결시킨다. 이 때, 복수의 상부 도전성 파우더부(213a)는 절연 부재(212)의 상부에 상호 절연된 상태로 깊이 방향(D)으로 배열되는 형상을 갖게 된다.

마찬가지로, 각각의 하부 도전성 파우더부(213b)는, 도 6에 도시된 바와 같이, 상호 대향하는 제1 도전성 패턴 라인(211a)과 제2 도전성 패턴 라인(211b)의 하부 영역을 각각 전기적으로 연결한다. 즉, 하나의 하부 도전성 파우더부(213b)는 절연 부재(212)의 하부 공간, 즉 절연 부재(212)의 하부에 형성된 제1 베이스 시트(214a)와 제2 베이스 시트(214b)의 사이 공간에서 상호 마주하는 하나의 제1 도전성 패턴 라인(211a)과 하나의 제2 도전성 패턴 라인(211b)의 하부 영역을 전기적으로 연결시킨다. 이 때, 복수의 하부 도전성 파우더부(213b)는 절연 부재(212)의 하부에 상호 절연된 상태로 깊이 방향(D)으로 배열되는 형상을 갖게 된다.

여기서, 상부 도전성 파우더부(213a) 및 하부 도전성 파우더부(213b)는 도전성 파우더부의 충진에 의해 형성됨으로써, 상부 또는 하부로부터의 압력에 대해 탄성적인 접촉이 가능하게 되며, 일정 압력에 의해 도전성을 갖게 된다.

상기와 같은 구성을 통해, 상부 도전성 파우더부(213a)에 탄성적으로 접촉되는 반도체 소자의 단자는 상부 도전성 파우더부(213a), 제1 도전상 패턴 라인 및 제2 도전성 패턴 라인(211b) 양측을 통해 하부 도전성 파우더부(213b)와 전기적으로 연결되고, 검사회로기판이 하부 도전성 파우더부(213b)와 탄성적으로 접촉됨으로써, 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)을 통해 반도체 소자와 검사회로기판이 전기적으로 연결된다.

여기서, 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 각 단위 패턴 유닛(210)은, 도 5, 도 7 및 도 8에 도시된 바와 같이, 복수의 상부 절연 패턴부(215a) 및 복수의 하부 절연 패턴부(215b)를 포함할 수 있다.

각각의 상부 절연 패턴부(215a)는 절연성 재질, 예를 들어 실리콘 재질로 마련되며, 깊이 방향(D)으로 상호 인접한 상부 도전성 파우더부(213a) 사이에 각각 배치되어 상부 도전성 파우더부(213a) 간을 전기적으로 절연한다.

마찬가지로, 각각의 하부 절연 패턴부(215b)는 절연성 재질로 마련되어, 깊이 방향(D)으로 인접한 상부 도전성 파우더부(213a) 사이에 각각 배치되어 하부 도전성 파우더부(213b) 간을 전기적으로 절연한다.

이에 따라, 하나의 상부 도전성 파우더부(213a)와 하나의 하부 도전성 파우더부(213b) 부는 각각 깊이 방향(D)으로 양측에 형성된 한 쌍의 상부 절연 패턴부(215a) 및 한 쌍의 하부 절연 패턴부(215b)에 의해 그 형상이 지지됨과 동시에 상호간에 전기적으로 절연됨으로써, 물리적이나 전기적으로 보다 안정적인 접촉이 가능하게 된다.

한편, 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 단위 패턴 유닛(210)을 구성하는 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)는, 제1 실시예와 마찬가지로, 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질로 마련될 수 있다. 여기서, 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)에 적용되는 절연성 섬유 재질, 절연성 플라스틱 재질 또는 절연성 고분자 화합물 재질은 메쉬 구조, 즉 그물망과 같은 망상 구조를 갖는 것을 예로 한다.

그리고, 제1 베이스 시트(214a)에 형성되는 도전성 패턴 라인은 도전성을 갖는 금속성 재질의 도금을 통해 형성될 수 있다. 이 때, 도금을 통해 형성되는 도전성 패턴 라인은 니켈 도금과 금 도금이 순차적으로 진행되는 이중 도금을 통해 형성되는 것을 예로 한다.

상기와 같이, 망상 구조를 갖는 절연성 섬유 재질로 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)를 형성하고, 망상 구조의 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)에 금속 도금을 제1 도전성 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b)을 각각 형성함으로써, 도금시 도전성의 금속 재질이 망상 내부 구조까지 스며들어 제1 도전성 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b)의 도전성을 더욱 더 보장할 수 있게 된다.

또한, 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련될 수 있다. 그리고, 복수의 제1 도전성 패턴 라인(211a) 및 복수의 제2 도전성 패턴 라인(211b)은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성될 수 있다.

즉, 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)과 이에 형성되는 회로 패턴을 이용하여 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)에 각각 형성된 제1 도전성 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b) 형태로 마련하고, 상부 및 하부 영역을 상술한 바와 같이, 상부 도전성 파우더부(213a) 및 하부 도전성 파우더부(213b)를 통해 전기적으로 연결함으로써, 상하 방향(H)으로 도전 라인을 형성할 수 있게 된다.

이 때, 제1 도전성 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b)을 형성하는 회로 패턴은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 내부에 형성될 수 있으며, 이 경우 상하 방향(H)으로의 양측 가장자리 영역, 상부 도전성 파우더부(213a) 및 하부 도전성 파우더부(213b)가 형성되는 영역은 상부 도전성 파우더부(213a) 및 하부 도전성 파우더부(213b)와의 전기적 접촉을 위해 외부로 노출, 예컨대, 접촉 패드가 마련될 수 있음은 물론이다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

100 : 반도체 테스트 소켓 110 : 단위 패턴 유닛
111 : 탄성 본체 112 : 베이스 시트
113 : 도전성 패턴 라인 130 : 절연 시트

Claims

반도체 테스트 소켓에 있어서,
가로 방향으로 배열된 복수의 단위 패턴 유닛과,
인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며;
상기 각 단위 패턴 유닛은,
탄성 및 절연성 재질로 마련되는 탄성 본체와,
상기 탄성 본체의 상기 가로 방향으로의 일측 표면에 부착되는 절연성 재질의 베이스 시트와,
상기 베이스 시트에 깊이 방향을 따라 상호 이격된 상태로 형성되며, 각각 상기 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 도전성 패턴 라인을 포함하며;
상기 각 도전성 패턴 라인의 상하 방향 양측 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면에 각각 노출되도록, 상기 베이스 시트의 상부 가장자리 영역 및 하부 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면으로 절곡되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 베이스 시트는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되며;
상기 복수의 도전성 패턴 라인은 금속성 재질의 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제2항에 있어서,
상기 베이스 시트는 망상 구조를 갖는 것을 특징으로 하는 반도체 테스트 소켓.
제2항에 있어서,
상기 복수의 도전성 패턴 라인은 니켈과 금의 이중 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 베이스 시트는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련되며;
상기 복수의 도전성 패턴 라인은 상기 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 탄성 본체는 절연성의 실리콘 재질로 마련되는 것을 특징으로 하는 반도체 테스트 소켓.
반도체 테스트 소켓에 있어서,
가로 방향으로 배열된 복수의 단위 패턴 유닛과,
인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며;
상기 각 단위 패턴 유닛은,
상호 소정 간격 이격된 상태로 상기 가로 방향으로 마주하게 배치되는 제1 베이스 시트 및 제2 베이스 시트와,
상기 제1 베이스 시트에 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 제1 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제1 도전성 패턴 라인과,
상기 각 제1 도전성 패턴 라인에 대향하게 상기 제2 베이스 시트에 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 제2 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제2 도전성 패턴 라인과,
상기 복수의 제1 도전성 패턴 라인과 상기 복수의 제2 도전성 패턴 라인 간을 절연하되, 상기 제1 베이스 시트 및 상기 제2 베이스 시트의 상하 방향 양측 가장자리의 일 영역이 상호 마주보게 노출되도록 상기 제1 베이스 시트와 상기 제2 베이스 시트 사이의 이격 공간에 배치되는 절연 부재와,
상기 절연 부재의 상부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상호 대향하는 상기 제1 도전성 패턴 라인과 상기 제2 도전성 패턴 라인의 상부 영역을 각각 전기적으로 연결하는 복수의 상부 도전성 파우더부와,
상기 절연 부재의 하부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상호 마주하는 상기 제1 도전성 패턴 라인과 상기 제2 도전성 패턴 라인의 하부 영역을 각각 전기적으로 연결하는 복수의 하부 도전성 파우더부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제7항에 있어서,
상기 각 단위 패턴 유닛은,
상기 깊이 방향으로 상호 인접한 상기 상부 도전성 파우더부 사이에 각각 배치되어 상기 상부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 상부 절연 패턴부와;
상기 깊이 방향으로 상호 인접한 상기 하부 도전성 파우더부 사이에 각각 배치되어 상기 하부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 하부 절연 패턴부를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제8항에 있어서,
상기 제1 베이스 시트 및 상기 제2 베이스 시트는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되며;
상기 복수의 제1 도전성 패턴 라인 및 상기 복수의 제2 도전성 패턴 라인은 금속성 재질의 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제9항에 있어서,
상기 제1 베이스 시트 및 상기 제2 베이스 시트는 망상 구조를 갖는 것을 특징으로 하는 반도체 테스트 소켓.
제8항에 있어서,
상기 복수의 제1 도전성 패턴 라인 및 상기 복수의 제2 도전성 패턴 라인은 니켈과 금의 이중 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제8항에 있어서,
상기 제1 베이스 시트 및 상기 제2 베이스 시트는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련되며;
상기 복수의 제1 도전성 패턴 라인 및 상기 제2 도전성 패턴 라인은 상기 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.