WO2012153895A1 - 반도체 테스트 소켓 - Google Patents

반도체 테스트 소켓 Download PDF

Info

Publication number
WO2012153895A1
WO2012153895A1 PCT/KR2011/007572 KR2011007572W WO2012153895A1 WO 2012153895 A1 WO2012153895 A1 WO 2012153895A1 KR 2011007572 W KR2011007572 W KR 2011007572W WO 2012153895 A1 WO2012153895 A1 WO 2012153895A1
Authority
WO
WIPO (PCT)
Prior art keywords
base sheet
insulating
conductive pattern
conductive
pattern
Prior art date
Application number
PCT/KR2011/007572
Other languages
English (en)
French (fr)
Inventor
문해중
Original Assignee
에이케이이노텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110042810A external-priority patent/KR101162175B1/ko
Priority claimed from KR1020110101829A external-priority patent/KR101190174B1/ko
Application filed by 에이케이이노텍주식회사 filed Critical 에이케이이노텍주식회사
Publication of WO2012153895A1 publication Critical patent/WO2012153895A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips

Definitions

  • the present invention relates to a semiconductor test socket, and more particularly, to a semiconductor test socket that can compensate for a disadvantage of a pogo-pin type semiconductor test socket and a disadvantage of a PCR socket type semiconductor test socket.
  • the semiconductor device After the semiconductor device is manufactured, the semiconductor device performs a test to determine whether the electrical performance is poor.
  • the positive test of the semiconductor device is performed by inserting a semiconductor test socket (or a contactor or a connector) formed between the semiconductor device and the test circuit board so as to be in electrical contact with a terminal of the semiconductor device.
  • the semiconductor test socket is also used in a burn-in test process during the manufacturing process of the semiconductor device, in addition to the final positive inspection of the semiconductor device.
  • the perforated pattern is formed in the vertical direction on the silicon body made of an elastic silicon material, and then filled with conductive powder inside the perforated pattern to form a conductive pattern PCR socket type is widely used.
  • Korean Patent No. 10-0952712 silicon contactor including plate-shaped conductive particles
  • Korean Patent No. 10-0952712 discloses a ball grid array (BGA) semiconductor in relation to a silicon contactor.
  • BGA ball grid array
  • the conventional semiconductor test apparatus 1 includes a support plate 30 and a semiconductor test socket 10 of a PCR socket type.
  • the support plate 30 supports the semiconductor test socket 10 as the semiconductor test socket 10 moves between the semiconductor device 3 and the test circuit board 5.
  • a main through hole (not shown) is formed in the center of the support plate 30, and coupling through holes are formed to be spaced apart from each other at a position spaced apart from an edge along an edge forming the main through hole.
  • the semiconductor test socket 10 is fixed to the support plate 30 by the peripheral support part 50 joined to the upper and lower surfaces of the support plate 30.
  • a perforated pattern is formed in an insulating silicon body, and conductive patterns are formed in the vertical direction by the conductive powder 11 filled in the perforated pattern.
  • the PCR socket has a merit of enabling fine pitch, but due to the pressure generated when the conductive powder 11 filled in the perforated pattern is contacted between the semiconductor element 3 and the test circuit board 5.
  • the conductivity is formed, there is a disadvantage in that the thickness is formed in the vertical direction.
  • the PCR socket has a disadvantage of being limited in thickness in the height direction.
  • the present invention has been made to solve the above problems, to compensate for the disadvantages of the pogo-pin-type semiconductor test socket, and the disadvantages of the PCR socket-type semiconductor test socket, it is possible to implement a fine pattern
  • the object of the present invention is to provide a semiconductor test socket that can overcome the thickness constraint in the height direction.
  • a plurality of insulating sheets arranged between the plurality of unit pattern units arranged in the horizontal direction and a pair of adjacent unit pattern units to insulate the unit pattern units from each other It includes;
  • Each of the unit pattern units may include an elastic body formed of an elastic and insulating material, a base sheet of an insulating material attached to one side surface of the elastic body in the horizontal direction, and spaced apart from each other along the depth direction of the base sheet.
  • a plurality of conductive pattern lines each extending from an upper edge region to a lower edge region of the base sheet;
  • the upper and lower edge regions of the base sheet are bent to the upper and lower surfaces of the elastic body so that the upper and lower edge regions of the conductive pattern lines are exposed to the upper and lower surfaces of the elastic body, respectively. It is achieved by a semiconductor test socket characterized in that.
  • the elastic body may be made of an insulating silicon material.
  • the above object is, according to another embodiment of the present invention, in the semiconductor test socket, disposed between a plurality of unit pattern units arranged in the horizontal direction and a pair of adjacent unit pattern units to mutually cross the unit pattern units A plurality of insulating sheets to insulate;
  • Each of the unit pattern units may be formed to be insulated from each other along the depth direction of the first base sheet and the second base sheet which are disposed to face each other in the horizontal direction at predetermined intervals from each other,
  • a plurality of first conductive pattern lines each extending from an upper edge region to a lower edge region of the first base sheet and mutually insulated from the second base sheet in a depth direction opposite to the first conductive pattern lines
  • a plurality of second conductive pattern lines formed in a state and extending from an upper edge region to a lower edge region of the second base sheet, respectively, between the plurality of first conductive pattern lines and the plurality of second conductive pattern lines Insulating one side of one edge of both sides of the first base sheet and the second base sheet in a
  • Each of the unit pattern units may include a plurality of upper insulating pattern portions of an insulating material disposed between the upper conductive powder portions adjacent to each other in the depth direction to electrically insulate the upper conductive powder portions;
  • the plurality of lower insulating pattern parts may be further disposed between the lower conductive powder parts adjacent to each other in the depth direction to electrically insulate the lower conductive powder parts.
  • the above object is, according to another embodiment of the present invention, in the semiconductor test socket, disposed between a plurality of unit pattern units arranged in the horizontal direction and a pair of adjacent unit pattern units to mutually cross the unit pattern units A plurality of insulating sheets to insulate;
  • Each of the unit pattern units may include a pair of insulating members, a center base sheet disposed between the pair of insulating members so that one region of both edges of the vertical direction is exposed from the pair of insulating members, and the center base sheet.
  • a plurality of central conductive pattern lines which are formed to be insulated from each other along a depth direction of the plurality of central conductive pattern lines extending from an upper edge region to a lower edge region of the central base sheet, respectively;
  • a plurality of upper conductive powder parts arranged in the depth direction to electrically connect an upper region of the central conductive pattern line, and arranged in the depth direction in a state of being insulated from each other under the pair of insulating members;
  • a plurality of bottom conductive lines electrically connecting the bottom regions of the central conductive pattern line It is achieved by a semiconductor test sockets, characterized in that including a woodeo.
  • Each of the unit pattern units may include: a plurality of upper insulating pattern portions of an insulating material disposed between the upper conductive powder portions adjacent to each other in the depth direction to electrically insulate the upper conductive powder portions; And a plurality of lower insulating pattern parts of an insulating material disposed between the lower conductive powder parts adjacent to each other in the depth direction to electrically insulate the lower conductive powder parts.
  • the insulating member, the plurality of upper insulating pattern parts and the plurality of lower insulating pattern parts disposed on one side of the center base sheet may be integrally formed.
  • At least one of the base sheet, the first base sheet, the second base sheet, and the center base sheet is provided with any one of an insulating fiber material, an insulating plastic material, and an insulating polymer compound material; Any one of the plurality of conductive pattern lines, the plurality of first conductive pattern lines, the plurality of second conductive pattern lines, or the plurality of central conductive pattern lines may be formed by plating of a metallic material.
  • At least one of the base sheet, the first base sheet, the second base sheet, and the center base sheet may have a network structure.
  • At least one of the plurality of conductive pattern lines, the plurality of first conductive pattern lines, the plurality of second conductive pattern lines, and the plurality of central conductive pattern lines may be formed by double plating of nickel and gold. It features.
  • At least one of the base sheet, the first base sheet, the second base sheet, the center base sheet is provided in the form of a flexible printed circuit board (FPCB); At least one of the plurality of conductive pattern lines, the plurality of first conductive pattern lines, the plurality of second conductive pattern lines, and the plurality of central conductive pattern lines may be the flexible printed circuit board (FPCB). It is formed by a circuit pattern printed on.
  • FPCB flexible printed circuit board
  • FIG. 1 is a cross-sectional view of a semiconductor test apparatus to which a conventional PCR socket is applied.
  • FIG. 2 is a perspective view of a semiconductor test socket according to a first embodiment of the present invention
  • 3 and 4 are views for explaining the configuration of the unit pattern unit of the semiconductor test socket according to the first embodiment of the present invention
  • FIG. 5 is a perspective view of a semiconductor test socket according to a second embodiment of the present invention.
  • FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5,
  • FIG. 7 is a cross-sectional view taken along the line VII-VII in FIG. 5,
  • FIG. 9 is a diagram illustrating a state where an upper insulating pattern portion is removed from an upper plan view of a semiconductor test socket according to a second exemplary embodiment of the present invention.
  • FIG. 10 is a perspective view of a semiconductor test socket according to a third embodiment of the present invention.
  • FIG. 11 is a cross-sectional view taken along the line VI-XI of FIG. 10,
  • FIG. 13 is a cross-sectional view taken along the line XIII-XIII of FIG. 10,
  • FIG. 14 is a perspective view illustrating a center base sheet on which a central conductive pattern line of a semiconductor test socket according to a third exemplary embodiment of the present invention is formed.
  • FIG. 15 is an exploded perspective view showing another embodiment of the insulating member of the semiconductor test socket according to the third embodiment in which the insulating sheet disposed on the entire outer area of the present invention is removed.
  • the semiconductor test socket 100 includes a plurality of unit pattern units 110 and a plurality of insulating sheets 130, as shown in FIGS. 2 to 4.
  • the plurality of unit pattern units 110 are sequentially arranged in the horizontal direction (W).
  • the insulating sheet 130 is disposed between the pair of adjacent unit pattern units 110 to insulate the adjacent unit pattern units 110 from each other.
  • the conductive paths are formed in one unit pattern unit 110 in the vertical direction H, and the plurality of conductive paths are formed to be spaced apart from each other in the depth direction D and electrically insulated.
  • the unit pattern unit 110 is bonded to each of both surfaces of the insulating sheet 130 in the horizontal direction W, and the pair of adjacent unit pattern units 110 are insulated by the insulating sheet 130. .
  • a plurality of conductive paths are formed in one unit pattern unit 110 along the depth direction D, and the plurality of unit pattern units 110 are arranged along the horizontal direction (W).
  • W the horizontal direction
  • the unit pattern unit 110 according to the first embodiment of the present invention includes an elastic body 111, a base sheet 112, and a plurality of conductive pattern lines 113.
  • the elastic body 111 is provided to have a substantially rectangular shape and is made of a material having elasticity and insulation.
  • the elastic body 111 is provided with a silicon material.
  • the plurality of conductive pattern lines 113 formed on the base sheet 112 by the insulating elastic body 111 is insulated from each other, and can also provide a primary insulating effect even between the unit pattern units 110. Will be.
  • the unit pattern unit 110 is applied to the semiconductor test socket 100 to electrically connect the semiconductor device and the test circuit board to each other. Since elastic contact is possible when contacting an element or an inspection circuit board, it is possible to prevent breakage of a ball of a semiconductor element, for example, a ball grid array (BGA) type semiconductor element.
  • BGA ball grid array
  • the base sheet 112 is made of an insulating material.
  • the base sheet 112 is attached to one side surface of the elastic body 111 in the horizontal direction W.
  • the conductive pattern lines 113 are formed in the base sheet 112 in a state in which they are spaced apart from each other along the depth direction D, that is, electrically insulated from each other. It extends to the area.
  • the base sheet 112 so that the upper and lower edge regions of each of the conductive pattern lines 113 are exposed to the upper and lower surfaces of the elastic body 111, respectively.
  • the upper edge region and the lower edge region of the b) are bent to the upper surface and the lower surface of the elastic body 111, as shown in FIG.
  • the conductive pattern lines 113 are formed in the insulating base sheet 112 in the vertical direction H, and the plurality of conductive pattern lines 113 are insulated from each other in the depth direction D.
  • one unit pattern unit 110 forms a plurality of conductive lines in the depth direction D for electrically connecting the semiconductor element and the test circuit board.
  • the base sheet 112 is bent and bonded to the upper surface and the lower surface of the elastic body 111, the upper and lower edge regions of the conductive pattern line 113 on the upper surface and the lower surface of the elastic body 111, respectively.
  • This exposure forms a contact terminal region that is connected to the terminals of the semiconductor element and the test circuit board.
  • the elastic body 111 maintains elasticity during electrical contact between the semiconductor element and the test circuit board, and the conductive pattern line 113 formed on the base sheet 112 is the semiconductor element and the test circuit.
  • the conductive pattern line 113 formed on the base sheet 112 is the semiconductor element and the test circuit.
  • the gap between the conductive patterns formed on the upper surface and the lower surface of the semiconductor test socket 100 for the electrical connection between the semiconductor device and the test circuit board is equal to the gap between the conductive pattern lines 113 formed on the base sheet 112.
  • the thickness of the one unit pattern unit 110 in the horizontal direction W can be determined by the method, and thus it is possible to apply the test to the semiconductor device with a fine interval.
  • the base sheet 112 according to the first embodiment of the present invention is provided with any one of an insulating fiber material, an insulating plastic material, and an insulating polymer compound material.
  • the insulating fiber material, the insulating plastic material or the insulating high molecular compound material applied to the base sheet 112 is a mesh structure, that is, having a network structure such as a mesh as an example.
  • the conductive pattern line 113 formed on the base sheet 112 may be formed by plating of a metallic material having conductivity.
  • the conductive pattern line 113 formed through the plating is an example that is formed through the double plating in which nickel plating and gold plating proceed sequentially.
  • the base sheet 112 is formed of an insulating fiber material having a network structure
  • the conductive pattern line 113 is formed by metal plating on the base sheet 112 of the network structure.
  • the base sheet 112 may be provided in the form of a flexible printed circuit board (FPCB).
  • the plurality of conductive pattern lines 113 may be formed by a circuit pattern printed on a flexible printed circuit board (FPCB).
  • a flexible printed circuit board (FPCB) and a circuit pattern formed thereon are provided in the form of conductive pattern lines 113 formed on the base sheet 112, as shown in FIG.
  • the region may be folded to adhere to the upper and lower surfaces of the elastic body 111 to form one unit pattern unit 110.
  • the circuit pattern for forming the conductive pattern line 113 may be formed inside the flexible printed circuit board (FPCB), in which case the edge region in the vertical direction (H), that is, flexible printing
  • the flexible printed circuit board (FPCB) is folded and attached to the upper and lower surfaces of the elastic body 111, the areas facing up and down are exposed to the outside for electrical contact with the semiconductor element and the test circuit board, for example.
  • the contact pad may be provided.
  • FIG. 5 is a perspective view of a semiconductor test socket 200 according to a second exemplary embodiment of the present invention
  • FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5
  • FIG. 7 is a cross-sectional view taken along the line II-VII of FIG. 5.
  • 8 is a cross-sectional view taken along the line VIII-VIII of FIG. 5
  • FIG. 9 is a diagram illustrating a state in which the upper insulating pattern portion 215a is removed from the top plan view of the semiconductor test socket 200 according to the second embodiment of the present invention. The figure is shown.
  • the semiconductor test socket 200 includes a plurality of unit pattern units 210 and a plurality of insulating sheets 230, as illustrated in FIGS. 5 to 9.
  • the plurality of unit pattern units 210 are sequentially arranged in the horizontal direction (W).
  • the insulating sheet 230 is disposed between the pair of adjacent unit pattern units 210 to insulate the adjacent unit pattern units 210 from each other.
  • the conductive paths are formed in one unit pattern unit 210 in the vertical direction H, and the plurality of conductive paths are formed to be spaced apart from each other in the depth direction D and electrically insulated.
  • unit pattern units 210 are bonded to both surfaces of the insulating sheet 230 in the horizontal direction W, and the pair of adjacent unit pattern units 210 are insulated by the insulating sheet 230. .
  • a plurality of conductive paths are formed in one unit pattern unit 210 along the depth direction D in the vertical direction H, and the plurality of unit pattern units 210 are in the horizontal direction W.
  • the conductive pattern in the form of a matrix can be formed in the semiconductor test socket 200 as shown in FIGS. 5 and 9.
  • the entire outer area of the semiconductor test socket 200 except for the upper and lower portions of the semiconductor test socket 200 is covered with the insulating sheet 230, but the unit pattern unit 210 is disposed between the unit pattern units 210.
  • the insulating sheet 230 to insulate and other types of insulating materials are applicable.
  • one unit pattern unit 210 of the semiconductor test socket 200 may include a first base sheet 214a and a second base sheet ( 214b, a plurality of first conductive pattern lines 211a, a plurality of second conductive pattern lines 211b, an insulating member 212, a plurality of upper conductive powder portions 213a, and a plurality of lower conductive powder portions 213b. ).
  • the first base sheet 214a and the second base sheet 214b are disposed to face each other in the horizontal direction W while being spaced apart from each other by a predetermined interval.
  • the first base sheet 214a and the second base sheet 214b are made of an insulating material.
  • the plurality of first conductive pattern lines 211a are formed to be insulated from each other in the depth direction D of the first base sheet 214a.
  • each of the first conductive pattern lines 211a is formed to extend from the upper edge region to the lower edge region of the first base sheet 214a, thereby, as shown in FIG. 6, the upper portion of the semiconductor test socket 200 and It is formed to extend to the lower region.
  • the plurality of second conductive pattern lines 211b are formed to be insulated from each other in the depth direction D of the second base sheet 214b.
  • the second base sheet 214b is disposed so as to face the first base sheet 214a so that each second conductive pattern line 211b is formed to face the second conductive pattern line 211b.
  • the first conductive pattern line 211a and the second conductive pattern line 211b are positioned to face each other in a state spaced apart from each other.
  • the insulating member 212 insulates the plurality of first conductive pattern lines 211a and the plurality of second conductive pattern lines 211b from each other.
  • the insulating member 212 may face one region of the edges of both sides of the first base sheet 214a and the second base sheet 214b in the vertical direction H. As shown in FIG. It is disposed in the spaced space between the first base sheet 214a and the second base sheet 214b so as to be exposed.
  • the insulating member 212 is laminated on the first base sheet 214a on which the plurality of first conductive pattern lines 211a are formed so that the length in the vertical direction H is shorter than that of the first base sheet 214a.
  • the second base sheet 214b having the second conductive pattern line 211b formed thereon so that the first conductive pattern line 211a and the second conductive pattern line 211b face each other.
  • the first base sheet 214a so that the insulating member 212 is exposed so that one region of the edges of both sides of the first base sheet 214a and the second base sheet 214b in the vertical direction H is exposed to face each other.
  • the separation space between the second base sheet 214b is provided.
  • the insulating member 212 may be formed of an insulating material, for example, a silicon material.
  • the insulating member 212 may be made of a material having elasticity, but the elasticity of the insulating member 212 may be imparted due to the elasticity of the plurality of upper conductive powder parts 213a and the plurality of lower conductive powder parts 213b. May be optional.
  • each of the upper conductive powder portions 213a electrically connects upper regions of the first conductive pattern line 211a and the second conductive pattern line 211b that face each other.
  • one upper conductive powder portion 213a is formed in the upper space of the insulating member 212, that is, the space between the first base sheet 214a and the second base sheet 214b formed on the insulating member 212.
  • One lower surface of the first conductive pattern line 211a and the second conductive pattern line 211b facing each other are electrically connected to each other.
  • the plurality of upper conductive powder parts 213a may have a shape arranged in the depth direction D while being insulated from each other on the upper portion of the insulating member 212.
  • each lower conductive powder portion 213b electrically connects lower regions of the first conductive pattern line 211a and the second conductive pattern line 211b that are opposite to each other, as shown in FIG. 6. . That is, one lower conductive powder portion 213b is disposed in the lower space of the insulating member 212, that is, the space between the first base sheet 214a and the second base sheet 214b formed under the insulating member 212. One lower surface of the first conductive pattern line 211a and the second conductive pattern line 211b facing each other are electrically connected to each other. In this case, the plurality of lower conductive powder parts 213b may have a shape arranged in the depth direction D while being insulated from each other under the insulating member 212.
  • the upper conductive powder portion 213a and the lower conductive powder portion 213b are formed by filling the conductive powder, so that elastic contact is possible with respect to pressure from the upper or lower portion, and the conductive portion has conductivity by a predetermined pressure. do.
  • the terminals of the semiconductor element elastically contacting the upper conductive powder portion 213a may be formed by the upper conductive powder portion 213a, the first conductive phase pattern line 211a, and the second conductive pattern line 211b.
  • the semiconductor test socket 200 according to the second embodiment of the present invention is electrically connected to the lower conductive powder part 213b through both sides, and the test circuit board elastically contacts the lower conductive powder part 213b. Through the semiconductor device and the test circuit board is electrically connected.
  • each unit pattern unit 210 of the semiconductor test socket 200 according to the second embodiment of the present invention, as shown in Figures 5, 7 and 8, the plurality of upper insulating pattern portion 215a And a plurality of lower insulating pattern portions 215b.
  • Each of the upper insulating pattern portions 215a is made of an insulating material, for example, a silicon material, and is disposed between the upper conductive powder portions 213a adjacent to each other in the depth direction D so as to be between the upper conductive powder portions 213a. Is electrically insulated.
  • each lower insulating pattern portion 215b is made of an insulating material, and is disposed between the upper conductive powder portions 213a adjacent to each other in the depth direction D to electrically insulate the lower conductive powder portions 213b from each other.
  • one upper conductive powder portion 213a and one lower conductive powder portion 213b each have a pair of upper insulating pattern portions 215a and a pair of lower insulating patterns formed at both sides in the depth direction D.
  • the shape is supported by the portion 215b and is electrically insulated from each other, whereby a more stable contact is possible physically or electrically.
  • the first base sheet 214a and the second base sheet 214b constituting the unit pattern unit 210 of the semiconductor test socket 200 according to the second embodiment of the present invention are similar to the first embodiment. It may be provided with an insulating fiber material, an insulating plastic material and an insulating polymer compound material.
  • the insulating fiber material, the insulating plastic material, or the insulating polymer compound material applied to the first base sheet 214a and the second base sheet 214b may have a mesh structure, that is, a mesh structure such as a mesh.
  • the conductive pattern line formed on the first base sheet 214a may be formed through plating of a metallic material having conductivity.
  • the conductive pattern line formed through the plating is an example that is formed through the double plating in which nickel plating and gold plating proceeds sequentially.
  • the first base sheet 214a and the second base sheet 214b are formed of an insulating fiber material having a network structure, and the first base sheet 214a and the second base sheet 214b of the network structure are formed.
  • the metal plating into the first conductive pattern line 211a and the second conductive pattern line 211b, respectively, the conductive metal material penetrates into the network internal structure during plating, so that the first conductive pattern line 211a and the second conductive pattern are formed. It is possible to further ensure the conductivity of the pattern line 211b.
  • first base sheet 214a and the second base sheet 214b may be provided in the form of a flexible printed circuit board (FPCB).
  • the plurality of first conductive pattern lines 211a and the plurality of second conductive pattern lines 211b may be formed by circuit patterns printed on a flexible printed circuit board (FPCB).
  • FPCB flexible printed circuit board
  • the circuit patterns forming the first conductive pattern line 211a and the second conductive pattern line 211b may be formed inside the flexible printed circuit board (FPCB), in which case the vertical direction ( The areas where both edge regions, the upper conductive powder portion 213a and the lower conductive powder portion 213b are formed to H) are externally provided for electrical contact with the upper conductive powder portion 213a and the lower conductive powder portion 213b.
  • FPCB flexible printed circuit board
  • the vertical direction The areas where both edge regions, the upper conductive powder portion 213a and the lower conductive powder portion 213b are formed to H) are externally provided for electrical contact with the upper conductive powder portion 213a and the lower conductive powder portion 213b.
  • an exposure for example a contact pad, may be provided.
  • FIG. 10 is a perspective view of a semiconductor test socket according to a third exemplary embodiment of the present invention
  • FIG. 11 is a cross-sectional view taken along the line II-XI of FIG. 10
  • FIG. 12 is a cross-sectional view taken along the line II-XIII of FIG. 10
  • FIG. 13 is a cross-sectional view taken along line XIII-XIII of FIG. 10
  • FIG. 14 is a perspective view illustrating a center base sheet on which a central conductive pattern line of a semiconductor test socket according to a third exemplary embodiment of the present invention is formed
  • FIG. 4 is an exploded perspective view showing another embodiment of the insulating member of the semiconductor test socket according to the third embodiment of the present invention from which the insulating sheet disposed in the region is removed.
  • the semiconductor test socket 300 includes a plurality of unit pattern units 310 and a plurality of insulating sheets 330, as shown in FIGS. 10 to 15.
  • the plurality of unit pattern units 310 are sequentially arranged in the horizontal direction (W).
  • the insulating sheet 330 is disposed between the pair of adjacent unit pattern units 310 to insulate the adjacent unit pattern units 310 from each other.
  • the conductive paths are formed in one unit pattern unit 310 in the vertical direction H, and the plurality of conductive paths are formed to be spaced apart from each other in the depth direction D and electrically insulated.
  • the unit pattern unit 310 is bonded to each of both surfaces of the insulating sheet 330 in the horizontal direction W, and the insulating sheet 330 is insulated from each other by a pair of adjacent unit pattern units 310. do.
  • a plurality of conductive paths are formed in one unit pattern unit 310 along the depth direction D in the up and down direction (H), and the plurality of unit pattern units 210 are in the horizontal direction (W).
  • the conductive pattern in the form of a matrix can be formed in the semiconductor test socket 300 as shown in FIG. 10.
  • the entire outer area of the semiconductor test socket 300 except for the upper and lower portions of the semiconductor test socket 300 is covered with the insulating sheet 330.
  • the insulating sheet 330 to insulate and other types of insulating materials are applicable.
  • one unit pattern unit 310 of the semiconductor test socket 300 includes a central base sheet 314 and a plurality of central conductive pattern lines. 311, a pair of insulating members 312, a plurality of upper conductive powder portions 313a, and a plurality of lower conductive powder portions 313b.
  • the center base sheet 314 is disposed between the pair of insulating members 312, as shown in FIGS. 11, 12, and 15.
  • the center base sheet 314 is provided with an insulating material.
  • the plurality of central conductive pattern lines 311 are formed to be insulated from each other in the depth direction D of the central base sheet 314.
  • each of the central conductive pattern lines 311 is formed to extend from the upper edge region to the lower edge region of the center base sheet 314, as shown in FIGS. 11 and 14, thereby forming an upper portion of the semiconductor test socket 300. And extend to the lower region.
  • the insulating member 312 is disposed between the plurality of upper conductive powder portions 313a and the plurality of lower conductive powder portions 313b. As illustrated in FIGS. 11 and 12, the insulating member 312 may have a horizontal direction (ie, a horizontal direction) of the central base sheet 314 so that one region of both edges of the upper and lower directions H of the central base sheet 314 is exposed. It is disposed on both sides of W) to support the center base sheet 314.
  • the insulating member 312 may be formed of an insulating material, for example, a silicon material. Accordingly, the plurality of central conductive pattern lines 311 formed on the central base sheet 314 are supported by the insulating member 312 in a state of being insulated from each other in the depth direction D. As shown in FIG.
  • the insulating member 312 may be made of a material having elasticity, but the elasticity of the insulating member 312 is imparted due to the elasticity of the plurality of upper conductive powder parts 313a and the plurality of lower conductive powder parts 313b. May be optional.
  • the pair of upper conductive powder portions 313a are disposed with the central conductive pattern line 311 interposed therebetween to be electrically connected to the upper region of the central conductive pattern line 311. . That is, the pair of upper conductive powder parts 313a disposed on both sides of the upper portion of the central conductive pattern line 311 in the horizontal direction W are disposed in the upper space of the insulating member 312 so that one central conductive pattern line ( Is electrically connected to the upper region of 311).
  • the plurality of upper conductive powder parts 313a may have a shape arranged in the depth direction D while being insulated from each other on the upper portion of the insulating member 312.
  • each of the pair of lower conductive powder portions 313b is disposed with the central conductive pattern line 311 interposed therebetween, so as to be electrically connected to the lower region of the central conductive pattern line 311.
  • the pair of lower conductive powder parts 313b disposed on both lower surfaces of the central conductive pattern line 311 in the horizontal direction W are disposed in the lower space of the insulating member 312 so that one central conductive pattern line ( The lower region of 311 is electrically connected.
  • the plurality of lower conductive powder parts 313b may have a shape arranged in the depth direction D while being insulated from each other under the insulating member 312.
  • the upper conductive powder portion 313a and the lower conductive powder portion 313b are formed by filling the conductive powder, so that elastic contact is possible with respect to pressure from the upper or lower portion, and the conductive powder has a conductivity by a predetermined pressure. do.
  • the terminal of the semiconductor element elastically in contact with the upper conductive powder portion 313a is the lower conductive powder portion 313b through the upper conductive powder portion 313a and the central conductive phase pattern line 311. Is electrically connected to the test circuit board, and the test circuit board is elastically contacted with the lower conductive powder part 313b, so that the semiconductor device and the test circuit board are electrically connected to each other through the semiconductor test socket 300 according to the third embodiment of the present invention. Connected.
  • each unit pattern unit 310 of the semiconductor test socket 300 may include a plurality of upper insulating pattern portions 315a and a plurality of unit patterns. It may further include a lower insulating pattern portion 315b.
  • Each of the upper insulating pattern portions 315a is made of an insulating material, for example, a silicon material, and is disposed between the upper conductive powder portions 313a which are adjacent to each other in the depth direction D, and are interposed between the upper conductive powder portions 313a. Is electrically insulated.
  • each lower insulating pattern portion 315b is made of an insulating material, and is disposed between the lower conductive powder portions 313b adjacent to each other in the depth direction D to electrically insulate the lower conductive powder portions 313b from each other.
  • the pair of upper conductive powder portions 313a and the pair of lower conductive powder portions 313b each have a pair of upper insulating pattern portions formed at both sides of the center base sheet 314 in the depth direction D ( The shape is supported by the 315a) and the pair of lower insulating pattern portions 315b and electrically insulated from each other, thereby enabling physically or electrically more stable contact.
  • the center base sheet 314 constituting the unit pattern unit 310 of the semiconductor test socket 300 according to the third embodiment of the present invention, the insulating fiber material, the insulating plastic material and It may be made of an insulating polymer compound material.
  • the insulating fiber material, the insulating plastic material, or the insulating polymer compound material applied to the central base sheet 314 is a mesh structure, that is, having a network structure such as a mesh as an example.
  • the central conductive pattern line 311 formed on the central base sheet 314 may be formed through plating of a metallic material having conductivity.
  • the conductive pattern line formed through the plating is an example that is formed through the double plating in which nickel plating and gold plating proceeds sequentially.
  • the center base sheet 314 may be formed of an insulating fiber material having a network structure, and the center conductive pattern line 311 may be formed by metal plating on the center base sheet 314 of the network structure. That is, since the conductive metal material penetrates into the reticular internal structure during plating, the central conductive pattern line 311 is a pair of upper portions disposed on both sides of upper and lower edges in the horizontal direction W of the central conductive pattern line 311. Electrical connection with the conductive powder portion 313a and the pair of lower conductive powder portions 313b can be further ensured.
  • test circuit board may be electrically connected to the central conductive pattern line 311 to further ensure the conductivity of the central conductive pattern line 311. do.
  • center base sheet 314 may be provided in the form of a flexible printed circuit board (FPCB).
  • the plurality of central conductive pattern lines 311 may be formed by a circuit pattern printed on a flexible printed circuit board (FPCB).
  • a plurality of central conductive pattern lines 311 formed in the central base sheet 314 are formed using a flexible printed circuit board (FPCB) and a circuit pattern formed thereon, and upper and lower regions are formed.
  • FPCB flexible printed circuit board
  • the circuit pattern forming the central conductive pattern line 311 may be formed inside the flexible printed circuit board (FPCB), in which case both edge regions in the vertical direction (H), upper conductive
  • FPCB flexible printed circuit board
  • a contact pad may be provided in an area electrically connected to the powder part 313a and the lower conductive powder part 313b for electrical contact with the upper conductive powder part 313a and the lower conductive powder part 213b.
  • the plurality of lower insulating pattern portions 315b may be integrally formed.
  • the upper and lower edge regions along the depth direction D have the shape of unevenness. Is formed.
  • the upper conductive powder portion 313a is filled in the upper groove 316a formed by forming the upper edge of the insulating member 312a in the depth direction D in the shape of the unevenness, and thus, the center base sheet 314 as described above. It is electrically connected to the plurality of central conductive pattern lines 311 formed. As shown in FIG. 15, each of the upper protrusions 317a is disposed between the upper conductive powder portions 313a adjacent to each other in the depth direction D to electrically insulate the upper conductive powder portions 313a from each other. do.
  • the lower conductive powder portion 313b is filled in the lower groove 316b formed by forming the lower edge of the insulating member 312a in the depth direction D in the shape of the unevenness to form the center base sheet 314 as described above. Is electrically connected to the plurality of central conductive pattern lines 311. As shown in FIG. 15, each of the lower protrusions 317b is disposed between the lower conductive powder portions 313b adjacent to each other in the depth direction D to electrically insulate the lower conductive powder portions 313b from each other. do.
  • each of the upper conductive powder portion 313a and the lower conductive powder portion 313b adjacent in the depth direction D are formed on both sides of the center base sheet 314 in the depth direction D, respectively, and as shown in FIG. 15.
  • the shape is supported by the upper protrusion 317a disposed between each upper conductive powder portion 313a and the lower protrusion 317b disposed between each lower conductive powder portion 313b.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 테스트 소켓에 관한 것으로, 가로 방향으로 배열된 복수의 단위 패턴 유닛과, 인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며; 상기 각 단위 패턴 유닛은 탄성 및 절연성 재질로 마련되는 탄성 본체와, 상기 탄성 본체의 상기 가로 방향으로의 일측 표면에 부착되는 절연성 재질의 베이스 시트와, 상기 베이스 시트에 깊이 방향을 따라 상호 이격된 상태로 형성되며, 각각 상기 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 도전성 패턴 라인을 포함하며; 상기 각 도전성 패턴 라인의 상하 방향 양측 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면에 각각 노출되도록, 상기 베이스 시트의 상부 가장자리 영역 및 하부 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면으로 절곡되는 것을 특징으로 한다. 이에 따라, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있게 된다.

Description

반도체 테스트 소켓
본 발명은 반도체 테스트 소켓에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓에 관한 것이다.
반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.
반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.
이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.
이와 관련된 국내의 특허출원으로 한국등록특허 제10-0952712호(판형 도전입자를 포함한 실리콘 콘택터) 등이 있으며, 상기 한국등록특허 제10-0952712호에는 실리콘 콘택터와 관련하여 BGA(ball grid array) 반도체소자의 리드단자(ball lead)와 접촉하는 도전성 실리콘부와 도전성 실리콘부 사이에서 절연층 역할을 하는 절연성 실리콘부(130) 등을 포함하는 구성이 개시되어 있습니다.
도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.
지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 대 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.
PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.
이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.
즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.
이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓을 제공하는데 그 목적이 있다.
상기 목적은 본 발명에 따라, 반도체 테스트 소켓에 있어서, 가로 방향으로 배열된 복수의 단위 패턴 유닛과, 인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며; 상기 각 단위 패턴 유닛은 탄성 및 절연성 재질로 마련되는 탄성 본체와, 상기 탄성 본체의 상기 가로 방향으로의 일측 표면에 부착되는 절연성 재질의 베이스 시트와, 상기 베이스 시트에 깊이 방향을 따라 상호 이격된 상태로 형성되며, 각각 상기 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 도전성 패턴 라인을 포함하며; 상기 각 도전성 패턴 라인의 상하 방향 양측 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면에 각각 노출되도록, 상기 베이스 시트의 상부 가장자리 영역 및 하부 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면으로 절곡되는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.
여기서, 상기 탄성 본체는 절연성의 실리콘 재질로 마련될 수 있다.
한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓에 있어서, 가로 방향으로 배열된 복수의 단위 패턴 유닛과, 인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며; 상기 각 단위 패턴 유닛은 상호 소정 간격 이격된 상태로 상기 가로 방향으로 마주하게 배치되는 제1 베이스 시트 및 제2 베이스 시트와, 상기 제1 베이스 시트에 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 제1 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제1 도전성 패턴 라인과, 상기 각 제1 도전성 패턴 라인에 대향하게 상기 제2 베이스 시트에 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 제2 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제2 도전성 패턴 라인과, 상기 복수의 제1 도전성 패턴 라인과 상기 복수의 제2 도전성 패턴 라인 간을 절연하되, 상기 제1 베이스 시트 및 상기 제2 베이스 시트의 상하 방향 양측 가장자리의 일 영역이 상호 마주보게 노출되도록 상기 제1 베이스 시트와 상기 제2 베이스 시트 사이의 이격 공간에 배치되는 절연 부재와, 상기 절연 부재의 상부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상호 대향하는 상기 제1 도전성 패턴 라인과 상기 제2 도전성 패턴 라인의 상부 영역을 각각 전기적으로 연결하는 복수의 상부 도전성 파우더부와, 상기 절연 부재의 하부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상호 마주하는 상기 제1 도전성 패턴 라인과 상기 제2 도전성 패턴 라인의 하부 영역을 각각 전기적으로 연결하는 복수의 하부 도전성 파우더부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성될 수 있다.
여기서, 상기 각 단위 패턴 유닛은 상기 깊이 방향으로 상호 인접한 상기 상부 도전성 파우더부 사이에 각각 배치되어 상기 상부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 상부 절연 패턴부와; 상기 깊이 방향으로 상호 인접한 상기 하부 도전성 파우더부 사이에 각각 배치되어 상기 하부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 하부 절연 패턴부를 더 포함할 수 있다.
한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓에 있어서, 가로 방향으로 배열된 복수의 단위 패턴 유닛과, 인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며; 상기 각 단위 패턴 유닛은, 한 쌍의 절연 부재와, 상하 방향 양측 가장자리의 일 영역이 상기 한 쌍의 절연 부재로부터 노출되게 상기 한 쌍의 절연 부재 사이에 배치되는 중앙 베이스 시트와, 상기 중앙 베이스 시트의 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 중앙 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 중앙 도전성 패턴 라인과, 상기 한 쌍의 절연 부재의 상부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상기 중앙 도전성 패턴 라인의 상부 영역을 전기적으로 연결하는 복수의 상부 도전성 파우더부와, 상기 한 쌍의 절연 부재의 하부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상기 중앙 도전성 패턴 라인의 하부 영역을 전기적으로 연결하는 복수의 하부 도전성 파우더부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.
또한, 상기 각 단위 패턴 유닛은, 상기 깊이 방향으로 상호 인접한 상기 상부 도전성 파우더부 사이에 각각 배치되어 상기 상부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 상부 절연 패턴부와; 상기 깊이 방향으로 상호 인접한 상기 하부 도전성 파우더부 사이에 각각 배치되어 상기 하부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 하부 절연 패턴부를 더 포함하는 것을 특징으로 한다.
또한, 상기 중앙 베이스 시트의 일측에 배치된 상기 절연 부재와 상기 복수의 상부 절연 패턴부 및 상기 복수의 하부 절연 패턴부는 일체로 형성된 것을 특징으로 한다.
여기서, 상기 베이스 시트, 상기 제1 베이스 시트, 상기 제2 베이스 시트, 상기 중앙 베이스 시트 중 적어도 어느 하나는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되며; 상기 복수의 도전성 패턴 라인, 상기 복수의 제1 도전성 패턴 라인 및 상기 복수의 제2 도전성 패턴 라인, 또는 상기 복수의 중앙 도전성 패턴 라인 중 어느 하나는 금속성 재질의 도금을 통해 형성되는 것을 특징으로 한다.
또한, 상기 베이스 시트, 상기 제1 베이스 시트, 상기 제2 베이스 시트, 상기 중앙 베이스 시트 중 적어도 어느 하나는 망상 구조를 갖는 것을 특징으로 한다.
또한, 상기 복수의 도전성 패턴 라인, 상기 복수의 제1 도전성 패턴 라인, 상기 복수의 제2 도전성 패턴 라인, 상기 복수의 중앙 도전성 패턴 라인 중 적어도 어느 하나는 니켈과 금의 이중 도금을 통해 형성되는 것을 특징으로 한다.
한편, 상기 베이스 시트, 상기 제1 베이스 시트, 상기 제2 베이스 시트, 상기 중앙 베이스 시트 중 적어도 어느 하나는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련되며; 상기 복수의 도전성 패턴 라인, 상기 복수의 제1 도전성 패턴 라인, 상기 복수의 제2 도전성 패턴 라인, 상기 복수의 중앙 도전성 패턴 라인 중 적어도 어느 하나는 상기 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성되는 것을 특징으로 한다.
상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓이 제공된다.
도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명의 제1 실시예에 따른 반도체 테스트 소켓의 사시도이고,
도 3 및 도 4는 본 발명의 제1 실시예에 따른 반도체 테스트 소켓의 단위 패턴 유닛의 구성을 설명하기 위한 도면이고,
도 5는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓의 사시도이고,
도 6은 도 5의 VⅠ-VⅠ 선에 따른 단면도이고,
도 7은 도 5의 VⅡ-VⅡ 선에 따른 단면도이고,
도 8은 도 5의 VⅢ-VⅢ 선에 따른 단면도이고,
도 9는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓의 상부 평면도에서 상부 절연 패턴부를 제거한 상태를 도시한 도면이고,
도 10은 본 발명의 제3 실시예에 따른 반도체 테스트 소켓의 사시도이고,
도 11은 도 10의 ⅩⅠ-ⅩⅠ 선에 따른 단면도이고,
도 12는 도 10의 ⅩⅡ-ⅩⅡ 선에 따른 단면도이고,
도 13은 도 10의 ⅩⅢ-ⅩⅢ 선에 따른 단면도이고,
도 14는 본 발명의 제3 실시예에 따른 반도체 테스트 소켓의 중앙 도전성 패턴 라인이 형성된 중앙 베이스 시트를 도시한 사시도이고,
도 15는 본 발명의 외측 전체 영역에 배치된 절연 시트를 제거한 제3 실시예에 따른 반도체 테스트 소켓의 절연 부재의 다른 실시예를 나타낸 분해사시도이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어서, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명한다.
제1 실시예
본 발명의 제1 실시예에 따른 반도체 테스트 소켓(100)은, 도 2 내지 도 4에 도시된 바와 같이, 복수의 단위 패턴 유닛(110)과, 복수의 절연 시트(130)를 포함한다.
복수의 단위 패턴 유닛(110)은 가로 방향(W)으로 순차적으로 배열된다. 그리고, 절연 시트(130)는 인접한 한 쌍의 단위 패턴 유닛(110) 사이에 각각 배치되어 인접한 단위 패턴 유닛(110)을 상호 절연시킨다.
여기서, 하나의 단위 패턴 유닛(110)에는 상하 방향(H)으로 도전 경로가 형성되며, 복수의 도전 경로가 깊이 방향(D)으로 소정 간격 이격되고 전기적으로 절연된 상태로 형성된다. 그리고, 절연 시트(130)의 가로 방향(W)으로의 양측 표면 각각에는 단위 패턴 유닛(110)이 접합되며, 인접한 한 쌍의 단위 패턴 유닛(110) 상호간은 절연 시트(130)에 의해 절연된다.
상기와 같은 구성에 따라, 하나의 단위 패턴 유닛(110)에 깊이 방향(D)을 따라 다수의 도전 경로가 형성되고, 복수의 단위 패턴 유닛(110)이 가로 방향(W)을 따라 절연 시트(130)를 사이에 두고 배열됨으로써, 도 1에 도시된 바와 같이, 매트릭스 형태의 도전 패턴이 반도체 테스트 소켓(100)에 형성 가능하게 된다.
이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 단위 패턴 유닛(110)에 대해 상세히 설명한다. 본 발명의 제1 실시예에 따른 단위 패턴 유닛(110)은 탄성 본체(111), 베이스 시트(112) 및 복수의 도전성 패턴 라인(113)을 포함한다.
탄성 본체(111)는 대략 직사각형 형상을 갖도록 마련되며, 탄성과 절연성을 갖는 재질로 마련된다. 본 발명에서는 탄성 본체(111)가 실리콘 재질로 마련되는 것을 예로 한다. 여기서, 절연성을 갖는 탄성 본체(111)에 의해 베이스 시트(112)에 형성되는 복수의 도전성 패턴 라인(113)이 상호 절연됨과 동시에, 단위 패턴 유닛(110) 사이에서도 일차적인 절연 효과를 제공할 수 있게 된다.
또한, 탄성 본체(111)가 탄성을 갖도록 마련됨에 따라, 본 발명에 따른 단위 패턴 유닛(110)이 반도체 테스트 소켓(100)에 적용되어 반도체 소자와 검사회로기판 사이에서 상호간을 전기적으로 연결할 때 반도체 소자나 검사회로기판과의 접촉시 탄성적인 접촉이 가능함으로써 반도체 소자, 예를 들어 BGA(Ball Grid Array) 타입의 반도체 소자의 볼의 파손을 방지할 수 있게 된다.
베이스 시트(112)는 절연성 재질로 마련된다. 그리고, 베이스 시트(112)는 탄성 본체(111)의 가로 방향(W)으로의 일측 표면에 부착된다. 여기서, 도전성 패턴 라인(113)은 베이스 시트(112)에 깊이 방향(D)을 따라 상호 이격된 상태, 즉 전기적으로 절연된 상태로 형성되는데, 각각 베이스 시트(112)의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성된다.
이때, 도 2 내지 도 4에 도시된 바와 같이, 각 도전성 패턴 라인(113)의 상하 방향(H) 양측 가장자리 영역이 탄성 본체(111)의 상부 표면 및 하부 표면에 각각 노출되도록, 베이스 시트(112)의 상부 가장자리 영역 및 하부 가장자리 영역이, 도 4에 도시된 바와 같이, 탄성 본체(111)의 상부 표면 및 하부 표면으로 절곡된다.
상기와 같은 구성에 따라, 절연성의 베이스 시트(112)에 상하 방향(H)으로 도전성 패턴 라인(113)이 형성되는데, 복수의 도전성 패턴 라인(113)이 깊이 방향(D)으로 상호 절연된 상태로 배열되는 구성을 가짐으로써, 하나의 단위 패턴 유닛(110)이, 반도체 소자와 검사회로기판을 전기적으로 연결하기 위한 다수의 도전 라인을 깊이 방향(D)으로 형성하게 된다.
이때, 베이스 시트(112)가 탄성 본체(111)의 상부 표면 및 하부 표면으로 절곡되어 접착되어, 탄성 본체(111)의 상부 표면 및 하부 표면에 각각 도전성 패턴 라인(113)의 상부 및 하부 가장자리 영역이 노출됨으로써, 반도체 소자 및 검사회로기판의 단자와 연결되는 접촉 단자 영역을 형성하게 된다.
상기와 같은 구성에 따라, 탄성 본체(111)가 반도체 소자 및 검사회로기판 사이에서의 전기적 접촉시 탄성을 유지시켜주고, 베이스 시트(112)에 형성된 도전성 패턴 라인(113)이 반도체 소자와 검사회로기판 간의 전기적 접촉을 가능하게 함으로써, 반도체 소자와 검사회로기판 간의 전기적 접촉에 있어 도전성 시트와 탄성 본체(111)의 상하 방향(H)으로의 두께의 제약을 제거할 수 있게 된다.
또한, 반도체 소자와 검사회로기판 간의 전기적 연결을 위해 반도체 테스트 소켓(100)의 상부 표면 및 하부 표면에 형성되는 도전 패턴 간의 간격은 베이스 시트(112)에 형성되는 도전성 패턴 라인(113)의 간격과, 하나의 단위 패턴 유닛(110)의 가로 방향(W)으로의 두께를 조절하는 방법에 의해 결정할 수 있게 되어, 미세 간격의 반도체 소자의 테스트에도 적용이 가능하게 된다.
여기서, 본 발명의 제1 실시예에 따른 베이스 시트(112)는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되는 것을 예로 한다. 여기서, 베이스 시트(112)에 적용되는 절연성 섬유 재질, 절연성 플라스틱 재질 또는 절연성 고분자 화합물 재질은 메쉬 구조, 즉 그물망과 같은 망상 구조를 갖는 것을 예로 한다.
그리고, 베이스 시트(112)에 형성되는 도전성 패턴 라인(113)은 도전성을 갖는 금속성 재질의 도금을 통해 형성되는 것을 예로 한다. 이 때, 도금을 통해 형성되는 도전성 패턴 라인(113)은 니켈 도금과 금 도금이 순차적으로 진행되는 이중 도금을 통해 형성되는 것을 예로 한다.
상기와 같이, 망상 구조를 갖는 절연성 섬유 재질로 베이스 시트(112)를 형성하고, 망상 구조의 베이스 시트(112)에 금속 도금을 도전성 패턴 라인(113)을 형성함으로써, 도금시 도전성의 금속 재질이 망상 내부 구조까지 스며들어 도전성 패턴 라인(113)의 도전성을 더욱 더 보장할 수 있게 된다.
또한, 베이스 시트(112)는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련될 수 있다. 그리고, 복수의 도전성 패턴 라인(113)은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성될 수 있다.
즉, 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)과 이에 형성되는 회로 패턴을, 도 4에 도시된 바와 같이, 베이스 시트(112)에 형성된 도전성 패턴 라인(113) 형태로 마련하고, 양측 가장자리 영역이 접혀 탄성 본체(111)의 상부 및 하부 표면과 접착되어 하나의 단위 패턴 유닛(110)을 형성할 수 있다.
이때, 도전성 패턴 라인(113)을 형성하는 회로 패턴은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 내부에 형성될 수 있으며, 이 경우 상하 방향(H)으로의 양측 가장자리 영역, 즉 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)이 탄성 본체(111)의 상부 및 하부 표면에 접혀 부착될 때 상부 및 하부로 향하는 영역은 반도체 소자 및 검사회로기판과의 전기적 접촉을 위해 외부로 노출, 예컨대, 접촉 패드가 마련될 수 있음은 물론이다.
제2 실시예
이하에서는 도 5 내지 도 9를 참조하여 본 발명의 제2 실시예에 따른 반도체 테스트 장치에 대해 상세히 설명한다. 도 5는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 사시도이고, 도 6은 도 5의 VⅠ-VⅠ 선에 따른 단면도이고, 도 7은 도 5의 VⅡ-VⅡ 선에 따른 단면도이고, 도 8은 도 5의 VⅢ-VⅢ 선에 따른 단면도이고, 도 9는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 상부 평면도에서 상부 절연 패턴부(215a)를 제거한 상태를 도시한 도면이다.
본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)은, 도 5 내지 도 9에 도시된 바와 같이, 복수의 단위 패턴 유닛(210)과, 복수의 절연 시트(230)를 포함한다.
복수의 단위 패턴 유닛(210)은 가로 방향(W)으로 순차적으로 배열된다. 그리고, 절연 시트(230)는 인접한 한 쌍의 단위 패턴 유닛(210) 사이에 각각 배치되어 인접한 단위 패턴 유닛(210)을 상호 절연시킨다.
여기서, 하나의 단위 패턴 유닛(210)에는 상하 방향(H)으로 도전 경로가 형성되며, 복수의 도전 경로가 깊이 방향(D)으로 소정 간격 이격되고 전기적으로 절연된 상태로 형성된다. 그리고, 절연 시트(230)의 가로 방향(W)으로의 양측 표면 각각에는 단위 패턴 유닛(210)이 접합되며, 인접한 한 쌍의 단위 패턴 유닛(210) 상호간은 절연 시트(230)에 의해 절연된다.
상기와 같은 구성에 따라, 하나의 단위 패턴 유닛(210)에 깊이 방향(D)을 따라 다수의 도전 경로가 상하 방향(H)으로 형성되고, 복수의 단위 패턴 유닛(210)이 가로 방향(W)을 따라 절연 시트(230)를 사이에 두고 배열됨으로써, 도 5 및 도 9에 도시된 바와 같이, 매트릭스 형태의 도전 패턴이 반도체 테스트 소켓(200)에 형성 가능하게 된다.
도 5에서는 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 상부 및 하부를 제외한 외측 전체 영역을 모두 절연 시트(230)로 커버하는 것을 예로 하고 있으나, 단위 패턴 유닛(210) 사이를 절연하는 절연 시트(230)와 다른 형태의 절연 재질이 적용 가능함은 물론이다.
본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 하나의 단위 패턴 유닛(210)은, 도 5 내지 도 9에 도시된 바와 같이, 제1 베이스 시트(214a), 제2 베이스 시트(214b), 복수의 제1 도전성 패턴 라인(211a), 복수의 제2 도전성 패턴 라인(211b), 절연 부재(212), 복수의 상부 도전성 파우더부(213a), 및 복수의 하부 도전성 파우더부(213b)를 포함한다.
제1 베이스 시트(214a) 및 제2 베이스 시트(214b)는, 도 7에 도시된 바와 같이, 상호 소정 간격 이격된 상태로 가로 방향(W)으로 마주하게 배치된다. 여기서, 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)는 절연성 재질로 마련된다.
복수의 제1 도전성 패턴 라인(211a)은 제1 베이스 시트(214a)의 깊이 방향(D)으로 상호 절연된 상태로 형성된다. 이때, 각각의 제1 도전성 패턴 라인(211a)은 제1 베이스 시트(214a)의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성됨으로써, 도 6에 도시된 바와 같이, 반도체 테스트 소켓(200)의 상부 및 하부 영역까지 연장되도록 형성된다.
마찬가지로, 복수의 제2 도전성 패턴 라인(211b)은 제2 베이스 시트(214b)의 깊이 방향(D)으로 상호 절연된 상태로 형성된다. 여기서, 제2 베이스 시트(214b)는, 각각의 제2 도전성 패턴 라인(211b)이 제2 도전성 패턴 라인(211b)과 대향하게 형성되도록 제1 베이스 시트(214a)와 마주하게 배치됨으로써, 상호 대응하는 제1 도전성 패턴 라인(211a)과 제2 도전성 패턴 라인(211b)은 상호 이격된 상태로 상호 마주하게 위치하게 된다.
절연 부재(212)는 복수의 제1 도전성 패턴 라인(211a)과 복수의 제2 도전성 패턴 라인(211b) 상호 간을 절연한다. 여기서, 절연 부재(212)는, 도 6 및 도 7에 도시된 바와 같이, 제1 베이스 시트(214a)와 제2 베이스 시트(214b)의 상하 방향(H) 양측 가장자리의 일 영역이 상호 마주보게 노출되도록 제1 베이스 시트(214a)와 제2 베이스 시트(214b) 사이의 이격 공간에 배치된다.
여기서, 복수의 제1 도전성 패턴 라인(211a)이 형성된 제1 베이스 시트(214a)에 상하 방향(H)으로의 길이가 제1 베이스 시트(214a)보다 짧게 절연 부재(212)를 적층하고, 복수의 제2 도전성 패턴 라인(211b)이 형성된 제2 베이스 시트(214b)를 제1 도전성 패턴 라인(211a)과 제2 도전성 패턴 라인(211b)이 서로 마주하게 배치되도록 제2 베이스 시트(214b)를 적층하는 형태로, 절연 부재(212)를 제1 베이스 시트(214a)와 제2 베이스 시트(214b)의 상하 방향(H) 양측 가장자리의 일 영역이 상호 마주보게 노출되도록 제1 베이스 시트(214a)와 제2 베이스 시트(214b) 사이의 이격 공간에 배치할 수 있다.
본 발명에 따른 절연 부재(212)는 절연성을 갖는 재질, 예를 들어, 실리콘 재질로 마련될 수 있다. 여기서, 절연 부재(212)는 탄성을 갖는 재질로 마련될 수 있으나, 복수의 상부 도전성 파우더부(213a) 및 복수의 하부 도전성 파우더부(213b)가 갖는 탄성으로 인해 절연 부재(212)의 탄성 부여는 선택적일 수 있다.
한편, 각각의 상부 도전성 파우더부(213a)는 도 6 및 도 9에 도시된 바와 같이, 상호 대향하는 제1 도전성 패턴 라인(211a)과 제2 도전성 패턴 라인(211b)의 상부 영역을 각각 전기적으로 연결한다. 즉, 하나의 상부 도전성 파우더부(213a)는 절연 부재(212)의 상부 공간, 즉 절연 부재(212)의 상부에 형성된 제1 베이스 시트(214a)와 제2 베이스 시트(214b)의 사이 공간에서 상호 마주하는 하나의 제1 도전성 패턴 라인(211a)과 하나의 제2 도전성 패턴 라인(211b)의 하부 영역을 전기적으로 연결시킨다. 이 때, 복수의 상부 도전성 파우더부(213a)는 절연 부재(212)의 상부에 상호 절연된 상태로 깊이 방향(D)으로 배열되는 형상을 갖게 된다.
마찬가지로, 각각의 하부 도전성 파우더부(213b)는, 도 6에 도시된 바와 같이, 상호 대향하는 제1 도전성 패턴 라인(211a)과 제2 도전성 패턴 라인(211b)의 하부 영역을 각각 전기적으로 연결한다. 즉, 하나의 하부 도전성 파우더부(213b)는 절연 부재(212)의 하부 공간, 즉 절연 부재(212)의 하부에 형성된 제1 베이스 시트(214a)와 제2 베이스 시트(214b)의 사이 공간에서 상호 마주하는 하나의 제1 도전성 패턴 라인(211a)과 하나의 제2 도전성 패턴 라인(211b)의 하부 영역을 전기적으로 연결시킨다. 이 때, 복수의 하부 도전성 파우더부(213b)는 절연 부재(212)의 하부에 상호 절연된 상태로 깊이 방향(D)으로 배열되는 형상을 갖게 된다.
여기서, 상부 도전성 파우더부(213a) 및 하부 도전성 파우더부(213b)는 도전성 파우더의 충진에 의해 형성됨으로써, 상부 또는 하부로부터의 압력에 대해 탄성적인 접촉이 가능하게 되며, 일정 압력에 의해 도전성을 갖게 된다.
상기와 같은 구성을 통해, 상부 도전성 파우더부(213a)에 탄성적으로 접촉되는 반도체 소자의 단자는 상부 도전성 파우더부(213a), 제1 도전상 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b) 양측을 통해 하부 도전성 파우더부(213b)와 전기적으로 연결되고, 검사회로기판이 하부 도전성 파우더부(213b)와 탄성적으로 접촉됨으로써, 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)을 통해 반도체 소자와 검사회로기판이 전기적으로 연결된다.
여기서, 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 각 단위 패턴 유닛(210)은, 도 5, 도 7 및 도 8에 도시된 바와 같이, 복수의 상부 절연 패턴부(215a) 및 복수의 하부 절연 패턴부(215b)를 포함할 수 있다.
각각의 상부 절연 패턴부(215a)는 절연성 재질, 예를 들어 실리콘 재질로 마련되며, 깊이 방향(D)으로 상호 인접한 상부 도전성 파우더부(213a) 사이에 각각 배치되어 상부 도전성 파우더부(213a) 간을 전기적으로 절연한다.
마찬가지로, 각각의 하부 절연 패턴부(215b)는 절연성 재질로 마련되어, 깊이 방향(D)으로 인접한 상부 도전성 파우더부(213a) 사이에 각각 배치되어 하부 도전성 파우더부(213b) 간을 전기적으로 절연한다.
이에 따라, 하나의 상부 도전성 파우더부(213a)와 하나의 하부 도전성 파우더부(213b)는 각각 깊이 방향(D)으로 양측에 형성된 한 쌍의 상부 절연 패턴부(215a) 및 한 쌍의 하부 절연 패턴부(215b)에 의해 그 형상이 지지됨과 동시에 상호간에 전기적으로 절연됨으로써, 물리적이나 전기적으로 보다 안정적인 접촉이 가능하게 된다.
한편, 본 발명의 제2 실시예에 따른 반도체 테스트 소켓(200)의 단위 패턴 유닛(210)을 구성하는 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)는, 제1 실시예와 마찬가지로, 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질로 마련될 수 있다. 여기서, 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)에 적용되는 절연성 섬유 재질, 절연성 플라스틱 재질 또는 절연성 고분자 화합물 재질은 메쉬 구조, 즉 그물망과 같은 망상 구조를 갖는 것을 예로 한다.
그리고, 제1 베이스 시트(214a)에 형성되는 도전성 패턴 라인은 도전성을 갖는 금속성 재질의 도금을 통해 형성될 수 있다. 이때, 도금을 통해 형성되는 도전성 패턴 라인은 니켈 도금과 금 도금이 순차적으로 진행되는 이중 도금을 통해 형성되는 것을 예로 한다.
상기와 같이, 망상 구조를 갖는 절연성 섬유 재질로 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)를 형성하고, 망상 구조의 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)에 금속 도금을 제1 도전성 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b)을 각각 형성함으로써, 도금시 도전성의 금속 재질이 망상 내부 구조까지 스며들어 제1 도전성 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b)의 도전성을 더욱 더 보장할 수 있게 된다.
또한, 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련될 수 있다. 그리고, 복수의 제1 도전성 패턴 라인(211a) 및 복수의 제2 도전성 패턴 라인(211b)은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성될 수 있다.
즉, 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)과 이에 형성되는 회로 패턴을 이용하여 제1 베이스 시트(214a) 및 제2 베이스 시트(214b)에 각각 형성된 제1 도전성 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b) 형태로 마련하고, 상부 및 하부 영역을 상술한 바와 같이, 상부 도전성 파우더부(213a) 및 하부 도전성 파우더부(213b)를 통해 전기적으로 연결함으로써, 상하 방향(H)으로 도전 라인을 형성할 수 있게 된다.
이때, 제1 도전성 패턴 라인(211a) 및 제2 도전성 패턴 라인(211b)을 형성하는 회로 패턴은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 내부에 형성될 수 있으며, 이 경우 상하 방향(H)으로의 양측 가장자리 영역, 상부 도전성 파우더부(213a) 및 하부 도전성 파우더부(213b)가 형성되는 영역은 상부 도전성 파우더부(213a) 및 하부 도전성 파우더부(213b)와의 전기적 접촉을 위해 외부로 노출, 예컨대, 접촉 패드가 마련될 수 있음은 물론이다.
제3 실시예
이하에서는 도 10 내지 도 14를 참조하여 본 발명의 제3 실시예에 따른 반도체 테스트 장치에 대해 상세히 설명한다. 도 10은 본 발명의 제3 실시예에 따른 반도체 테스트 소켓의 사시도이고, 도 11은 도 10의 ⅩⅠ-ⅩⅠ 선에 따른 단면도이고, 도 12는 도 10의 ⅩⅡ-ⅩⅡ 선에 따른 단면도이고, 도 13은 도 10의 ⅩⅢ-ⅩⅢ 선에 따른 단면도이고, 도 14는 본 발명의 제3 실시예에 따른 반도체 테스트 소켓의 중앙 도전성 패턴 라인이 형성된 중앙 베이스 시트를 도시한 사시도이고, 도 15는 외측 전체 영역에 배치된 절연 시트를 제거한 본 발명의 제3 실시예에 따른 반도체 테스트 소켓의 절연 부재의 다른 실시예를 나타낸 분해사시도이다.
본 발명의 제3 실시예에 따른 반도체 테스트 소켓(300)은, 도 10 내지 도 15에 도시된 바와 같이, 복수의 단위 패턴 유닛(310)과, 복수의 절연 시트(330)를 포함한다.
복수의 단위 패턴 유닛(310)은 가로 방향(W)으로 순차적으로 배열된다. 그리고, 절연 시트(330)는 인접한 한 쌍의 단위 패턴 유닛(310) 사이에 각각 배치되어 인접한 단위 패턴 유닛(310)을 상호 절연시킨다.
여기서, 하나의 단위 패턴 유닛(310)에는 상하 방향(H)으로 도전 경로가 형성되며, 복수의 도전 경로가 깊이 방향(D)으로 소정 간격 이격되고 전기적으로 절연된 상태로 형성된다. 그리고, 절연 시트(330)의 가로 방향(W)으로의 양측 표면 각각에는 단위 패턴 유닛(310)이 접합되며, 인접한 한 쌍의 단위 패턴 유닛(310) 상호 간은 절연 시트(330)에 의해 절연된다.
상기와 같은 구성에 따라, 하나의 단위 패턴 유닛(310)에 깊이 방향(D)을 따라 다수의 도전 경로가 상하 방향(H)으로 형성되고, 복수의 단위 패턴 유닛(210)이 가로 방향(W)을 따라 절연 시트(230)를 사이에 두고 배열됨으로써, 도 10에 도시된 바와 같이, 매트릭스 형태의 도전 패턴이 반도체 테스트 소켓(300)에 형성 가능하게 된다.
도 10에서는 본 발명의 제3 실시예에 따른 반도체 테스트 소켓(300)의 상부 및 하부를 제외한 외측 전체 영역을 모두 절연 시트(330)로 커버하는 것을 예로 하고 있으며, 단위 패턴 유닛(310) 사이를 절연하는 절연 시트(330)와 다른 형태의 절연 재질이 적용 가능함은 물론이다.
본 발명의 제3 실시예에 따른 반도체 테스트 소켓(300)의 하나의 단위 패턴 유닛(310)은, 도 10 내지 도 15에 도시된 바와 같이, 중앙 베이스 시트(314), 복수의 중앙 도전성 패턴 라인(311), 한 쌍의 절연 부재(312), 복수의 상부 도전성 파우더부(313a) 및 복수의 하부 도전성 파우더부(313b)를 포함한다.
중앙 베이스 시트(314)는, 도 11, 도 12 및 도 15에 도시된 바와 같이, 한 쌍의 절연 부재(312) 사이에 배치된다. 여기서, 중앙 베이스 시트(314)는 절연성 재질로 마련된다.
복수의 중앙 도전성 패턴 라인(311)은 중앙 베이스 시트(314)의 깊이 방향(D)으로 상호 절연된 상태로 형성된다. 이때, 각각의 중앙 도전성 패턴 라인(311)은, 도 11 및 도 14에 도시된 바와 같이, 중앙 베이스 시트(314)의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성됨으로써 반도체 테스트 소켓(300)의 상부 및 하부 영역까지 연장되도록 형성된다.
도 11을 참조하여 살펴보면, 절연 부재(312)는 복수의 상부 도전성 파우더부(313a) 및 복수의 하부 도전성 파우더부(313b)의 사이에 배치된다. 그리고, 절연 부재(312)는, 도 11 및 도 12에 도시된 바와 같이, 중앙 베이스 시트(314)의 상하 방향(H) 양측 가장자리의 일 영역이 노출되도록 중앙 베이스 시트(314)의 가로 방향(W)의 양측면에 배치되어 중앙 베이스 시트(314)를 지지한다.
여기서, 절연 부재(312)는 절연성을 갖는 재질, 예를 들어, 실리콘 재질로 마련될 수 있다. 이에 따라, 중앙 베이스 시트(314)에 형성된 복수의 중앙 도전성 패턴 라인(311)이 깊이 방향(D)으로 상호 절연된 상태로 절연 부재(312)에 의해 지지된다.
여기서, 절연 부재(312)는 탄성을 갖는 재질로 마련될 수 있으나, 복수의 상부 도전성 파우더부(313a) 및 복수의 하부 도전성 파우더부(313b)가 갖는 탄성으로 인해 절연 부재(312)의 탄성 부여는 선택적일 수 있다.
한편, 각각 한 쌍의 상부 도전성 파우더부(313a)는 도 11에 도시된 바와 같이, 중앙 도전성 패턴 라인(311)을 사이에 두고 배치되어 중앙 도전성 패턴 라인(311)의 상부 영역과 전기적으로 연결된다. 즉, 중앙 도전성 패턴 라인(311)의 가로 방향(W)의 상부 양측면에 배치되는 한 쌍의 상부 도전성 파우더부(313a)는 절연 부재(312)의 상부 공간에 배치되어 하나의 중앙 도전성 패턴 라인(311)의 상부 영역에 전기적으로 연결된다. 이때, 복수의 상부 도전성 파우더부(313a)는 절연 부재(312)의 상부에 상호 절연된 상태로 깊이 방향(D)으로 배열되는 형상을 갖게 된다.
마찬가지로, 각각 한 쌍의 하부 도전성 파우더부(313b)는, 도 11에 도시된 바와 같이, 중앙 도전성 패턴 라인(311)을 사이에 두고 배치되어 중앙 도전성 패턴 라인(311)의 하부 영역과 전기적으로 연결된다. 즉, 중앙 도전성 패턴 라인(311)의 가로 방향(W)의 하부 양측면에 배치되는 한 쌍의 하부 도전성 파우더부(313b)는 절연 부재(312)의 하부 공간에 배치되어 하나의 중앙 도전성 패턴 라인(311)의 하부 영역을 전기적으로 연결시킨다. 이때, 복수의 하부 도전성 파우더부(313b)는 절연 부재(312)의 하부에 상호 절연된 상태로 깊이 방향(D)으로 배열되는 형상을 갖게 된다.
여기서, 상부 도전성 파우더부(313a) 및 하부 도전성 파우더부(313b)는 도전성 파우더의 충진에 의해 형성됨으로써, 상부 또는 하부로부터의 압력에 대해 탄성적인 접촉이 가능하게 되며, 일정 압력에 의해 도전성을 갖게 된다.
상기와 같은 구성을 통해, 상부 도전성 파우더부(313a)에 탄성적으로 접촉되는 반도체 소자의 단자는 상부 도전성 파우더부(313a), 중앙 도전상 패턴 라인(311)을 통해 하부 도전성 파우더부(313b)와 전기적으로 연결되고, 검사회로기판이 하부 도전성 파우더부(313b)와 탄성적으로 접촉됨으로써, 본 발명의 제3 실시예에 따른 반도체 테스트 소켓(300)을 통해 반도체 소자와 검사회로기판이 전기적으로 연결된다.
여기서, 본 발명의 제3 실시예에 따른 반도체 테스트 소켓(300)의 각 단위 패턴 유닛(310)은, 도 10 및 도 12에 도시된 바와 같이, 복수의 상부 절연 패턴부(315a) 및 복수의 하부 절연 패턴부(315b)를 더 포함할 수 있다.
각각의 상부 절연 패턴부(315a)는 절연성 재질, 예를 들어 실리콘 재질로 마련되며, 깊이 방향(D)으로 상호 인접한 상부 도전성 파우더부(313a) 사이에 각각 배치되어 상부 도전성 파우더부(313a) 간을 전기적으로 절연한다.
마찬가지로, 각각의 하부 절연 패턴부(315b)는 절연성 재질로 마련되어, 깊이 방향(D)으로 인접한 하부 도전성 파우더부(313b) 사이에 각각 배치되어 하부 도전성 파우더부(313b) 간을 전기적으로 절연한다.
이에 따라, 한 쌍의 상부 도전성 파우더부(313a)와 한 쌍의 하부 도전성 파우더부(313b)는 각각 깊이 방향(D)으로 중앙 베이스 시트(314)의 양측에 형성된 한 쌍의 상부 절연 패턴부(315a) 및 한 쌍의 하부 절연 패턴부(315b)에 의해 그 형상이 지지됨과 동시에 상호 간에 전기적으로 절연됨으로써, 물리적이나 전기적으로 보다 안정적인 접촉이 가능하게 된다.
한편, 본 발명의 제3 실시예에 따른 반도체 테스트 소켓(300)의 단위 패턴 유닛(310)을 구성하는 중앙 베이스 시트(314)는, 제1 실시예와 마찬가지로, 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질로 마련될 수 있다. 여기서, 중앙 베이스 시트(314)에 적용되는 절연성 섬유 재질, 절연성 플라스틱 재질 또는 절연성 고분자 화합물 재질은 메쉬 구조, 즉 그물망과 같은 망상 구조를 갖는 것을 예로 한다.
그리고, 중앙 베이스 시트(314)에 형성되는 중앙 도전성 패턴 라인(311)은 도전성을 갖는 금속성 재질의 도금을 통해 형성될 수 있다. 이때, 도금을 통해 형성되는 도전성 패턴 라인은 니켈 도금과 금 도금이 순차적으로 진행되는 이중 도금을 통해 형성되는 것을 예로 한다.
상기와 같이, 망상 구조를 갖는 절연성 섬유 재질로 중앙 베이스 시트(314)를 형성하고, 망상 구조의 중앙 베이스 시트(314)에 금속 도금을 하여 중앙 도전성 패턴 라인(311)을 각각 형성할 수 있다. 즉, 도금시 도전성의 금속 재질이 망상 내부 구조까지 스며들어 형성되기 때문에 중앙 도전성 패턴 라인(311)은 중앙 도전성 패턴 라인(311)의 가로 방향(W)의 상하부 가장자리 양측면에 배치되는 한 쌍의 상부 도전성 파우더부(313a) 및 한 쌍의 하부 도전성 파우더부(313b)와의 전기적 연결을 더욱 더 보장할 수 있게 된다.
즉, 한 쌍의 상부 도전성 파우더부(313a) 중 어느 하나에 반도체 소자의 단자가 접촉하더라도 중앙 도전성 패턴 라인(311)에 전기적으로 연결되어 중앙 도전성 패턴 라인(311)의 도전성을 더욱 더 보장할 수 있게 된다.
마찬가지로, 한 쌍의 하부 도전성 파우더부(313b) 중 어느 하나에 검사회로기판이 접촉하더라도 중앙 도전성 패턴 라인(311)에 전기적으로 연결되어 중앙 도전성 패턴 라인(311)의 도전성을 더욱 더 보장할 수 있게 된다.
또한, 중앙 베이스 시트(314)는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련될 수 있다. 그리고, 복수의 중앙 도전성 패턴 라인(311))은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성될 수 있다.
즉, 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)과 이에 형성되는 회로 패턴을 이용하여 중앙 베이스 시트(314)에 형성된 복수의 중앙 도전성 패턴 라인(311) 형태로 마련하고, 상부 및 하부 영역을 상술한 바와 같이, 상부 도전성 파우더부(313a) 및 하부 도전성 파우더부(313b)를 통해 전기적으로 연결함으로써, 상하 방향(H)으로 도전 라인을 형성할 수 있게 된다.
이때, 중앙 도전성 패턴 라인(311)을 형성하는 회로 패턴은 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 내부에 형성될 수 있으며, 이 경우 상하 방향(H)으로의 양측 가장자리 영역, 상부 도전성 파우더부(313a) 및 하부 도전성 파우더부(313b)와 전기적으로 연결되는 영역에는 상부 도전성 파우더부(313a) 및 하부 도전성 파우더부(213b)와의 전기적 접촉을 위해 예컨대, 접촉 패드가 마련될 수 있음은 물론이다.
도 15를 참조하여 살펴보면, 본 발명에 따른 반도체 테스트 소켓(300a)의 단위 패턴 유닛(310a)의 중앙 베이스 시트(314)의 일측에 배치된 절연 부재(312)와 복수의 상부 절연 패턴부(315a)와 복수의 하부 절연 패턴부(315b)는 일체로 형성될 수 있다.
즉, 중앙 베이스 시트(314)의 가로 방향(W)의 양측에 배치되는 절연 부재(312a)는, 도 15에 도시된 바와 같이, 깊이 방향(D)을 따라 상부 및 하부 가장자리 영역이 요철의 형상으로 형성된다.
절연 부재(312a)의 깊이 방향(D)의 상부 가장자리가 요철의 형상으로 형성됨으로써 형성되는 상부 홈(316a)에는 상부 도전성 파우더부(313a)가 충진되어 상술된 바와 같이 중앙 베이스 시트(314)에 형성된 복수의 중앙 도전성 패턴 라인(311)과 전기적으로 연결된다. 그리고, 도 15에 도시된 바와 같이 각각의 상부 돌기(317a)에 의하여 깊이 방향(D)으로 상호 인접한 상부 도전성 파우더부(313a) 사이에 각각 배치되어 상부 도전성 파우더부(313a) 간을 전기적으로 절연한다.
마찬가지로, 절연 부재(312a)의 깊이 방향(D)의 하부 가장자리가 요철의 형상으로 형성됨으로써 형성되는 하부 홈(316b)에는 하부 도전성 파우더부(313b)가 충진되어 상술된 바와 같이 중앙 베이스 시트(314)에 형성된 복수의 중앙 도전성 패턴 라인(311)과 전기적으로 연결된다. 그리고, 도 15에 도시된 바와 같이 각각의 하부 돌기(317b)에 의하여 깊이 방향(D)으로 상호 인접한 하부 도전성 파우더부(313b) 사이에 각각 배치되어 하부 도전성 파우더부(313b) 간을 전기적으로 절연한다.
이에 따라, 깊이 방향(D)으로 인접한 각각의 상부 도전성 파우더부(313a)와 하부 도전성 파우더부(313b)는 각각 깊이 방향(D)으로 중앙 베이스 시트(314)의 양측에 형성되며, 도 15에 도시된 바와 같이, 각각의 상부 도전성 파우더부(313a) 사이에 배치되는 상부 돌기(317a) 및 각각의 하부 도전성 파우더부(313b) 사이에 배치되는 하부 돌기(317b)에 의해 그 형상이 지지됨과 동시에 상호 간에 전기적으로 절연됨으로써, 물리적이나 전기적으로 보다 안정적인 접촉이 가능하게 된다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

Claims (11)

  1. 반도체 테스트 소켓에 있어서,
    가로 방향으로 배열된 복수의 단위 패턴 유닛과,
    인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며;
    상기 각 단위 패턴 유닛은,
    탄성 및 절연성 재질로 마련되는 탄성 본체와,
    상기 탄성 본체의 상기 가로 방향으로의 일측 표면에 부착되는 절연성 재질의 베이스 시트와,
    상기 베이스 시트에 깊이 방향을 따라 상호 이격된 상태로 형성되며, 각각 상기 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 도전성 패턴 라인을 포함하며;
    상기 각 도전성 패턴 라인의 상하 방향 양측 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면에 각각 노출되도록, 상기 베이스 시트의 상부 가장자리 영역 및 하부 가장자리 영역이 상기 탄성 본체의 상부 표면 및 하부 표면으로 절곡되는 것을 특징으로 하는 반도체 테스트 소켓.
  2. 반도체 테스트 소켓에 있어서,
    가로 방향으로 배열된 복수의 단위 패턴 유닛과,
    인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며;
    상기 각 단위 패턴 유닛은,
    상호 소정 간격 이격된 상태로 상기 가로 방향으로 마주하게 배치되는 제1 베이스 시트 및 제2 베이스 시트와,
    상기 제1 베이스 시트에 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 제1 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제1 도전성 패턴 라인과,
    상기 각 제1 도전성 패턴 라인에 대향하게 상기 제2 베이스 시트에 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 제2 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 제2 도전성 패턴 라인과,
    상기 복수의 제1 도전성 패턴 라인과 상기 복수의 제2 도전성 패턴 라인 간을 절연하되, 상기 제1 베이스 시트 및 상기 제2 베이스 시트의 상하 방향 양측 가장자리의 일 영역이 상호 마주보게 노출되도록 상기 제1 베이스 시트와 상기 제2 베이스 시트 사이의 이격 공간에 배치되는 절연 부재와,
    상기 절연 부재의 상부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상호 대향하는 상기 제1 도전성 패턴 라인과 상기 제2 도전성 패턴 라인의 상부 영역을 각각 전기적으로 연결하는 복수의 상부 도전성 파우더부와,
    상기 절연 부재의 하부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상호 마주하는 상기 제1 도전성 패턴 라인과 상기 제2 도전성 패턴 라인의 하부 영역을 각각 전기적으로 연결하는 복수의 하부 도전성 파우더부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
  3. 제2항에 있어서,
    상기 각 단위 패턴 유닛은,
    상기 깊이 방향으로 상호 인접한 상기 상부 도전성 파우더부 사이에 각각 배치되어 상기 상부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 상부 절연 패턴부와;
    상기 깊이 방향으로 상호 인접한 상기 하부 도전성 파우더부 사이에 각각 배치되어 상기 하부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 하부 절연 패턴부를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
  4. 반도체 테스트 소켓에 있어서,
    가로 방향으로 배열된 복수의 단위 패턴 유닛과,
    인접한 한 쌍의 상기 단위 패턴 유닛 사이에 배치되어 상기 단위 패턴 유닛을 상호 절연시키는 복수의 절연 시트를 포함하며;
    상기 각 단위 패턴 유닛은,
    한 쌍의 절연 부재와,
    상하 방향 양측 가장자리의 일 영역이 상기 한 쌍의 절연 부재로부터 노출되게 상기 한 쌍의 절연 부재 사이에 배치되는 중앙 베이스 시트와,
    상기 중앙 베이스 시트의 깊이 방향을 따라 상호 절연된 상태로 형성되며, 각각 상기 중앙 베이스 시트의 상부 가장자리 영역으로부터 하부 가장자리 영역까지 연장 형성되는 복수의 중앙 도전성 패턴 라인과,
    상기 한 쌍의 절연 부재의 상부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상기 중앙 도전성 패턴 라인의 상부 영역을 전기적으로 연결하는 복수의 상부 도전성 파우더부와,
    상기 한 쌍의 절연 부재의 하부에 상호 절연된 상태로 상기 깊이 방향으로 배열되어 상기 중앙 도전성 패턴 라인의 하부 영역을 전기적으로 연결하는 복수의 하부 도전성 파우더부를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
  5. 제4항에 있어서,
    상기 각 단위 패턴 유닛은,
    상기 깊이 방향으로 상호 인접한 상기 상부 도전성 파우더부 사이에 각각 배치되어 상기 상부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 상부 절연 패턴부와;
    상기 깊이 방향으로 상호 인접한 상기 하부 도전성 파우더부 사이에 각각 배치되어 상기 하부 도전성 파우더부 간을 전기적으로 절연하는 절연성 재질의 복수의 하부 절연 패턴부를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
  6. 제5항에 있어서,
    상기 중앙 베이스 시트의 일측에 배치된 상기 절연 부재와 상기 복수의 상부 절연 패턴부 및 상기 복수의 하부 절연 패턴부는 일체로 형성된 것을 특징으로 하는 반도체 테스트 소켓.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서,
    상기 베이스 시트, 상기 제1 베이스 시트, 상기 제2 베이스 시트, 상기 중앙 베이스 시트 중 적어도 어느 하나는 절연성 섬유 재질, 절연성 플라스틱 재질 및 절연성 고분자 화합물 재질 중 어느 하나로 마련되며;
    상기 복수의 도전성 패턴 라인, 상기 복수의 제1 도전성 패턴 라인 및 상기 복수의 제2 도전성 패턴 라인, 또는 상기 복수의 중앙 도전성 패턴 라인 중 어느 하나는 금속성 재질의 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
  8. 제7항에 있어서,
    상기 베이스 시트, 상기 제1 베이스 시트, 상기 제2 베이스 시트, 상기 중앙 베이스 시트 중 적어도 어느 하나는 망상 구조를 갖는 것을 특징으로 하는 반도체 테스트 소켓.
  9. 제7항에 있어서,
    상기 복수의 도전성 패턴 라인, 상기 복수의 제1 도전성 패턴 라인, 상기 복수의 제2 도전성 패턴 라인, 상기 복수의 중앙 도전성 패턴 라인 중 적어도 어느 하나는 니켈과 금의 이중 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
  10. 제1항 내지 제6항 중 어느 하나의 항에 있어서,
    상기 베이스 시트, 상기 제1 베이스 시트, 상기 제2 베이스 시트, 상기 중앙 베이스 시트 중 적어도 어느 하나는 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board) 형태로 마련되며;
    상기 복수의 도전성 패턴 라인, 상기 복수의 제1 도전성 패턴 라인, 상기 복수의 제2 도전성 패턴 라인, 상기 복수의 중앙 도전성 패턴 라인 중 적어도 어느 하나는 상기 연성 인쇄 회로 기판(FPCB : Flexible Printed Circuit Board)에 인쇄된 회로 패턴에 의해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
  11. 제1항에 있어서,
    상기 탄성 본체는 절연성의 실리콘 재질로 마련되는 것을 특징으로 하는 반도체 테스트 소켓.
PCT/KR2011/007572 2011-05-06 2011-10-12 반도체 테스트 소켓 WO2012153895A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020110042810A KR101162175B1 (ko) 2011-05-06 2011-05-06 반도체 테스트 소켓
KR10-2011-0042810 2011-05-06
KR1020110101829A KR101190174B1 (ko) 2011-10-06 2011-10-06 반도체 테스트 소켓
KR10-2011-0101829 2011-10-06

Publications (1)

Publication Number Publication Date
WO2012153895A1 true WO2012153895A1 (ko) 2012-11-15

Family

ID=47139359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007572 WO2012153895A1 (ko) 2011-05-06 2011-10-12 반도체 테스트 소켓

Country Status (1)

Country Link
WO (1) WO2012153895A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112041689A (zh) * 2018-04-13 2020-12-04 黄东源 用于测试半导体器件的接触件及测试插座

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888062A (ja) * 1994-09-16 1996-04-02 Toshiba Corp コネクタおよび基板実装方法
JPH1140227A (ja) * 1997-07-04 1999-02-12 Hewlett Packard Co <Hp> エラストマ接続子、接続装置、機械的組立体、接続方法および電気的接続子を形成する方法
JP2004355979A (ja) * 2003-05-29 2004-12-16 Seiko Epson Corp 電子機器の接続器具
KR200389573Y1 (ko) * 2005-04-14 2005-07-14 조인셋 주식회사 시트형상 커넥터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888062A (ja) * 1994-09-16 1996-04-02 Toshiba Corp コネクタおよび基板実装方法
JPH1140227A (ja) * 1997-07-04 1999-02-12 Hewlett Packard Co <Hp> エラストマ接続子、接続装置、機械的組立体、接続方法および電気的接続子を形成する方法
JP2004355979A (ja) * 2003-05-29 2004-12-16 Seiko Epson Corp 電子機器の接続器具
KR200389573Y1 (ko) * 2005-04-14 2005-07-14 조인셋 주식회사 시트형상 커넥터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112041689A (zh) * 2018-04-13 2020-12-04 黄东源 用于测试半导体器件的接触件及测试插座
CN112041689B (zh) * 2018-04-13 2024-03-12 黄东源 用于测试半导体器件的接触件及测试插座

Similar Documents

Publication Publication Date Title
WO2013151316A1 (ko) 고밀도 도전부를 가지는 테스트용 소켓 및 그 제조방법
WO2014129784A1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
WO2015012498A1 (ko) 도전성 커넥터 및 그 제조방법
WO2016126024A1 (ko) 결합 형상의 도전성 입자를 가지는 검사용 소켓
WO2010082715A1 (ko) 전기적 접속체 및 그 전기적 접속체를 포함한 테스트 소켓
WO2020022745A1 (ko) 검사용 도전 시트
WO2019168251A1 (ko) 이동 가능한 커넥터를 포함한 테스트 소켓 및 그 테스트 소켓을 포함한 테스트 장치
WO2012057399A1 (ko) 양방향 도전성 시트 및 그 제조 방법, 양방향 도전성 다층 시트, 반도체 테스트 소켓
WO2018135674A1 (ko) 양방향 도전성 패턴 모듈
WO2014204161A2 (ko) 검사용 인서트
KR101162175B1 (ko) 반도체 테스트 소켓
WO2015156653A1 (ko) 검사용 시트의 제조방법 및 검사용 시트
WO2021241992A1 (ko) 전기접속용 커넥터
KR101190174B1 (ko) 반도체 테스트 소켓
WO2017111198A1 (ko) 반도체 테스트용 양방향 컨텍트 모듈 및 이를 이용한 반도체 테스트 소켓
WO2013100560A1 (ko) 전기적 콘택터 및 전기적 콘택터의 제조방법
WO2015076614A1 (ko) 하나의 절연성 몸체로 구성되는 소켓
WO2016167412A1 (ko) 고주파 디바이스 테스트용 양방향 도전성 소켓, 고주파 디바이스 테스트용 양방향 도전성 모듈 및 이의 제조방법
WO2017061656A1 (ko) 켈빈 테스트용 프로브, 켈빈 테스트용 프로브 모듈 및 그 제조방법
WO2018208117A1 (ko) 검사용 소켓
WO2012153895A1 (ko) 반도체 테스트 소켓
WO2019245153A1 (ko) 판 스프링 타입의 연결핀
WO2010087668A2 (ko) 프로브 구조물 및 이를 갖는 프로브 카드
WO2021045286A1 (ko) 빈 공간이 형성된 테스트 소켓
WO2017126782A1 (ko) 초정밀 가공 기술을 이용한 반도체 테스트용 양방향 도전성 패턴 모듈 및 이를 이용한 반도체 테스트 소켓, 반도체 테스트용 양방향 도전성 패턴 모듈의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11865353

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11865353

Country of ref document: EP

Kind code of ref document: A1