KR101566173B1 - 반도체 테스트 소켓 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것이다. 본 발명에 따른 반도체 테스트 소켓은 탄성을 갖는 절연성 본체와, 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와, 각각의 상기 절연성 시트의 상부 가장자리에 깊이 방향을 따라 상호 이격되어 형성되되, 상부 표면이 상기 절연성 본체의 외부로 노출되는 복수의 상부 도전 패턴과, 각각의 상기 절연성 시트의 하부 가장자리 영역에 상기 깊이 방향을 따라 상호 이격되어 형성되되, 하부 표면이 상기 절연성 본체의 하부 표면의 외부로 노출되는 복수의 하부 도전 패턴과, 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴을 전기적으로 연결하는 내부 도전 라인을 포함하며; 상호 인접한 3개의 상기 상부 도전 패턴들이 상기 절연성 본체의 상부 표면에 삼각형 형태로 배치되는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성될 수 있다. 이에 따라, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하고, 미세 패턴의 구현이 가능하면서도 반도체 소자와의 전기적 접촉의 안정성을 높일 수 있다.

Description

반도체 테스트 소켓 및 그 제조방법{SEMICONDUCTOR TEST SOCKET AND MANUFACTURING METHOD THEREOF}

본 발명은 반도체 테스트 소켓 및 그 제조방법에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하고, 미세 패턴의 구현이 가능하면서도 반도체 소자와의 전기적 접촉의 안정성을 높일 수 있는 반도체 테스트 소켓 및 그 제조방법에 관한 것이다.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 때 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.

또한, PCR 소켓 타입이나 포고-핀(Pogo-pin) 타입의 경우, 상하 방향으로 하나의 패턴이 각각 반도체 소자의 하나의 볼(ball)에 접촉하는 방식을 사용하고 있어, 하나의 패턴에서 접촉 불량이 발생하게 되면 반도체 테스트 소켓 전체를 교체하여야 하는 단점이 있다.

특히, PCR 타입의 경우 반도체 소자의 볼(ball)과의 접촉이 반복되는 경우 도전성 분말의 이탈로 인해 접촉 불량이 발생하는 경우가 자주 발생하게 되며, 이는 반도체 테스트 소켓의 수명을 단축시키는 원인으로 작용하게 된다.

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하고, 미세 패턴의 구현이 가능하면서도 반도체 소자와의 전기적 접촉의 안정성을 높일 수 있는 반도체 테스트 소켓 및 그 제조방법을 제공하는데 그 목적이 있다.

상기 목적은 본 발명에 따라, 탄성을 갖는 절연성 본체와; 상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와, 각각의 상기 절연성 시트의 상부 가장자리에 깊이 방향을 따라 상호 이격되어 형성되되, 상부 표면이 상기 절연성 본체의 외부로 노출되는 복수의 상부 도전 패턴과, 각각의 상기 절연성 시트의 하부 가장자리 영역에 상기 깊이 방향을 따라 상호 이격되어 형성되되, 하부 표면이 상기 절연성 본체의 하부 표면의 외부로 노출되는 복수의 하부 도전 패턴과, 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴을 전기적으로 연결하는 내부 도전 라인을 포함하며; 상호 인접한 3개의 상기 상부 도전 패턴들이 상기 절연성 본체의 상부 표면에 삼각형 형태로 배치되는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성될 수 있다.

여기서, 상기 상부 도전 패턴의 상부 표면에는 하부 방향으로 함몰된 컨택홀이 형성될 수 있다.

또한, 상기 상부 도전 패턴 간의 피치는 반도체 소자의 하나의 단자가 적어도 2 이상의 상기 상부 도전 패턴에 동시에 접촉 가능한 간격으로 마련될 수 있다.

그리고, 상기 내부 도전 라인은 일측이 상기 상부 도전 패턴에 연결되고 타측이 상기 하부 도전 패턴에 연결되는 도전 와이어를 포함할 수 있다.

또한, 상기 절연성 시트는 일측 또는 양측에 도전층이 형성된 PI 필름 형태로 마련되고; 상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은 상기 PI 필름의 상기 도전층의 패터닝을 통해 형성될 수 있다.

여기서, 상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은 상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과, 상기 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함할 수 있다.

그리고, 상기 컨택홀은 상기 상부 도전 패턴의 형성을 위한 상기 베이스 도전층의 상부 표면에 베이스 홀을 형성하고, 상기 니켈 도금층 및 상기 금 도금층의 순차적인 도금을 통해 형성될 수 있다.

한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓의 제조 방법에 있어서, (a) 복수의 절연성 시트가 마련되는 단계; (b) 각각의 상기 절연성 시트의 상부에 각각 깊이 방향을 따라 상호 이격된 복수의 상부 도전 패턴이, 하부에 각각 상기 깊이 방향을 따라 상호 이격된 복수의 하부 도전 패턴이 형성되는 단계와; (c) 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 내부 도전 라인이 형성되는 단계와; (d) 하나의 상기 절연성 시트의 가로 방향으로의 양측에 절연 재질을 부착하여 단위 본체가 형성되되, 상기 상부 도전 패턴의 상부 표면이 상기 단위 본체의 상부 표면의 상부로 노출되고, 상기 하부 도전 패턴의 하부 표면이 상기 단위 본체의 하부 표면의 하부로 노출되도록 형성되는 단계와; (e) 복수의 상기 단위 본체가 상기 가로 방향으로 순차적으로 부착되되, 상호 인접한 상기 단위 본체의 상부 표면에 배열되는 상호 인접한 3개의 상기 상부 도전 패턴들이 삼각형 형태로 배치되도록 복수의 상기 단위 본체가 상기 가로 방향으로 순차적으로 부착되는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법에 의해서도 달성될 수 있다.

여기서, 상기 (b) 단계는 상기 상부 도전 패턴의 상부 표면에 하부 방향으로 함몰된 컨택홀을 형성하는 단계를 포함할 수 있다.

또한, 상기 절연성 시트는 일측 또는 양측에 도전층이 형성된 PI 필름 형태로 마련되고; 상기 (b) 단계는 (b1) 상기 PI 필름의 상기 도전층을 패터닝 처리하여, 상기 상부 도전 패턴 및 상기 하부 도전 패턴에 대응하는 베이스 도전층을 형성하는 단계와, (b2) 상기 상부 도전 패턴의 형성을 위한 상기 베이스 도전층의 상부 표면에 하부 방향으로 상기 컨택홀에 대응하는 형상의 베이스 홀을 형성하는 단계와, (b3) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와, (b4) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 상부 도전 패턴, 상기 하부 도전 패턴 및 상기 컨택홀을 형성하는 단계를 포함할 수 있다.

그리고, 상기 (b) 단계에서 상기 상부 도전 패턴 간의 피치는 반도체 소자의 하나의 단자가 적어도 2 이상의 상기 상부 도전 패턴에 동시에 접촉 가능한 간격으로 마련될 수 있다.

상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하고, 미세 패턴의 구현이 가능하면서도 반도체 소자와의 전기적 접촉의 안정성을 높일 수 있는 반도체 테스트 소켓 및 그 제조방법이 제공된다.

도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명에 따른 반도체 테스트 소켓의 부분 사시도이고,
도 3은 도 2의 Ⅲ-Ⅲ 선에 따른 단면도이고,
도 4는 본 발명에 따른 반도체 테스트 소켓의 상부 도전 패턴과 반도체 소자의 단자의 접촉 구조를 설명하기 위한 도면이고,
도 5 내지 도 10은 본 발명에 따른 반도체 테스트 소켓의 제조방법을 설명하기 위한 도면이다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명하며, 대응하는 구성 요소에 대해서는 실시예가 상이하더라도 동일한 참조번호를 사용하여 설명하며, 일부 그 설명을 생략할 수 있다.

본 발명에 따른 반도체 테스트 소켓(100)은, 도 2 및 도 3에 도시된 바와 같이, 절연성 본체(110), 복수의 절연성 시트(120), 복수의 상부 도전 패턴(130), 복수의 하부 도전 패턴(140), 및 내부 도전 라인(160)을 포함한다.

절연성 본체(110)는 본 발명에 따른 반도체 테스트 소켓(100)의 전체 외관을 형성하며, 탄성 재질로 마련되는 것을 예로 한다. 본 발명에서는 절연성 본체(110)가 탄성을 갖는 실리콘 재질로 마련되는 것을 예로 하는데, 그 재질이 이에 국한되지 않음은 물론이다. 또한, 본 발명에 따른 절연성 본체(110)는 실리콘 재질로 형성될 후술할 단위 본체(111)가 가로 방향(W)으로 순차적으로 부착됨으로써, 전체 절연성 본체(110)를 형성하는 것을 예로 하는데, 이에 대한 상세한 설명은 후술한다.

복수의 절연성 시트(120)는 절연성 본체(110)의 내부에 가로 방향(W)으로 상호 대향하게 이격되어 배열된다. 그리고, 절연성 시트(120)는 절연성 본체(110)에 의해 가로 방향(W)으로 상호 이격된 상태로 유지된다.

복수의 상부 도전 패턴(130)은 각각의 절연성 시트(120)의 상부 가장자리 영역에 깊이 방향(D)으로 따라 상호 이격되어 형성되어 상호 전기적으로 절연된다. 본 발명에서는, 각각의 상부 도전 패턴(130)이 절연성 시트(120)의 상부 가장자리 영역의 가로 방향(W)으로의 양측 표면에 형성되는 것을 예로 하는데, 도 3에 도시된 바와 같이, 절연성 시트(120)의 상부에서 양측 표면에 형성된 상부 도전 패턴(130)은 상호 전기적으로 연결된다.

복수의 하부 도전 패턴(140)은 각각의 절연성 시트(120)의 하부 가장자리 영역에서 깊이 방향(D)으로 상호 이격되어 형성되어 상호 전기적으로 절연된다. 여기서, 각각의 하부 도전 패턴(140)은 절연성 시트(120)의 하부 가장자리 영역의 가로 방향(W)로의 양측 표면에 형성되는 것을 예로 하는데, 도 3에 도시된 바와 같이, 절연성 시트(120)의 하부에서 양측 표면에 형성된 하부 도전 패턴(140)은 상호 전기적으로 연결된다.

여기서, 상부 도전 패턴(130)은 그 상부 표면이 절연성 본체(110)의 상부 표면의 외부로 노출된다. 마찬가지로 하부 도전 패턴(140)은 그 하부 표면이 절연성 본체(110)의 하부 표면의 외부로 노출된다. 이에 따라, 반도체 소자 반도체 테스트 소켓(100)의 상부에서 접촉할 때 반도체 소자의 볼(ball)과 같은 단자가 상부 도전 패의 상부 표면에 전기적으로 접촉되고, 검사회로기판이 반도체 테스트 소켓(100)의 하부에서 접촉할 때 검사회로기판의 단자가 하부 도전 패턴(140)의 하부 표면에 전기적으로 접촉 가능하게 된다.

내부 도전 라인(160)은 상호 대응하는 위치의 상부 도전 패턴(130)과 하부 도전 패턴(140)을 을 전기적으로 연결한다(도 8 참조). 본 발명에서는 내부 도전 라인(160)이 도전 와이어 형태로 마련되어, 도 8에 도시된 바와 같이, 일측이 상부 도전 패턴(130)에 연결되고 타측이 하부 도전 패턴(140)에 연결되어 상호 대응하는 상부 도전 패턴(130)과 하부 도전 패턴(140)을 전기적으로 연결하는 것을 예로 한다.

상기와 같은 구성에 따라, 반도체 소자의 단자가 상부 도전 패턴(130)의 상부 표면에 전기적으로 접촉되고, 검사회로기판의 단자가 하부 도전 패턴(140)의 하부 표면에 전기적으로 접촉된 상태에서 반도체 소자가 하부로 가압되면, 탄성을 갖는 절연성 본체(110)가 탄성적으로 지지하는 상태에서 상부 도전 패턴(130)이 반도체 소자의 단자와 전기적으로 보다 안정적인 접촉이 가능하게 되고, 상부 도전 패턴(130), 도전 와이어 및 하부 도전 패턴(140)에 의해 상하 방향으로의 도전 패턴이 형성됨으로써, 반도체 소자의 검사가 가능하게 된다.

여기서, 본 발명에 따른 반도체 테스트 소켓(100)은, 도 2에 도시된 바와 같이, 상호 인접한 3개의 상부 도전 패턴(130)들이 절연성 본체(110)의 상부 표면에 삼각형 형태로 배치되는 것을 예로 한다.

보다 구체적으로 설명하면, 하나의 단위 본체(111)에 깊이 방향(D)으로 형성된 상부 도전 패턴(130)과, 해당 단위 본체(111)에 인접한 단위 본체(111)에 깊이 방향(D)으로 형성된 상부 도전 패턴(130)이, 도 2에 도시된 바와 같이, 엊갈리게 배열됨으로써, 인접한 3개의 상부 도전 패턴(130)들이 절연성 본체(110)의 상부 표면에 삼각형 형태로 배치된다.

이 때, 상부 도전 패턴(130) 간의 피치는 반도체 소자의 하나의 볼(ball)과 같은 단자가 적어도 2 이상의 상부 도전 패턴(130)에 동시에 접촉 가능하도록 마련될 수 있다.

도 4를 참조하여 설명하면, 상부 도전 패턴(130) 간의 피치가 볼(ball)과 같은 단자(B)의 직경보다 작게 마련됨으로써, 반도체 소자가 본 발명에 따른 반도체 테스트 소켓(100)에 접촉될 때 하나의 단자(B)가 2 이상의 상부 도전 패턴(130)에 접촉됨으로써, 보다 안정적인 전기적 접촉이 가능하게 된다.

이에 따라, 하나의 도전 라인을 형성하는 상부 도전 패턴(130), 내부 도전 라인(160) 및 하부 도전 패턴(140)이 전기적으로 단선되더라도 다른 하나의 도전 라인에 의해 전기적인 연결이 보장됨으로써, 보다 안정적인 전기적 연결이 가능하면서도 반도체 테스트 소켓(100)의 수명을 늘릴 수 있는 효과를 제공하게 된다.

또한, 본 발명에 따른 상부 도전 패턴(130)의 상부 표면에는, 도 2 내지 도 4에 도시된 바와 같이, 하부 방향으로 함몰된 컨택홀(150)이 형성될 수 있다. 이를 통해, 상부 도전 패턴(130)에 접촉을 위한 별도의 핀을 형성하지 않고도, 상부 도전 패턴(130)의 상부 표면을 오철 형태로 제작 가능하게 되어, 보다 안정적인 접촉이 가능하게 된다.

한편, 본 발명에 따른 상부 도전 패턴(130) 및 하부 도전 패턴(140)은, 도 3에 도시된 바와 같이, 베이스 도전층(131,141), 니켈 도금층(132,142) 및 금 도금층(133,143)으로 형성되는 것을 예로 하는데, 이에 대한 상세한 설명은 후술한다.

이하에서는, 도 5 내지 도 10을 참조하여 본 발명에 따른 반도체 테스트 소켓(100)의 제조 방법에 대해 상세히 설명한다.

먼저, 복수의 절연성 시트(120)를 마련하고, 각각의 절연성 시트(120)의 상부 가장자리 영역에 복수의 상부 도전 패턴(130)을 형성하고, 하부 가장자리 영역에 복수의 하부 도전 패턴(140)을 형성한다. 본 발명에서는 복수의 절연성 시트(120)가 일측 또는 양측에 도전층(131a)이 형성된 PI 필름(120a) 형태로 마련되는 것을 예로 하는데, 도 5에서는 양측 표면에 도전층(131a)이 형성된 것을 예로 하고 있다.

먼저, 도 5에 도시된 바와 같이, 양측 표면에 구리 재질의 도전층(131a)이 형성된 PI 필름(120a)을 준비한다. 그런 다음, 복수의 상부 도전 패턴(130)과 복수의 하부 도전 패턴(140)에 대응하는 패턴의 마스크를 이용하여, 에칭이나 포토리소그래피 방식 등의 패터닝 처리 과정을 통해, 도 6에 도시된 바와 같이, PI 필름(120a)에 베이스 도전층(131b,141)을 형성한다. 여기서, PI 필름(120a)은 절연성 시트(120)를 형성하게 된다. 이 때, 상부 도전 패턴(130)을 형성하기 위한 베이스 도전층(131b)에는 컨택홀(150)에 대응하는 홀이 형성되지 않은 상태이다.

그런 다음, 레이저 가공이나 물리적인 절삭 가공등을 통해, 도 7에 도시된 바와 같이, 상부 도전 패턴(130)을 형성하기 위한 베이스 도전층(131b)의 상부 표면에 하부 방향으로 컨택홀(150)에 대응하는 형상의 베이스 홀(150a)을 형성한다. 상부 도전 패턴(130)을 형성하기 위한 베이스 도전층(131b)의 상부 표면에 베이스 홀(150a)이 형성됨으로써, 해당 베이스 도전층(131b)이 최종적인 형상을 갖게 된다.

그런 다음, 베이스 도전층(131,141)에 니켈 도금을 하여, 도 8의 (a)에 도시된 바와 같이, 니켈 도금층(132,142)을 형성한다. 이 때, 니켈 도금 과정에서 절연성 시트(120)의 양측에 형성된 상호 대응하는 위치의 베이스 도전층(131,141)은 상호 전기적으로 연결되고, 니켈 도금층(132,142)이 절연성 시트(120)의 상부 표면 및 하부 표면에도 층을 형성하게 된다.

그런 다음, 니켈 도금층(132,142)에 금 도금을 하여, 도 8의 (b)에 도시된 바와 같이, 금 도금층(133,143)을 형성하여 절연성 시트(120)의 상부 및 하부에 각각 상부 도전 패턴(130) 및 하부 도전 패턴(140)을 형성하게 된다. 이 때, 베이스 도전층(131,141)에 형성되었던 베이스 홀(150a)의 내부 표면에도 니켈 도금층(132,142)과 금 도금층(133,143)이 순차적으로 형성되는데, 도 8의 (b)에 도시된 바와 같이, 최종적으로 금 도금층(133,143)이 형성될 때, 베이스 홀(150a)이 컨택홀(150)을 형성하게 된다.

상기와 같은 과정을 통해, 하나의 절연성 시트(120)의 상부 및 하부에 각각 상부 도전 패턴(130) 및 하부 도전 패턴(140)을 형성하게 되면, 상호 대응하는 위치의 상부 도전 패턴(130)과 하부 도전 패턴(140)을 내부 도전 라인(160)을 통해 전기적으로 연결한다. 본 발명에서는 상술한 바와 같이, 도전 와이어를 통해 상부 도전 패턴(130)과 하부 도전 패턴(140)을 전기적으로 연결한다. 여기서, 도전 와이어의 연결은 솔더링 등의 방법을 통해 연결될 수 있다. 도 9에서는 하나의 도전 와이어가 하나씩의 상부 도전 패턴(130)과 하부 도전 패턴(140)을 연결하는 것을 예로 하고 있으나, 그 개수가 이에 국한되지 않음은 물론이다.

그런 다음, 절연성 시트(120)의 가로 방향(W)(W)으로의 양측에, 도 10에 도시된 바와 같이, 절연 재질을 부착하여 단위 본체(111)를 형성하게 된다. 즉, 하나의 절연성 시트(120)의 양측 표면에 실리콘과 같은 탄성의 절연 재질을 형성하게 된다.

이 때, 상부 도전 패턴(130)의 상부 표면이 단위 본체(111)의 상부 표면으로부터 노출되고, 하부 도전 패턴(140)의 하부 표면이 단위 본체(111)의 하부 표면으로 노출되도록 형성된다.

상기와 같은 과정을 통해 제작된 복수의 단위 본체(111)를 가로 방향(W)으로 순차적으로 부착하게 되면, 단위 본체(111)들의 부착을 통해 절연성 본체(110)가 형성되어 최종적으로 반도체 테스트 소켓(100)의 제작이 완료된다. 여기서, 단위 본체(111)들은 절연성의 접착제를 이용하여 부착하거나 열 압착 등의 방법을 통해 부착될 수 있다.

이 때, 단위 본체(111)를 가로 방향(W)으로 순차적으로 부착할 때, 인접한 단위 본체(111)에 각각 형성된 상부 도전 패턴(130)들은, 도 2에 도시된 바와 같이, 서로 엊갈리도록 배열됨으로써, 상호 인접한 단위 본체(111)의 상부 표면에 배열되는 상호 인접한 3개의 상부 도전 패턴(130)들은 절연성 본체(110)의 상부 표면에서 삼각형 형태로 배치될 수 있다.

전술한 실시예에서는, 내부 도전 라인(160)이 도전 와이어 형태로 마련되는 것을 예로 하여 설명하였다. 이외에도, 내부 도전 라인은 도전층(131a)이 형성된 PI 필름(120a)의 패터닝시 상부 및 하부의 베이스 도전층(131,141)을 형성할 때 이들을 연결하는 도전 라인을 도전층(131a)의 패터닝을 통해 함께 제작할 수 있음은 물론이다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

100 : 반도체 테스트 소켓 110 : 절연성 본체
111 : 단위 본체 120 : 절연성 시트
130 : 상부 도전 패턴 140 : 하부 도전 패턴
131,141 : 베이스 도전층 132,142 : 니켈 도금층
133,143 : 금 도금층 150 : 컨택홀
160 : 내부 도전 라인

Claims (11)

1. 탄성을 갖는 절연성 본체와,
   상기 절연성 본체의 내부에 가로 방향으로 상호 대향하게 이격되어 배열되는 복수의 절연성 시트와,
   각각의 상기 절연성 시트의 상부 가장자리에 깊이 방향을 따라 상호 이격되어 형성되되, 상부 표면이 상기 절연성 본체의 외부로 노출되는 복수의 상부 도전 패턴과,
   각각의 상기 절연성 시트의 하부 가장자리 영역에 상기 깊이 방향을 따라 상호 이격되어 형성되되, 하부 표면이 상기 절연성 본체의 하부 표면의 외부로 노출되는 복수의 하부 도전 패턴과,
   상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴을 전기적으로 연결하는 내부 도전 라인을 포함하며;
   상호 인접한 3개의 상기 상부 도전 패턴들이 상기 절연성 본체의 상부 표면에 삼각형 형태로 배치되는 것을 특징으로 하는 반도체 테스트 소켓.
   
2. 제1항에 있어서,
   상기 상부 도전 패턴의 상부 표면에는 하부 방향으로 함몰된 컨택홀이 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
   
3. 제1항에 있어서,
   상기 상부 도전 패턴 간의 피치는
   반도체 소자의 하나의 단자가 적어도 2 이상의 상기 상부 도전 패턴에 동시에 접촉 가능한 간격으로 마련되는 것을 특징으로 하는 반도체 테스트 소켓.
   
4. 제2항 또는 제3항에 있어서,
   상기 내부 도전 라인은 일측이 상기 상부 도전 패턴에 연결되고 타측이 상기 하부 도전 패턴에 연결되는 도전 와이어를 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
   
5. 제2항에 있어서,
   상기 절연성 시트는 일측 또는 양측에 도전층이 형성된 PI 필름 형태로 마련되고;
   상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은 상기 PI 필름의 상기 도전층의 패터닝을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
   
6. 제5항에 있어서,
   상기 복수의 상부 도전 패턴과 상기 복수의 하부 도전 패턴은
   상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과,
   상기 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
   
7. 제6항에 있어서,
   상기 컨택홀은 상기 상부 도전 패턴의 형성을 위한 상기 베이스 도전층의 상부 표면에 베이스 홀을 형성하고, 상기 니켈 도금층 및 상기 금 도금층의 순차적인 도금을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
   
8. 반도체 테스트 소켓의 제조 방법에 있어서,
   (a) 복수의 절연성 시트가 마련되는 단계;
   (b) 각각의 상기 절연성 시트의 상부에 각각 깊이 방향을 따라 상호 이격된 복수의 상부 도전 패턴이, 하부에 각각 상기 깊이 방향을 따라 상호 이격된 복수의 하부 도전 패턴이 형성되는 단계와;
   (c) 상호 대응하는 위치의 상기 상부 도전 패턴과 상기 하부 도전 패턴이 전기적으로 연결되도록 내부 도전 라인이 형성되는 단계와;
   (d) 하나의 상기 절연성 시트의 가로 방향으로의 양측에 절연 재질을 부착하여 단위 본체가 형성되되, 상기 상부 도전 패턴의 상부 표면이 상기 단위 본체의 상부 표면의 상부로 노출되고, 상기 하부 도전 패턴의 하부 표면이 상기 단위 본체의 하부 표면의 하부로 노출되도록 형성되는 단계와;
   (e) 복수의 상기 단위 본체가 상기 가로 방향으로 순차적으로 부착되되, 상호 인접한 상기 단위 본체의 상부 표면에 배열되는 상호 인접한 3개의 상기 상부 도전 패턴들이 삼각형 형태로 배치되도록 복수의 상기 단위 본체가 상기 가로 방향으로 순차적으로 부착되는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
   
9. 제8항에 있어서,
   상기 (b) 단계는
   상기 상부 도전 패턴의 상부 표면에 하부 방향으로 함몰된 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
   
10. 제9항에 있어서,
    상기 절연성 시트는 일측 또는 양측에 도전층이 형성된 PI 필름 형태로 마련되고;
    상기 (b) 단계는
    (b1) 상기 PI 필름의 상기 도전층을 패터닝 처리하여, 상기 상부 도전 패턴 및 상기 하부 도전 패턴에 대응하는 베이스 도전층을 형성하는 단계와,
    (b2) 상기 상부 도전 패턴의 형성을 위한 상기 베이스 도전층의 상부 표면에 하부 방향으로 상기 컨택홀에 대응하는 형상의 베이스 홀을 형성하는 단계와,
    (b3) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와,
    (b4) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 상부 도전 패턴, 상기 하부 도전 패턴 및 상기 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
    
11. 제8항에 있어서,
    상기 (b) 단계에서
    상기 상부 도전 패턴 간의 피치는 반도체 소자의 하나의 단자가 적어도 2 이상의 상기 상부 도전 패턴에 동시에 접촉 가능한 간격으로 마련되는 것을 특징으로 하는 반도체 테스트 소켓의 제조방법.

Images