JP2015021851A - プローブカード及びその製造方法 - Google Patents

プローブカード及びその製造方法 Download PDF

Info

Publication number
JP2015021851A
JP2015021851A JP2013150337A JP2013150337A JP2015021851A JP 2015021851 A JP2015021851 A JP 2015021851A JP 2013150337 A JP2013150337 A JP 2013150337A JP 2013150337 A JP2013150337 A JP 2013150337A JP 2015021851 A JP2015021851 A JP 2015021851A
Authority
JP
Japan
Prior art keywords
wire
contact terminal
contact
connection pad
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013150337A
Other languages
English (en)
Other versions
JP6092729B2 (ja
JP2015021851A5 (ja
Inventor
亮 深澤
Akira Fukazawa
亮 深澤
堀内 道夫
Michio Horiuchi
道夫 堀内
徳武 安衛
Yasue Tokutake
安衛 徳武
勇一 松田
Yuichi Matsuda
勇一 松田
光浩 相澤
Mitsuhiro Aizawa
光浩 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013150337A priority Critical patent/JP6092729B2/ja
Priority to US14/327,745 priority patent/US9476913B2/en
Publication of JP2015021851A publication Critical patent/JP2015021851A/ja
Publication of JP2015021851A5 publication Critical patent/JP2015021851A5/ja
Application granted granted Critical
Publication of JP6092729B2 publication Critical patent/JP6092729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】接触端子の狭ピッチ化を可能にして4端子検査を実現できるプローブカードを提供する。
【解決手段】開口部5aを備え、その周囲に配置された第1接続パッドP1と、開口部5aを介して第1接続パッドP1と対向する領域に配置された第2接続パッドP2とを含む配線基板5と、開口部5a内に形成された樹脂部40と、樹脂部40内に埋め込まれ、一端が、第1接続パッドP1に接続され、他端が、樹脂部40の下面から突出する第1接触端子T1となる第1ワイヤ16aと、一端が、第2接続パッドP2に接続され、他端が、樹脂部40の下面から突出する第2接触端子T2となる第2ワイヤ16bとを含み、第1、第2ワイヤ16a,16bは一本のライン上に延在し、第1、第2接触端子T1,T2がライン上に並んでおり、第1、第2接触端子T1,T2は、被検査対象の一つの電極パッドに対してペアで接触するように分離されて集約されている。
【選択図】図6

Description

本発明はプローブカード及びその製造方法に関する。
配線基板などの被検査対象の電気特性の測定は、被検査対象の多数の電極パッドにプローブカードの接触端子を接触させて導通をとることにより行われる。
特開昭59−154054号公報 特開平9−229963号公報 特開2000−294311号公報 特開2003−174120号公報
被検査対象の電気特性を精度よく測定する方法として、被検査対象の一つの電極パッドに、隣接する2つの接触端子を接触させて電気測定を行う4端子検査がある。4端子検査用のプローブカードでは、接触端子のさらなる狭ピッチ化が必要であり、従来の製造方法では対応することが困難である。
接触端子の狭ピッチ化を可能にして4端子検査を実現できるプローブカード及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、開口部を備えた配線基板と、前記配線基板に形成され、前記開口部の周囲の一領域に配置された第1接続パッドと、前記配線基板に形成され、前記開口部を介して前記第1接続パッドと対向する領域に配置された第2接続パッドと、前記配線基板の開口部内に形成された樹脂部と、前記樹脂部内に埋め込まれ、一端が、前記第1接続パッドに接続され、他端が、前記樹脂部の下面から突出する第1接触端子となる第1ワイヤと、前記樹脂部内に埋め込まれ、一端が、前記第2接続パッドに接続され、他端が、前記樹脂部の下面から突出する第2接触端子となる第2ワイヤとを有し、前記第1ワイヤ及び第2ワイヤは一本のライン上に延在し、前記第1接触端子及び第2接触端子が前記ライン上に並んで配置されており、かつ、前記第1接触端子及び第2接触端子は、被検査対象の一つの電極パッドに対してペアで接触するように分離されて集約されているプローブカードが提供される。
また、その開示の他の観点によれば、開口部を備え、かつ、前記開口部の周囲の一領域に配置された第1接続パッドと、前記開口部を介して前記第1接続パッドと対向する領域に配置された第2接続パッドとを含む配線基板を用意する工程と、前記配線基板を金属基材の上に接着する工程と、前記第1接続パッドと、前記金属基材の端子位置と、前記第2接続パッドとをワイヤで順に接続して、前記金属基材の端子位置に接合部を形成する工程と、前記配線基板の開口部内に前記ワイヤを埋め込む樹脂部を形成する工程と、前記金属基材を除去する工程と、前記樹脂部の下面から研磨して前記ワイヤから前記接合部を除去することにより、前記第1接続パッドに接続される第1ワイヤと、前記第2接続パッドに接続される第2ワイヤとに分離する工程と、前記樹脂部を下面から除去して、前記第1ワイヤ及び第2ワイヤの先端部を前記樹脂部の下面からそれぞれ突出させて第1接触端子及び第2接触端子を得る工程とを有し、前記第1ワイヤ及び第2ワイヤは一本のライン上に延在し、前記第1接触端子及び第2接触端子が前記ライン上に並んで配置され、かつ、前記第1接触端子及び第2接触端子は、被検査対象の一つの電極パッドに対してペアで接触するように分離されて集約されるプローブカードの製造方法が提供される。
以下の開示によれば、プローブカードを製造する際には、まず、開口部を備えた配線基板を金属基材の上に接着する。次いで、配線基板の第1接続パッドと、開口部内の金属基材の端子位置と、開口部を介して第1接続パッドと対向する領域に配置された第2接続パッドとをワイヤで順に接続する。
次いで、ワイヤを樹脂部で封止し、金属基材を除去した後に、樹脂部を下面から研磨して接合部を除去して、第1接続パッドに接続される第1ワイヤと、第2接続パッドに接続される第2ワイヤとに分離する。その後に、第1、第2ワイヤの先端部を樹脂部の下面からそれぞれ突出させて第1、第2接触端子を得る。これによって、一つの端子位置に4端子検査用の2つの接触端子を近距離で分離させて集約することができる。
また、他の態様では、第1接触端子及び第2接触端子からなるペアの接触端子が、ワイヤの延在方向と直交する方向に千鳥配列される。以上により、4端子検査用のペアの接触端子のさらなる狭ピッチ化を図ることができる。
図1(a)〜(f)は第1実施形態のプローブカードの製造方法を示す断面図(その1)である。 図2(a)〜(c)は第1実施形態のプローブカードの製造方法を示す断面図(その2)である。 図3(a)及び(b)は第1実施形態のプローブカードの製造方法を示す断面図(その3)である。 図4(a)は図3(b)の金接合部が金ワイヤの延在方向と直交する方向に一列で配置された様子を部分平面図、図4(b)は図3(b)の金接合部が金ワイヤの延在方向と直交する方向に千鳥配列された様子を部分平面図である。 図5(a)〜(c)は第1実施形態のプローブカードの製造方法を示す断面図(その4)である。 図6は第1実施形態のプローブカードを示す断面図である。 図7(a)は図6のプローブカードを上側からみた縮小平面図であり、図7(b)は図6のプローブカードを下側からみた縮小平面図である。 図8(a)は図6の第1、第2接触端子からなるペアの端子が金ワイヤの延在方向と直交する方向に一列で配置された様子を示す部分平面図、図8(b)は図6の第1、第2接触端子からなるペアの端子が金ワイヤの延在方向と直交する方向に千鳥配列された様子を示す部分平面図である。 図9は図6のプローブカードで配線基板の電気特性を測定する様子を示す断面図である。 図10(a)及び(b)は第2実施形態のプローブカードの製造方法を示す断面図である。 図11は第2実施形態のプローブカードを示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
(第1実施形態)
図1〜図5は第1実施形態のプローブカードの製造方法を示す図、図6は第1実施形態のプローブカードを示す図である。本実施形態では、プローブカードの製造方法を説明しながらプローブカードの構造について説明する。
第1実施形態のプローブカードの製造方法では、図1(a)に示すように、まず、厚みが200μm程度の銅(Cu)箔10を用意する。銅箔10の代わりに、ニッケル(Ni)箔などを使用してもよい。
次いで、図1(b)に示すように、銅箔10上の四角状の中央領域にめっきレジスト層11をフォトリソグラフィによって形成する。さらに、図1(c)に示すように、銅箔10をめっき給電経路に利用する電解めっきにより、銅箔10の露出面に銅層12を形成する。銅層12の厚みは、10μm〜100μm程度に設定される。
その後に、図1(d)に示すように、めっきレジスト層11が除去される。これにより、銅箔10の周縁部に枠状の銅層12が厚く形成されて、銅層12の中央領域に凹部12aが形成される。
この方法の他に、厚みの厚い銅箔10の上に、中央領域に開口部が設けられたレジスト層をパターニングし、そのレジスト層をマスクにして銅箔10を厚みの途中までエッチングすることにより、凹部を形成してもよい。
次いで、図1(e)に示すように、銅箔10の中央領域に開口部13aが配置されためっきレジスト層13をフォトリソグラフィによって形成する。めっきレジスト層13の開口部13aは、銅層12の凹部12aよりも内側に配置される。具体的には、めっきレジスト層13は、銅層12の凹部12aの内壁面及び底面の外周部を覆うように配置される。
続いて、図1(f)に示すように、銅箔10をめっき給電経路に利用する電解めっきにより、めっきレジスト層13の開口部13a内の銅箔10の上に金層14を形成する。その後に、図2(a)に示すように、めっきレジスト層13が除去される。
これにより、銅層12の凹部12a内の銅箔10上に金層14が配置された状態となる。金層14は、銅箔10の上にワイヤボンディング法で金ワイヤを接合する際の密着層として形成され、その厚みは、例えば100nm〜400nm程度に設定される。
図1(e)のめっきレジスト層13の形成時に、後述する金ワイヤを接合する位置に合わせて複数のパッド形状の開口パターンを形成し、金めっき層14をその開口パターンに形成してもよい。
以上のように、本実施形態では、金属基材の好適な一例として、銅箔10の周縁部に枠状の銅層12が積層され、銅層12の凹部12aの底に金層14が形成されたものを使用する。銅箔10の代わりにニッケル箔を使用する場合は、銅層12の代わりに枠状のニッケル層を同様に電解めっきで形成してもよい。
次いで、図2(b)に示すように、厚み方向に貫通する四角状の開口部5aが中央に設けられた枠状の配線基板5を用意する。配線基板5では、第1絶縁層21の上に第1配線層31が形成されている。
第1絶縁層21の上には、第1配線層31に到達する第1ビアホールVH1が設けられた第2絶縁層22が形成されている。第2絶縁層22の上には第1ビアホールVH1を介して第1配線層31に接続される第2配線層32が形成されている。
さらに同様に、第2絶縁層22の上には、第2配線層32に到達する第2ビアホールVH2が設けられた第3絶縁層23が形成されている。第3絶縁層23の上には第2ビアホールVH2を介して第2配線層32に接続される第3配線層33が形成されている。
第1〜第3絶縁層21,22,23は樹脂などから形成され、第1〜第3配線層31,32、33は銅などから形成される。
配線基板5の開口部5aの側面は階段状に形成されている。第1絶縁層21は第2絶縁層22の端から内側に突き出る枠状の第1階段面S1を備えている。また、第2絶縁層22は第3絶縁層23の端から内側に突き出る枠状の第2階段面S2を備えている。そして、第1階段面S1及び第2階段面S2に第1接続パッドP1がそれぞれ形成されている。
さらに、配線基板5の第1接続パッドP1が配置された枠領域に開口部5aを介して対向する枠領域も同様な構造を有し、第1階段面S1及び第2階段面S2に第2接続パッドP2がそれぞれ形成されている。
第1、第2接続パッドP1、P2は、第1、第2配線層31、32にそれぞれ繋がっている。また、第1、第2接続パッドP1、P2は、表面にニッケル/金めっき層などのコンタクト層(不図示)を備えている。
このように、第1接続パッドP1と第2接続パッドP2とは開口部5aを介して対向する領域に配置されている。本実施形態では、配線基板5の少なくとも一対の対向する枠領域に第1接続パッドP1と第2接続パッドP2がそれぞれ配置されていればよいが、配線基板5の他の一対の対向する枠領域も同様な構造になっていてもよい。
配線基板5の開口部5aの面積は、前述した銅層12の凹部12aの面積よりも一回り大きな面積に設定される。
配線基板5としては各種のものを使用できるが、例えば、ガラスエポキシ樹脂を基板として使用するプリント配線板を使用することで低コスト化を図ることができる。
このようにして、開口部5aと、その周囲の一領域に配置された第1接続パッドP1と、開口部5aを介して第1接続パッドP1と対向する領域に配置された第2接続パッドP2とを含む配線基板5を用意する。
そして、図2(c)に示すように、図2(a)の構造体の銅層12の上に図2(b)の配線基板5の下面を接着層(不図示)によって接着する。これにより、配線基板5の開口部5a内に銅箔10上の金層14が露出した状態となる。接着層としては、例えば、エポキシ樹脂系の接着シート、又はエポキシ樹脂系の液状の接着剤などが使用される。
次いで、図3(a)に示すように、ワイヤボンディング法に基づいて、ワイヤボンダのキャピラリ(不図示)からはみ出した第1金ワイヤ16aの先端部を放電により球状に丸める。そして、キャピラリを下降して第1金ワイヤ16aの先端球状部を配線基板の第1接続パッドP1に接触させ、加圧しながら加熱及び超音波振動を行うことによって、第1金ワイヤ16aを第1接続パッドP1に接合する。
続いて、図3(a)に図3(b)を加えて参照すると、キャピラリを上昇させ、第1金ワイヤ16aを銅箔10上の金層14に移動し、第1金ワイヤ16aを金層14に同様に接合させる。これにより、金層14の上に第1金ワイヤ16aに繋がる金接合部Cを形成する。
金層14の表面には、各接触端子が配置される多数の端子位置Aが画定されており、第1金ワイヤ16aが金層14の所定の端子位置Aに接合されて金接合部Cが配置される。例えば、一つの端子位置は、被検査対象の一つの電極パッドの区画に対応する。
続いて、図3(b)に示すように、キャピラリを上昇させ、第1金ワイヤ16aを切らずに配線基板5の第2接続パッドP2に移動して第2金ワイヤ16bとして延ばし、第2金ワイヤ16bを第2接続パッドP2に接合させる。その後に、第2金ワイヤ16bが切断される。
上記したワイヤボンディング法の一連のステップを繰り返すことにより、配線基板5の各第1接続パッドP1と、金層14の各端子位置Aと、各第2接続パッドP2とをそれぞれ順次接合する。図3(b)では図示されていないが、配線基板5の第2階段面S2上の第1接続パッドP1及び第2接続パッドP2にも、同様に、金接合部Cに接合された金ワイヤ16が接合される。
図4(a)は、金層14の各端子位置Aに形成された金接合部Cの配列の様子を示す部分平面図である。図4(a)に示すように、各金ワイヤ16は、平面視して一本のラインLx上にそれぞれ延在し、相互に平行に並んで配列される。そして、各端子位置Aに配置された金接合部Cは、金ワイヤ16の延在方向と直交する方向Dに一列になって配置されている。
本実施形態では、後述するように、最終的には、一つの端子位置Aに配置された金接合部Cの両側に繋がる2本の第1、第2金ワイヤ16a,16bの金接合部Cとの付け根部分がペアの接触端子となり、4端子検査に対応するようになっている。
金接合部Cの配置ピッチPx(図4(a))はワイヤボンディング技術の限界スペックにより決定される。直径が10μm〜20μmの金ワイヤ16を使用する場合は、ワイヤの配置ピッチを40μm程度以下に狭ピッチ化することが可能である。
本実施形態のワイヤボンディング法を採用しない場合は、4端子検査用のペアの接触端子の間隔もワイヤボンディング技術の限界スペックにより決定され、図4(a)の配置ピッチPxと同等になる。このため、配置ピッチPx内に2つの接触端子を形成することはできず、狭ピッチでの4端子検査を実現することは困難である。
また、金ワイヤ16を金接合部Cで、一度、切断する場合は、金ワイヤ16の端部が潰れて広がるように切断される。このため、一本のラインLx上に形成された第1、第2金ワイヤ16a,16bと平行に複数の金ワイヤ16を配置する際に、隣接するライン同士の干渉を防ぐため、潰れて広がる分だけ配置ピッチPxを広く設定する必要が生じる。
しかし、本実施形態では、金ワイヤ16を金接合部Cで切断せず、連続して一本のラインLxとして形成することで、金接合部Cでの潰れによる広がりがなく、隣接するライン同士を狭ピッチで配置することができる。
また、端子位置Aにおいて、金ワイヤ16を切断せずに連続して一本のラインLx上に第1、第2ワイヤ16a,16bを形成することで、端子位置Aに対する第1ワイヤ16a及び第2ワイヤ16bの位置ずれを防止することができる。これにより、端子位置Aが狭ピッチであっても、一つの端子位置Aに2つの接触端子を対応させて配置することができる。
図4(b)に示すように、さらなる狭ピッチ化を図る場合は、金ワイヤ16の一本おきに、金接合部Cの位置を金ワイヤ16の延在方向にずらして配置して千鳥配列とする。
これにより、図4(a)の金接合部Cの配置ピッチPxの半分の位置に金接合部Cをさらに配置できるので、配置ピッチPyを図4(a)の配置ピッチPxの半分の20μm程度とすることができる。この場合も、各金ワイヤ16は、平面視して一本のラインLx上に延在する。
このように、金接合部Cを金ワイヤ16の延在方向と直交する方向Dに2列に分けて配置して千鳥配列とすることにより、金接合部Cの配置ピッチPyの狭ピッチ化を図ることができる
接触端子の数によって配線基板5の階段面の数が調整される。本実施形態では、2つの第1、第2階段面に接続パッドを配置しているが、接触端子の数に合わせて、階段数を増やすことで接続パッドの数を増加させることができる。
本実施形態では、ワイヤボンディング法で信頼性よく銅箔10の表面に金接合部Cを接合するために、密着層として銅箔10の上に金層14を形成している。しかし、必ずしも、密着層として金層14は必要ではなく、金層14を省略して、銅箔10の表面に金接合部Cを直接接合することも可能である。
また、金層14の代わりに銀(Ag)層を密着層として形成してもよい。
また、金ワイヤ16の代わりに銅ワイヤを使用し、銅箔10の上に銅接合部を形成してもよい。銅ワイヤを使用する場合においても、銅箔10の上に密着層として金層又は銀層を形成することが好ましい。
次いで、図5(a)に示すように、複数の金ワイヤ16が配置された配線基板5の開口部5aに粘度の低い液状樹脂を塗布して開口部5a内に液状樹脂を充填する。その後に、液状樹脂を加熱処理によって硬化させることにより、複数の金ワイヤ16を樹脂部40の中に埋め込む。
樹脂部40は弾性を有する樹脂材料又はゴム材料から形成される。好適な一例としては、シリコーン系の低弾性樹脂又はフッ素ゴムなどのヤング率が1MPa〜10MPaの材料が使用される。あるいは、アクリル系の低弾性樹脂、又はウレタンゴムなどを使用してもよい。
次いで、図5(b)に示すように、銅箔10及び銅層12をウェットエッチングにより除去する。銅のエッチャントとしては、塩化第二鉄水溶液、又は塩化第二銅水溶液などがある。これにより、金層14、樹脂部40及び配線基板5の第1絶縁層21に対して銅箔10及び銅層12を選択的に除去することができる。
これによって、樹脂部40の周縁側の下面と金層14の下面が露出した状態となる。樹脂部40は、図1(d)の銅層12の凹部12aに対応する突出部40xを備えて露出する。
あるいは、銅箔10の代わりに、ニッケル箔を使用する場合は、エッチャントとして、過酸化水素水と硝酸の混合液などが使用され、同様に下地に対して選択的に除去することができる。
金属基材として、銅箔10やニッケル箔をベースにしたものを例示するが、金層14、樹脂部40及び配線基板5の第1絶縁層21に対して選択的に除去できる金属であればよく、他の金属材料を使用することも可能である。
次いで、図5(c)に示すように、図5(b)の構造体の下面側において、金層14及び樹脂部をCMP(Chemical Mechanical Polishing)により研磨し、さらに露出する金接合部Cが完全に除去されるまで研磨する。
これにより、金ワイヤ16から金接合部Cが除去されたことで、第1接続パッドP1に接続された第1金ワイヤ16aと、第2接続パッドP2に接続された第2金ワイヤ16bとに分離されて独立した状態となる。
この時点では、第1、第2金ワイヤ16a,16bの先端部は樹脂部40内に埋設された状態となっており、第1、第2金ワイヤ16a,16bの研磨面と樹脂部40の研磨面とが面一となる。
次いで、図6に示すように、図5(c)の構造体の下面側の樹脂部40をドライエッチングにより所定の厚み分だけ金ワイヤ16に対して選択的に除去する。第1、第2金ワイヤ16a,16bの先端部が分離して独立した状態で露出する厚み分を樹脂部40の下面から除去する。
ドライエッチングとしては、CF4/O2系のエッチングガスを使用する等方性エッチングが好適に採用される。
これにより、第1、第2金ワイヤ16a,16bの先端部が樹脂部40の下面からそれぞれ突出して第1接触端子T1及び第2接触端子T2が得られる。樹脂部40の下面からの第1、第2接触端子T1,T2の突出高さHは、例えば0.1μm程度であるが、10μm〜20μm程度で突出させてもよい。
以上により、第1実施形態のプローブカード1が得られる。
図6に示すように、第1実施形態のプローブカード1は、前述した図2(b)で説明した中央に開口部5aが設けられた枠状の配線基板5を備えている。配線基板5には、開口部5aを介して対向する領域に第1接続パッドP1及び第2接続パッドP2がそれぞれ配置されている。
配線基板5の開口部5aには樹脂部40が充填されている。樹脂部40は配線基板5の下面から突出する突出部40xを備えている。そして、樹脂部40に第1金ワイヤ16a及び第2金ワイヤ16bが埋め込まれている。第1金ワイヤ16aは、一端が、第1接続パッドP1に接続され、他端が、樹脂部40の下面から突出して第1接触端子T1となっている。
また、第2金ワイヤ16bは、一端が、第2接続パッドP2に接続され、他端が、樹脂部40の下面から突出して第2接触端子T2となっている。
図7(a)は図6を上面側Uからみた縮小平面図、図7(b)は図6を下面側Lからみた縮小平面図である。
図6に図7(a)を加えて参照すると、配線基板5の中央の四角状の開口部5aに樹脂部40が充填されている。また、配線基板5の四辺の枠領域に第3配線層33(パッド)がそれぞれ並んで配置されている。
また、図6に図7(b)を加えて参照すると、樹脂部40の突出部40xの下面の各端子位置Aに第1、第2接触端子T1,T2がそれぞれ配置され、第1、第2接触端子T1,T2からなるペアの端子が一列に並んで配置されている。
本実施形態のプローブカード1は4端子検査に対応するようになっている。第1接触端子T1及び第2接触端子T2が4端子検査用のペアの端子であり、被検査対象の一つの電極パッドに対応する端子位置Aに分離されて集約されている。
図6及び図7(b)に示すように、一つの端子位置Aに4端子検査用の2つの第1、第2接触端子T1,T2が近距離で並んで配置される。図6の第1、第2接触端子T1,T2の間隔Dは、例えば、2μm〜5μm程度設定される。
図8(a)には、前述した図4(a)のように金接合部Cを一列で配置した場合に得られる接触端子の配列の様子が示されている。図8(a)は図6を上面側から透視的にみた部分平面図である。図8(a)において、金ワイヤ16の部分は白抜きで示され、第1、第2接触端子T1,T2の部分は塗りつぶし部で示されている。
図6に図8(a)を加えて参照すると、第1ワイヤ16a及び第2ワイヤ16bは、一本のラインLx上に延在している。第1ワイヤ16aの先端部からなる第1接触端子T1と、第2ワイヤ16bの先端部からなる第1接触端子T2とが、そのラインLx上の端子位置Aに並んで配置されている。
また、第1ワイヤ16a及び第2ワイヤ16bからなる複数のペアのワイヤが、配線基板5の開口部5a内で平行に並んで配置されている。そして、第1接触端子T1及び第2接触端子T2からなるペアの端子が、第1、第2ワイヤ16a,16bの延在方向と直交する方向Dに一列に並んで配置されている。
また、図8(b)には、前述した図4(b)のように金接合部Cを千鳥配列した場合に得られる接触端子の配列の様子が示されている。図8(b)においても、金ワイヤ16の部分は白抜きで示され、第1、第2接触端子T1,T2の部分は塗りつぶし部で示されている。
図8(b)に示すように、上記した図8(a)と同様に、第1ワイヤ16a及び第2ワイヤ16bは、一本のラインLx上に延在している。第1ワイヤ16aの先端部からなる第1接触端子T1と、第2ワイヤ16bの先端部からなる第2接触端子T2とが、そのラインLx上の端子位置Aに並んで配置されている。
前述した図4(b)では、端子位置Aを千鳥配列で画定し、その端子位置Aに金接合部Cを配置したので、金接合部Cが除去されて得られる2つの第1、第2接触端子T1,T2においても千鳥配列で配置される。
このようにして、第1、第2接触端子T1,T2からなる複数のペアの端子が、第1、第2金ワイヤ16a,16bの延在方向と直交する方向Dに2列で配置されて千鳥配列されている。
前述した図4(b)で説明したように、端子位置Aを千鳥配置とすることにより、2つの第1、第2接触端子T1,T2からなるペアの端子同士の配置ピッチPyを図8(a)のペアの端子同士の配置ピッチPxの半分に狭くすることができる。
また、図6の部分拡大断面図に示すように、各接触端子Tの先端の接触面CSは平坦面となっている。さらに、接触端子Tは金ワイヤ16の先端部からなるので、樹脂部40から突出する接触端子Tの直径W1は、樹脂部40内に埋設された金ワイヤ16の直径W2と同じである。
また、2つの第1、第2接触端子T1,T2は、先端側になるにつれてそれらの間隔が狭くなるように、相互に逆の方向に傾斜している。
本実施形態では、接触端子Tとして、従来技術と違って、金ワイヤ16よりも太い球形状などの端子を用いないため、一つの接触端子Tの直径を小さくすることができる。このため、2つの第1、第2接触端子T1,T2を狭い間隔で並べたペアの接触端子Tを形成することができる。その結果、被検査対象の電極パッドの狭ピッチ化にも対応できる4端子検査用のプローブカードを構築することができる。
複数の金ワイヤ16は樹脂部40の中に埋め込まれて樹脂部40で保持されている。樹脂部40はシリコーン系の低弾性樹脂やフッ素ゴムなどから形成され、適度な弾性を有する。
金ワイヤ16は樹脂部40の中で引き回しされて、金ワイヤ16の先端部が樹脂部40の突出部40xの下面から突出して接触端子Tとなっている。これにより、弾性を有する樹脂部40を下側に押圧する際に、各接触端子Tに適切な接触圧をかけることができる。
樹脂部40の突出部40xを備えることで、樹脂部40がより弾性変形しやすくなり、接触端子Tの被検査対象への接触を安定させることできる。
なお、樹脂部40の突出部40xが不要な場合は、突出部40xを省略してもよい。この場合は、前述した図1(b)〜図1(d)の工程が省略され、図6のプローブカード1において、樹脂部40の下面と配線基板5の下面とが面一の構造になる。
また、本実施形態のプローブカード1は、接触端子T及び、接触端子Tと配線基板5とを電気的に接続するための配線を単一の金ワイヤ16によって一体的に形成することができる。このため、プローブカードを歩留りよく低コストで製造することができる。
次に、第1実施形態のプローブカード1を使用して被検査対象の電気特性を測定する方法について説明する。
図9に示すように、プローブカード1の第3配線層33(パッド)に計測器などの検査用装置(不図示)の端子が電気的に接続され、検査用装置からプローブカード1を介して被検査対象に各種の試験信号が供給されて被検査対象の電気特性が測定される。
図9には、インターポーザなどの配線基板の電気特性を測定する例が示されている。ステージ6の上に配置された測定用の配線基板50の電極パッド52にプローブカード1の接触端子Tが接触するように、プローブカード1を配線基板50の上に配置する。
図9の部分拡大図に示すように、本実施形態のプローブカード1は4端子検査に対応するようになっている。測定用の配線基板50の一つの電極パッド52に、第1金ワイヤ16aに接続された第1接触端子T1と、別の第2金ワイヤ16bに接続された第2接触端子T2とが分離された状態でペアになって接触する。
例えば、第1接触端子T1に接続される回路が電流供給回路となり、第2接触端子T2に接続される回路が電圧測定回路となる。
一般的な2端子検査では、プローブカード1の配線抵抗、及び接触端子Tと測定用の配線基板50の電極パッド52との接触抵抗を含むため、配線基板50のみの抵抗値を精密に測定することは困難である。
しかし、4端子検査を採用することにより、電流を流す回路と電圧を測定する回路とを独立させるため、配線抵抗や接触抵抗を無視できるようなり、配線基板50の抵抗値を精密に測定することができる。
さらに、プローブカード1の樹脂部40の上に押圧機構54を配置し、樹脂部40を下側に押圧する。押圧機構54の押圧力は、ロードセルなどの荷重検出手段で検出されて調整される。
前述したように、樹脂部40は適度な弾性を有するため、押圧機構54からの押圧力に追随して全ての接触端子Tを適度な接触圧で配線基板50の電極パッド52に押し付けることができる。
しかも、樹脂部40は配線基板5の下面から突き出る突出部40xを備えているので、樹脂部40がより弾性変形しやすくなり、接触端子Tの接触の安定性を向上させることができる。
このように、本実施形態のプローブカード1は、接触端子Tの接触圧を調整するための押圧機構54を備えている。これにより、検査用装置から電流を配線基板50に供給することに基づいて、配線基板50の抵抗値の測定などの電気的な検査を信頼性よく行うことができる。
本実施形態では、配線基板50の電極パッド52がエリアアレイ状に配置されている場合は、一列ずつスキャンさせることで、配線基板50の全ての電極パッド52の電気特性を測定することができる。
なお、本実施形態では、被検査対象として、インターポーザなどの配線基板50を例示した。この他に、半導体回路が形成されたシリコンウェハなどの半導体基板、あるいは、配線基板に半導体チップが実装されたモジュール基板などの各種の電子部品の電気的な検査に使用することができる。
また、本実施形態の製造方法を使用して、2端子検査用のプローブカードを製造してもよい。
(第2実施形態)
図10は第2実施形態のプローブカードの製造方法を示す図、図11は第2実施形態のプローブカードを示す図である。第2実施形態では、絶縁被覆付きの金ワイヤを使用する。
第2実施形態のプローブカードの製造方法では、図10(a)示すように、第1実施形態で使用した金ワイヤ16の代わりに、絶縁被覆付きの金ワイヤ66を使用する。絶縁被覆付きの金ワイヤ66は、金ワイヤ部66aと、その外面に被覆された樹脂などからなる絶縁被覆部66bとにより形成される。
そして、第1実施形態の図3(a)〜図3(b)と同様に、配線基板5の第1接続パッドP1と、金層14の端子位置Aと、第2接続パッドP2とを絶縁被覆付きの金ワイヤ66で接続する。絶縁被覆付きの金ワイヤ66では、ワイヤボンディングする際に絶縁被覆部66bが破れて金ワイヤ部66aが各箇所に接合される。
このようにして、第1実施形態と同様に、配線基板5の第1接続パッドP1と、銅箔10上の金層14の各端子位置Aと、第2接続パッドP2とが金ワイヤ部66aで接合され、金層14の各端子位置Aに金接合部Cが形成される。
次いで、図10(b)に示すように、第1実施形態の図5(a)〜図5(c)と同一の工程を遂行することにより、絶縁被覆付きの金ワイヤ66の研磨面と樹脂部40の研磨面とを面一にする。
その後に、図11に示すように、第1実施形態の図6と同様な方法により、樹脂部40の下面から樹脂部40をドライエッチングによって所定の厚み分だけ除去する。金ワイヤ部66aの先端部が分離して独立した状態で露出する厚み分を樹脂部40の下面から除去する。
このとき、金ワイヤ部66aを被覆する絶縁被覆部66bが樹脂部40と同時にエッチングされて除去され、金ワイヤ部66の先端部が露出する。
これにより、樹脂部40の下面から金ワイヤ部66aの先端部が突出して、各端子位置Aに第1、第2接触端子T1,T2がそれぞれ得られる。以上により、第2実施形態のプローブカード2が製造される。
図11の部分拡大断面図に示すように、各接触端子Tの先端の接触面CSは平坦面となっている。さらに、接触端子Tは金ワイヤ部66aの先端部からなるので、樹脂部40から突出する接触端子Tの直径W3は、樹脂部40内に埋設された金ワイヤ部66aの直径W4と同じである。
また、2つの第1、第2接触端子T1,T2は、先端側になるにつれてそれらの間隔が狭くなるように、相互に逆の方向に傾斜している。
第2実施形態では、絶縁被覆付きの金ワイヤ66を使用するので、ワイヤ同士が接触しても電気ショートが発生するおそれがない。このため、ワイヤ同士の接触を気にする必要がないので、ワイヤの引き回しの自由度を向上させることができる。従って、狭ピッチでのワイヤボンディングが可能になり、接触端子のさらなる狭ピッチ化を図ることができる。
第2実施形態のプローブカード2は、第1実施形態のプローブカード1と同様な効果を奏する。
1,2,…プローブカード、5…配線基板、5a,13a…開口部、6…ステージ、10…銅箔、11,13…めっきレジスト層、12…銅層、12a…凹部、14…金層、16…金ワイヤ、16a…第1金ワイヤ、16b…第2金ワイヤ、21…第1絶縁層、22…第2絶縁層、23…第3絶縁層、31…第1配線層、32…第2配線層、33…第3配線層、40…樹脂部、40x…突出部、50…測定用の配線基板、52…電極パッド、54…押圧機構、66…絶縁被覆付の金ワイヤ、66a…金ワイヤ部、66b…絶縁被覆部、A…端子位置、C…金接合部、CS…接触面、P1…第1接続パッド、P2…第2接続パッド、S1…第1階段面、S2…第2階段面、T…接触端子、T1…第1接触端子、T2…第2接触端子、VH1…第1ビアホール、VH2…第2ビアホール。

Claims (10)

  1. 開口部を備えた配線基板と、
    前記配線基板に形成され、前記開口部の周囲の一領域に配置された第1接続パッドと、
    前記配線基板に形成され、前記開口部を介して前記第1接続パッドと対向する領域に配置された第2接続パッドと、
    前記配線基板の開口部内に形成された樹脂部と、
    前記樹脂部内に埋め込まれ、一端が、前記第1接続パッドに接続され、他端が、前記樹脂部の下面から突出する第1接触端子となる第1ワイヤと、
    前記樹脂部内に埋め込まれ、一端が、前記第2接続パッドに接続され、他端が、前記樹脂部の下面から突出する第2接触端子となる第2ワイヤとを有し、
    前記第1ワイヤ及び第2ワイヤは一本のライン上に延在し、前記第1接触端子及び第2接触端子が前記ライン上に並んで配置されており、かつ、
    前記第1接触端子及び第2接触端子は、被検査対象の一つの電極パッドに対してペアで接触するように分離されて集約されていることを特徴とするプローブカード。
  2. 前記第1接触端子及び第2接触端子の各直径は、前記樹脂部内の前記第1ワイヤ及び第2ワイヤの各直径と同じであり、かつ、前記第1接触端子及び第2接触端子の先端の接触面は、平坦面となっていることを特徴とする請求項1に記載のプローブカード。
  3. 前記第1ワイヤ及び第2ワイヤからなる複数のペアのワイヤが、前記配線基板の開口部内に平行に並んで配置されており、
    前記第1接触端子及び第2接触端子からなるペアの接触端子が、前記ワイヤの延在方向と直交する方向に一列に並んで配置されていることを特徴とする請求項1又は2に記載のプローブカード。
  4. 前記第1ワイヤ及び第2ワイヤからなる複数のペアのワイヤが、前記配線基板の開口部内に平行になって並んで配置されており、
    前記第1接触端子及び第2接触端子からなるペアの接触端子が、前記ワイヤの延在方向と直交する方向に千鳥配列されていることを特徴とする請求項1又は2に記載のプローブカード。
  5. 前記第1、第2ワイヤは、絶縁被覆付ワイヤであることを特徴とする請求項1乃至4のいずれか一項に記載のプローブカード。
  6. 開口部を備え、かつ、前記開口部の周囲の一領域に配置された第1接続パッドと、前記開口部を介して前記第1接続パッドと対向する領域に配置された第2接続パッドとを含む配線基板を用意する工程と、
    前記配線基板を金属基材の上に接着する工程と、
    前記第1接続パッドと、前記金属基材の端子位置と、前記第2接続パッドとをワイヤで順に接続して、前記金属基材の端子位置に接合部を形成する工程と、
    前記配線基板の開口部内に前記ワイヤを埋め込む樹脂部を形成する工程と、
    前記金属基材を除去する工程と、
    前記樹脂部の下面から研磨して前記ワイヤから前記接合部を除去することにより、前記第1接続パッドに接続される第1ワイヤと、前記第2接続パッドに接続される第2ワイヤとに分離する工程と、
    前記樹脂部を下面から除去して、前記第1ワイヤ及び第2ワイヤの先端部を前記樹脂部の下面からそれぞれ突出させて第1接触端子及び第2接触端子を得る工程と
    を有し、
    前記第1ワイヤ及び第2ワイヤは一本のライン上に延在し、前記第1接触端子及び第2接触端子が前記ライン上に並んで配置され、かつ、
    前記第1接触端子及び第2接触端子は、被検査対象の一つの電極パッドに対してペアで接触するように分離されて集約されることを特徴とするプローブカードの製造方法。
  7. 前記第1接触端子及び第2接触端子の各直径は、前記樹脂部内の前記第1ワイヤ及び第2ワイヤの各直径と同じであり、かつ、前記第1接触端子及び第2接触端子の先端の接触面は、平坦面となっていることを特徴とする請求項6に記載のプローブカードの製造方法。
  8. 前記第1ワイヤ及び第2ワイヤからなる複数のペアのワイヤが、前記配線基板の開口部内に平行に並んで配置され、
    前記第1接触端子及び第2接触端子からなるペアの接触端子が、前記ワイヤの延在方向と直交する方向に一列に並んで配置されることを特徴とする請求項6又は7に記載のプローブカードの製造方法。
  9. 前記第1ワイヤ及び第2ワイヤからなる複数のペアのワイヤが、前記配線基板の開口部内に平行になって並んで配置され、
    前記第1接触端子及び第2接触端子からなるペアの接触端子が、前記ワイヤの延在方向と直交する方向に千鳥配列されていることを特徴とする請求項6又は7に記載のプローブカードの製造方法。
  10. 前記ワイヤは、絶縁被覆付ワイヤであることを特徴とする請求項6乃至9のいずれか一項に記載のプローブカードの製造方法。
JP2013150337A 2013-07-19 2013-07-19 プローブカード及びその製造方法 Active JP6092729B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013150337A JP6092729B2 (ja) 2013-07-19 2013-07-19 プローブカード及びその製造方法
US14/327,745 US9476913B2 (en) 2013-07-19 2014-07-10 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013150337A JP6092729B2 (ja) 2013-07-19 2013-07-19 プローブカード及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015021851A true JP2015021851A (ja) 2015-02-02
JP2015021851A5 JP2015021851A5 (ja) 2016-05-12
JP6092729B2 JP6092729B2 (ja) 2017-03-08

Family

ID=52343102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013150337A Active JP6092729B2 (ja) 2013-07-19 2013-07-19 プローブカード及びその製造方法

Country Status (2)

Country Link
US (1) US9476913B2 (ja)
JP (1) JP6092729B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101838875B1 (ko) * 2016-03-25 2018-03-15 주식회사 제다온 반도체 검사장치용 인터페이스 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6246507B2 (ja) * 2012-11-05 2017-12-13 新光電気工業株式会社 プローブカード及びその製造方法
JP6208486B2 (ja) * 2013-07-19 2017-10-04 新光電気工業株式会社 プローブカード及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154054A (ja) * 1983-02-23 1984-09-03 Hitachi Ltd ワイヤおよびそれを用いた半導体装置
JPH09229963A (ja) * 1996-02-23 1997-09-05 Matsushita Electric Ind Co Ltd 電子部品検査用接触体とその製造方法およびそれを用いた検査方法
JPH1019931A (ja) * 1996-06-28 1998-01-23 Shin Etsu Polymer Co Ltd 検査用プローブ
US5785538A (en) * 1995-11-27 1998-07-28 International Business Machines Corporation High density test probe with rigid surface structure
US6791344B2 (en) * 2000-12-28 2004-09-14 International Business Machines Corporation System for and method of testing a microelectronic device using a dual probe technique
JP2005077322A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd プローブカード
JP2005172603A (ja) * 2003-12-10 2005-06-30 Nidec-Read Corp 基板検査装置及びこれに用いられる接続治具の製造方法
US7271606B1 (en) * 2005-08-04 2007-09-18 National Semiconductor Corporation Spring-based probe pin that allows kelvin testing
JP2007329491A (ja) * 1994-11-15 2007-12-20 Formfactor Inc 柔軟性ワイヤからの電気的接触構造
JP2009538428A (ja) * 2006-05-23 2009-11-05 インテグレーテッド テクノロジー コーポレーション パワーデバイスの高電流プローブ試験用プローブ針の保護方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100815A (en) * 1997-12-24 2000-08-08 Electro Scientific Industries, Inc. Compound switching matrix for probing and interconnecting devices under test to measurement equipment
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
JP2000294311A (ja) 1999-04-12 2000-10-20 Shin Etsu Polymer Co Ltd 電気コネクタとその製造方法
JP4014912B2 (ja) 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
JP2005091065A (ja) * 2003-09-16 2005-04-07 Oki Electric Ind Co Ltd 半導体装置への動作電圧供給装置及び動作電圧供給方法
US7119571B2 (en) * 2004-11-24 2006-10-10 Applied Materials, Inc. Test structure design for reliability test
US7030633B1 (en) * 2004-12-03 2006-04-18 Chunong Qiu Four-terminal methods for resistivity measurement of semiconducting materials
JP4774071B2 (ja) * 2007-04-05 2011-09-14 ルネサスエレクトロニクス株式会社 プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
JP2009192309A (ja) * 2008-02-13 2009-08-27 Shinko Electric Ind Co Ltd 半導体検査装置
JP2011061112A (ja) * 2009-09-14 2011-03-24 Shinko Electric Ind Co Ltd 半導体チップ積層体及び製造方法
JP6246507B2 (ja) * 2012-11-05 2017-12-13 新光電気工業株式会社 プローブカード及びその製造方法
JP6208486B2 (ja) * 2013-07-19 2017-10-04 新光電気工業株式会社 プローブカード及びその製造方法
JP6189187B2 (ja) * 2013-11-19 2017-08-30 新光電気工業株式会社 プローブカード及びプローブカードの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154054A (ja) * 1983-02-23 1984-09-03 Hitachi Ltd ワイヤおよびそれを用いた半導体装置
JP2007329491A (ja) * 1994-11-15 2007-12-20 Formfactor Inc 柔軟性ワイヤからの電気的接触構造
US5785538A (en) * 1995-11-27 1998-07-28 International Business Machines Corporation High density test probe with rigid surface structure
JPH09229963A (ja) * 1996-02-23 1997-09-05 Matsushita Electric Ind Co Ltd 電子部品検査用接触体とその製造方法およびそれを用いた検査方法
JPH1019931A (ja) * 1996-06-28 1998-01-23 Shin Etsu Polymer Co Ltd 検査用プローブ
US6791344B2 (en) * 2000-12-28 2004-09-14 International Business Machines Corporation System for and method of testing a microelectronic device using a dual probe technique
JP2005077322A (ja) * 2003-09-02 2005-03-24 Matsushita Electric Ind Co Ltd プローブカード
JP2005172603A (ja) * 2003-12-10 2005-06-30 Nidec-Read Corp 基板検査装置及びこれに用いられる接続治具の製造方法
US7271606B1 (en) * 2005-08-04 2007-09-18 National Semiconductor Corporation Spring-based probe pin that allows kelvin testing
JP2009538428A (ja) * 2006-05-23 2009-11-05 インテグレーテッド テクノロジー コーポレーション パワーデバイスの高電流プローブ試験用プローブ針の保護方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101838875B1 (ko) * 2016-03-25 2018-03-15 주식회사 제다온 반도체 검사장치용 인터페이스 및 그 제조방법

Also Published As

Publication number Publication date
JP6092729B2 (ja) 2017-03-08
US9476913B2 (en) 2016-10-25
US20150022230A1 (en) 2015-01-22

Similar Documents

Publication Publication Date Title
JP6246507B2 (ja) プローブカード及びその製造方法
JP5606695B2 (ja) 接続端子付き基板
JP2006108236A (ja) 貫通電極付基板の製造方法
JPH09281144A (ja) プローブカードとその製造方法
JP5276895B2 (ja) プローブカード及びその製造方法
JP5408602B2 (ja) 多層配線基板
KR20060133910A (ko) 반도체집적회로장치의 제조 방법
KR101582956B1 (ko) 반도체 테스트 소켓 및 그 제조방법
KR101566173B1 (ko) 반도체 테스트 소켓 및 그 제조방법
JP6092729B2 (ja) プローブカード及びその製造方法
KR101556216B1 (ko) 반도체 테스트 소켓 및 그 제조방법
JP6208486B2 (ja) プローブカード及びその製造方法
TWI434044B (zh) 探針卡及其製作方法
KR101728399B1 (ko) 켈빈 테스트용 프로브, 켈빈 테스트용 프로브 모듈 및 그 제조방법
KR101745884B1 (ko) 초정밀 레이저를 활용한 소켓 및 그 제조방법
JP5643477B2 (ja) コンタクトプローブ
JP6520343B2 (ja) 電極シートおよび電極シートの製造方法
JP5164543B2 (ja) プローブカードの製造方法
KR100896502B1 (ko) 실리콘 탐침 카드 조립체 및 이의 접합 방법
KR100806383B1 (ko) 프로브 카드 제조 방법
TWI241669B (en) Planarizing and testing of BGA packages
JP2001298059A (ja) 検査用プローブ基板及びその製造方法
JP2001242219A (ja) 検査用プローブ基板及びその製造方法
JP2009300079A (ja) コンタクトプローブ及びプローブカード
JP4401627B2 (ja) コンタクトプローブの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170209

R150 Certificate of patent or registration of utility model

Ref document number: 6092729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150