JP6246507B2 - プローブカード及びその製造方法 - Google Patents

プローブカード及びその製造方法 Download PDF

Info

Publication number
JP6246507B2
JP6246507B2 JP2013129815A JP2013129815A JP6246507B2 JP 6246507 B2 JP6246507 B2 JP 6246507B2 JP 2013129815 A JP2013129815 A JP 2013129815A JP 2013129815 A JP2013129815 A JP 2013129815A JP 6246507 B2 JP6246507 B2 JP 6246507B2
Authority
JP
Japan
Prior art keywords
wire
layer
probe card
contact
contact terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013129815A
Other languages
English (en)
Other versions
JP2014112072A (ja
JP2014112072A5 (ja
Inventor
亮 深澤
亮 深澤
堀内 道夫
道夫 堀内
徳武 安衛
安衛 徳武
勇一 松田
勇一 松田
光浩 相澤
光浩 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013129815A priority Critical patent/JP6246507B2/ja
Priority to US14/064,608 priority patent/US9488677B2/en
Publication of JP2014112072A publication Critical patent/JP2014112072A/ja
Publication of JP2014112072A5 publication Critical patent/JP2014112072A5/ja
Application granted granted Critical
Publication of JP6246507B2 publication Critical patent/JP6246507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明はプローブカード及びその製造方法に関する。
配線基板などの被検査対象の電気特性の測定は、被検査対象の多数の電極パッドにプローブカードの接触端子を接触させて導通をとることにより行われる。
特開2011−64705号公報 特開2011−122843号公報 特開2011−237391号公報
近年では、被検査対象の電極パッドの狭ピッチ化が進められており、それに対応するためにプローブカードの接触端子の狭ピッチ化が必要になる。また、被検査対象の電極パッドが損傷したり、コンタクト不良が発生しないように、プローブカードの接触端子の接触圧を制御する技術が求められる。
接触端子を狭ピッチ化できると共に、信頼性よく被検査対象の電気測定を行うことができるプローブカード及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、絶縁層と、前記絶縁層の上に形成された配線層とを備えた配線基板と、前記配線基板の絶縁層及び配線層を厚み方向に貫通して形成された開口部と、前記開口部の周辺の前記配線基板の上面に配置されると共に、前記開口部の内面から露出して形成され、かつ、前記配線層に接続された接続パッドと、前記配線基板の開口部に形成されると共に、弾性を有する材料から形成され、かつ、前記接続パッドを埋め込む樹脂部と、前記樹脂部の下面から突出する柱状の接触部と、前記接触部の上に配置されると共に、前記樹脂部に埋め込まれ、かつ、前記接触部よりも幅広な凸状部とを備えた接触端子であって、先端の接触面が平坦面となった前記接触端子と、前記樹脂部の中に埋め込まれ、前記接触端子と前記接続パッドとを接続するワイヤとを有し、前記接触端子と前記ワイヤとは同じ金属から形成され、前記接触端子の直径は前記ワイヤの直径よりも大きく、前記接触端子の一方の端側の前記ワイヤとの接続部が前記樹脂部に埋め込まれ、前記接触端子の他方の端側は前記樹脂部から露出しているプローブカードが提供される。
また、その開示の他の観点によれば、第1金属層の上にめっきレジストをパターニングする工程と、電解めっきにより、前記第1金属層の露出面に第2金属層を形成する工程と、前記めっきレジストを除去して、前記第2金属層に凹部を形成する工程とを含む方法により、表面領域に複数の前記凹部を形成した金属基材を用意する工程と、絶縁層と、前記絶縁層の上に形成された配線層と、前記絶縁層及び配線層を厚み方向に貫通して形成された開口部と、前記開口部の周辺の前記配線基板の上面に配置されると共に、前記開口部の内面から露出して形成され、かつ、前記配線層に接続された接続パッドとを備えた配線基板を用意する工程と、前記配線基板の開口部から前記金属基材の複数の凹部が露出するように、前記配線基板を前記金属基材の上に接着する工程と、ワイヤボンディング法により、前記金属基材の凹部の全体にワイヤの先端部からなる金属電極を埋め込んで接触端子を形成すると共に、前記接触端子と前記配線基板の接続パッドとを前記ワイヤで接続する工程と、前記配線基板の開口部内に、弾性を有する材料からなる樹脂部を形成して、前記ワイヤを前記樹脂部で埋め込む工程と、前記金属基材を除去して、前記ワイヤと一体的に繋がり、前記樹脂部の下面から突出する前記接触端子を露出させる工程とを有し、前記接触端子と前記ワイヤとは同じ金属から形成され、前記接触端子の直径は前記ワイヤの直径よりも大きく形成されるプローブカードの製造方法が提供される。
以下の開示によれば、プローブカードにおいて、配線基板の開口部に樹脂部が充填され、樹脂部の下面に配置された接触端子が樹脂部に埋め込まれたワイヤを介して配線基板の接続パッドに接続されている。弾性を有する樹脂部を採用することにより、樹脂部を押圧することで接触端子に適切な接触圧をかけることができる。
また、ワイヤはワイヤボンディング法で形成されるので、接触端子の狭ピッチ化を図ることができる。さらには、4端子検査にも容易に対応することができる。
図1(a)〜(c)は第1実施形態のプローブカードの製造方法を示す断面図(その1)である。 図2(a)及び(b)は第1実施形態のプローブカードの製造方法を示す断面図(その2)である。 図3(a)及び(b)は第1実施形態のプローブカードの製造方法を示す断面図(その3)である。 図4(a)及び(b)は第1実施形態のプローブカードの製造方法を示す断面図(その4)である。 図5は第1実施形態のプローブカードを示す断面図である。 図6(a)は図5のプローブカードを上側からみた縮小平面図であり、図6(b)は図5のプローブカードを下側からみた縮小平面図である 図7は図5のプローブカードで配線基板の電気特性を測定する様子を示す断面図である。 図8は第1実施形態の4端子検査に対応するプローブカードの接触端子の様子を示す断面図である。 図9(a)〜(e)は4端子検査における配線基板の接続パッド及びプローブカードの接触端子の様子を示す平面図(その1)である。 図10(a)〜(e)は4端子検査における配線基板の接続パッド及びプローブカードの接触端子の様子を示す平面図(その2)である。 図11は第1実施形態の疑似4端子検査に対応するプローブカードの接触端子の様子を断面図である。 図12(a)〜(c)は第2実施形態のプローブカードの製造方法を示す断面図(その1)である。 図13(a)及び(b)は第2実施形態のプローブカードの製造方法を示す断面図(その2)である。 図14は第2実施形態のプローブカードを示す断面図である。 図15は図14のプローブカードで配線基板の電気特性を測定する様子を示す断面図である。 図16は第3実施形態のプローブカードの製造方法を示す断面図(その1)である。 図17は第3実施形態のプローブカードの製造方法を示す断面図(その2)である。 図18(a)及び(b)は第3実施形態のプローブカードの製造方法を示す断面図(その3)である。 図19(a)及び(b)は第3実施形態のプローブカードの製造方法を示す断面図(その4)である。 図20は第3実施形態のプローブカードの製造方法を示す断面図(その5)である。 図21は第3実施形態のプローブカードを示す断面図である。 図22(a)〜(c)は第4実施形態のプローブカードの製造方法を示す断面図(その1)である。 図23(a)〜(c)は第4実施形態のプローブカードの製造方法を示す断面図(その2)である。 図24(a)及び(b)は第4実施形態のプローブカードの製造方法を示す断面図(その3)である。 図25は第4実施形態のプローブカードを示す断面図である。 図26(a)及び(b)は第5実施形態のプローブカードの製造方法を示す断面図(その1)である。 図27は第5実施形態のプローブカードの製造方法を示す断面図(その2)である。 図28(a)〜(c)は第5実施形態のプローブカードの製造方法を示す断面図(その3)である。 図29は第5実施形態のプローブカードの製造方法を示す断面図(その4)である。 図30は第5実施形態のプローブカードを示す断面図である。 図31(a)及び(b)は第6実施形態のプローブカードの製造方法を示す断面図(その1)である。 図32(a)及び(b)は第6実施形態のプローブカードの製造方法を示す断面図(その2)である。 図33は第6実施形態のプローブカードを示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
(第1実施形態)
図1〜図4は第1実施形態のプローブカードの製造方法を示す図、図5は第1実施形態のプローブカードを示す図である。本実施形態では、プローブカードの製造方法を説明しながらプローブカードの構造について説明する。
第1実施形態のプローブカードの製造方法では、図1(a)に示すように、まず、金属基材として、厚みが200μm程度の銅(Cu)箔10を用意する。銅箔10の代わりに、ニッケル(Ni)箔などの他の金属基材を使用してもよい。
次いで、図1(b)に示すように、銅箔10の上に、その四角状の表面領域に複数の開口部11aが配置されためっきレジスト11をフォトリソグラフィに基づいて形成する。さらに、図1(c)に示すように、めっきレジスト11の開口部11aを通して銅箔10を厚みの途中までウェットエッチングすることにより凹部10xを形成する。
これにより、銅箔10の四角状の表面領域に複数の凹部10xが並んで配置される。例えば、凹部10xの直径は30μm程度であり、凹部10xの深さは20μm〜50μmであり、凹部10xの配置ピッチは40μm程度である。
続いて、図2(a)に示すように、銅箔10をめっき給電経路に利用する電解めっきにより、銅箔10の凹部10xの内面に厚みが2μm〜5μmの金(Au)めっき層12を形成する。金めっき層12は、銅箔10の凹部10xの内面に沿って形成され、凹部10x内に孔が残される。
その後に、図2(b)に示すように、めっきレジスト11が除去される。これにより、銅箔10の表面の四角領域に、内面に金めっき層12が形成された複数の凹部10xが配置される。このようにして、表面領域に複数の凹部10xを形成した銅箔10を用意する。
次いで、図3(a)に示すように、厚み方向に貫通する開口部5aが中央に設けられた枠状の配線基板5を用意する。配線基板5では、第1絶縁層21の上に第1配線層31が形成されている。
第1絶縁層21の上には、第1配線層31に到達する第1ビアホールVH1が設けられた第2絶縁層22が形成されている。第2絶縁層22の上には第1ビアホールVH1を介して第1配線層31に接続される第2配線層32が形成されている。
さらに同様に、第2絶縁層22の上には、第2配線層32に到達する第2ビアホールVH2が設けられた第3絶縁層23が形成されている。第3絶縁層23の上には第2ビアホールVH2を介して第2配線層32に接続される第3配線層33が形成されている。
第1〜第3絶縁層21,22,23は樹脂などから形成され、第1〜第3配線層31,32、33は銅などから形成される。
配線基板5の開口部5aの側面は階段状に形成されている。第1絶縁層21は第2絶縁層22の端から内側に突き出るリング状の第1階段面S1を備えている。そして、第1絶縁層21の第1階段面S1の上に第1接続パッドP1が形成されている。
また、第2絶縁層22は第3絶縁層23の端から内側に突き出るリング状の第2階段面S2を備えている。そして同様に、第2絶縁層22の第2階段面S2の上に第2接続パッドP2が形成されている。
第1、第2接続パッドP1、P2は、第1、第2配線層31、32にそれぞれ繋がっている。また、第1、第2接続パッドP1、P2は、表面にニッケル/金めっき層などのコンタクト層を備えている。
配線基板5の開口部5aの面積は、前述した複数の凹部10xが配置された銅箔10の四角領域よりも一回り大きな面積に設定される。
配線基板5としては各種のものを使用できるが、例えば、ガラスエポキシ樹脂を基板として使用するプリント配線板を使用することで低コスト化を図ることができる。
このようにして、開口部5aとその周辺の上面に配置された第1、第2接続パッドP1,P2とを備えた配線基板5を用意する。
続いて、図3(b)に示すように、図3(a)の配線基板5の下面を接着層13によって銅箔10の上に接着する。これにより、配線基板5の開口部5a内に銅箔10の複数の凹部10xが一括して露出した状態となる。接着層13としては、例えば、エポキシ樹脂系の接着シート、又はエポキシ樹脂系の液状の接着剤などが使用される。
次いで、図4(a)に示すように、ワイヤボンディング法に基づいて、ワイヤボンダのキャピラリ(不図示)からはみ出した金ワイヤ16の先端部を放電により球状に丸める。そして、キャピラリを下降して金ワイヤ16の先端球状部を銅箔10の凹部10xの金めっき層12に接触させ、加熱及び超音波振動によって金めっき層12に接合する。
その後に、キャピラリを上昇させ、金ワイヤ16を配線基板5の第1接続パッドP1に移動し、金ワイヤ16と第1接続パッドP1との接合を行う。
このようにして、銅箔10の凹部10x内と配線基板5の第1接続パッドP1とを金ワイヤ16で接続する。これにより、銅箔10の凹部10xが金めっき層12及びワイヤボンダからの金電極14によって埋め込まれ、金めっき層12及び金電極14からプローブカードの接触端子Tが得られる。この時点では、プローブカードの接触端子Tは銅箔10に埋め込まれた状態となっている。
接触端子Tはそれに接続される金ワイヤ16を介して配線基板5の第1接続パッドP1に電気的に接続される。
同様なワイヤボンディング工程を繰り返すことにより、銅箔10の全ての凹部10x内に接触端子Tを形成すると共に、各接触端子Tを配線基板5の第1、第2接続パッドP1,P2に金ワイヤ16を介して電気的に接続する。
接触端子Tの数によって配線基板5の階段面の数が調整される。本実施形態では、2つの第1、第2階段面S1,S2に第1、第2接続パッドP1,P2を配置しているが、接触端子Tの数に合わせて、階段数を増やすことで接続パッドの数を増加させることができる。
本実施形態では、接触端子Tの配置ピッチはワイヤボンディング技術の限界スペックにより決定される。直径が18μmのワイヤを使用する場合は、ワイヤの配置ピッチを40μm程度に狭ピッチ化することが可能である。さらには、直径が15μmのワイヤを使用する場合は、配置ピッチを35μm程度にさらに狭ピッチ化することができる。
本実施形態では、ワイヤボンディング法で信頼性よく銅箔10の凹部10xに金電極14を充填するために、銅箔10の凹部10xに金めっき層12を形成した後に、金電極14を形成している。これ以外に、金めっき層12を省略して、銅箔10の凹部10xにワイヤボンディング法で金電極14を直接形成することも可能である。この場合は、接触端子Tは金電極14のみから形成される。
また、銅箔10の凹部10xに埋め込まれる金属電極として金電極14を例示するが、金ワイヤ16の代わりに銅ワイヤを使用し、銅箔10の凹部10xの金めっき層12の上に銅電極を埋め込んでもよい。
次いで、図4(b)に示すように、複数の金ワイヤ16が配置された配線基板5の開口部5aに粘度の低い液状樹脂を塗布して開口部5a内に液状樹脂を充填する。その後に、液状樹脂を加熱処理によって硬化させることにより、複数の金ワイヤ16を樹脂部40の中に埋め込む。
樹脂部40は弾性を有する樹脂材料又はゴム材料から形成される。好適な一例としては、シリコーン系の低弾性樹脂又はフッ素ゴムなどのヤング率が1MPa〜10MPaの材料が使用される。あるいは、アクリル系の低弾性樹脂、又はウレタンゴムなどを使用してもよい。
次いで、図5に示すように、銅箔10をウェットエッチングにより除去する。銅箔10のエッチャントとしては、塩化第二鉄水溶液、又は塩化第二銅水溶液などがある。これにより、接触端子Tの金めっき層12、樹脂部40及び接着層13に対して銅箔10を選択的に除去することができる。このようにして、樹脂部40の下面に金めっき層12及び金電極14から形成される複数の接触端子Tが得られる。
あるいは、銅箔10の代わりに、ニッケル箔を使用する場合は、エッチャントとして、過酸化水素水と硝酸の混合液などが使用され、同様に下地に対して選択的に除去することができる。
金属基材として、銅箔10やニッケル層を例示するが、接触端子T、樹脂部40及び接着層13に対して選択的に除去できる金属であればよく、他の金属材料を使用することも可能である。
以上により、図5に示すように、第1実施形態のプローブカード1が得られる。
図5に示すように、第1実施形態のプローブカード1は、前述した図3(a)で説明した中央に開口部5aが設けられた枠状の配線基板5を備えている。
配線基板5の開口部5aの側面は階段状になっており、下から順に、第1階段面S1及び第2階段面S2を備えている。第1階段面S1に第1接続パッドP1が形成され、第2階段面S2に第2接続パッドP2が形成されている。このように、配線基板5は開口部5aの周辺の上面に第1、第2接続パッドP1,P2を備えている。
図6(a)は図5を上面側Aからみた縮小平面図、図6(b)は図5を下面側Bからみた縮小平面図である。
図6(a)を加えて参照すると、配線基板5の中央の四角状の開口部5aに樹脂部40が充填されている。図6(a)の例では、配線基板5の上面側のリング状の領域にパッド状の複数の第3配線層33が並んで配置されている。
さらに、図6(b)を加えて参照すると、配線基板5の開口部5aに充填された樹脂部40の下面側に、金めっき層12及び金電極14から形成された複数の接触端子Tが並んで配置されている。接触端子Tの金めっき層12は電解めっきで形成され、金電極14はワイヤボンディング法で形成される。
金めっき層12を省略し、接触端子Tが金電極14のみから形成されるようにしてもよい。
さらに、図5に示すように、各接触端子Tは金ワイヤ16を介して配線基板5の第1、第2接続パッドP1,P2にそれぞれ電気的に接続されている。各金ワイヤ16は樹脂部40の中に埋め込まれて樹脂部40で保持されている。配線基板5の接続パッドが配置される階段面の数は、接触端子Tの数に合わせて適宜調整される。
樹脂部40はシリコーン系の低弾性樹脂やフッ素ゴムなどから形成され、適度な弾性を有する。金ワイヤ16は樹脂部40の中で引き回しされて、金ワイヤ16の先端に配置された接触端子Tが樹脂部40の下面から突出して露出している。これにより、弾性を有する樹脂部40を下側に押圧することにより、接触端子Tに適切な接触圧をかけることができる。
また、本実施形態のプローブカード1は、プリント配線板、ワイヤボンディング技術、樹脂封止、銅箔のウェットエッチングなどの従来の工場ラインで実施可能な技術によって製造することができる、このため、プローブカードを歩留りよく低コストで製造することができる。
次に、第1実施形態のプローブカード1を使用して被検査対象の電気特性を測定する方法について説明する。
図7に示すように、プローブカード1の第3配線層33(パッド)に計測器などの検査用装置(不図示)の端子が電気的に接続され、検査用装置からプローブカード1を介して被検査対象に各種の試験信号が供給されて被検査対象の電気特性が測定される。
図7には、インターポーザなどの配線基板の電気特性を測定する例が示されている。ステージ6の上に配置された測定用の配線基板50の電極パッド52にプローブカード1の接触端子が接触するように、プローブカード1を配線基板50の上に配置する。
さらに、プローブカード1の樹脂部40の上に押圧機構54を配置し、樹脂部40を下側に押圧する。押圧機構54の押圧力は、ロードセルなどの荷重検出手段で検出されて調整される。
前述したように、樹脂部40は適度な弾性を有するため、押圧機構54からの押圧力に追随して全ての接触端子Tを適度な接触圧で配線基板50の電極パッド52に押し付けることができる。
このように、本実施形態のプローブカード1は、接触端子Tの接触圧を調整するための押圧機構54を備えている。これにより、検査用装置から電流を配線基板50に供給することに基づいて、配線基板50の抵抗値の測定などの電気的な検査を信頼性よく行うことができる。
また、本実施形態のプローブカード1は、接触端子Tが樹脂部40の水平な下面から突出する構造であり、移動機構(不図示)によって被検査対象の表面上を水平方向に走査できる。このため、検査ポイントの多い被検査対象であっても迅速に検査することができる。
また、本実施形態のプローブカード1は、4端子検査によって配線基板50の抵抗値を測定することができる。一般的な2端子検査では、プローブカード1の配線抵抗、及び接触端子Tと配線基板50の電極パッド52との接触抵抗を含むため、配線基板50のみの抵抗値を精密に測定することは困難である。
しかし、4端子検査を採用することにより、電流を流す回路と電圧を測定する回路とを独立させるため、配線抵抗や接触抵抗を無視できるようなり、配線基板50の抵抗値を精密に測定することができる。
図8に示すように、本実施形態のプローブカード1は4端子検査に対応するようになっている。配線基板50の一つの電極パッド52に、第1ワイヤ16aに接続された第1接触端子T1と、第2ワイヤ16bに接続された第2接触端子T2とが分離された状態でペアになって接触する。例えば、第1接触端子T1に接続される回路が電流供給回路となり、第2接触端子T2に接続される回路が電圧測定回路となる。
図9(a)には、配線基板50の電極パッド52の配置の第1例が示されており、複数の電極パッド52が横方向及び縦方向の直線上に整列された格子配列で配置されている。
図9(a)の配線基板50の各電極パッド52に配置される図8のプローブカード1のペアの第1、第2接触端子T1,T2の配置は、図9(b)のように横方向に並んで配置されてもよいし、あるいは、図9(c)のように、縦方向に並んで配置されてもよい。
あるいは、図9(d)のように、図8のプローブカード1のペアの第1、第2接触端子T1,T2の配置は、左斜め上方向に並んで配置されてもよいし、図9(e)のように右斜め上方向に並んで配置されてもよい。
また、図10(a)には、配線基板50の電極パッド52の配置の第2例が示されており、複数の電極パッド52がパッド間のピッチの半分の位置に交互に整列された千鳥配列で配置されている。
この場合も同様に、図8のプローブカード1のペアの第1、第2接触端子T1,T2の配置は、図10(b)のように横方向に並んで配置されてもよいし、あるいは、図10(c)のように、縦方向に並んで配置されてもよい。
あるいは、図10(d)のように、図8のプローブカード1のペアの第1、第2接触端子T1,T2の配置は、左斜め上方向に並んで配置されてもよいし、図10(e)のように右斜め上方向に並んで配置されてもよい。
また、図11に示すように、配線基板50の一つの電極パッド52にプローブカード1の一つの接触端子Tを接触させ、その接触端子Tに第1ワイヤ16a及び第2ワイヤ16bが分離されて接続されるようにしてもよい。例えば、第1ワイヤ16aが電流供給回路となり、第2ワイヤ16bが電圧測定回路となる。
このように、プローブカードの一つの接触端子に、分離された2本のワイヤを接続するようにしてもよい。
この場合は、接触端子Tで電流回路及び電圧回路を共用しているため、疑似4端子検査となり、接触端子Tと配線基板50の電極パッド52との接触抵抗が含まれるが、2端子検査より精密に電気的な検査を行うことができる。
なお、本実施形態では、被検査対象として、インターポーザなどの配線基板50を例示した。この他に、半導体回路が形成されたシリコンウェハなどの半導体基板、あるいは、配線基板に半導体チップが実装されたモジュール基板などの各種の電子部品の電気的な検査に使用することができる。
また、プローブカード1の接触端子Tをエリアアレイ型で配置する例を示したが、接触端子Tを周縁のみに配置するペリフェラル型で配置してもよい。
(第2実施形態)
図12〜図13は第2実施形態のプローブカードの製造方法を示す図、図14は第2実施形態のプローブカードを示す図である。第2実施形態では、配線基板から樹脂部が外側に突出し、樹脂部の突出部に接触端子が配置される。
第2実施形態のプローブカードの製造方法では、図12(a)に示すように、まず、第1実施形態と同様な銅箔10を用意する。そして、第1実施形態で説明した複数の凹部10xが配置される銅箔10の四角領域に開口部15aが一括して設けられた第1レジスト15をフォトリソグラフィに基づいて形成する。
続いて、図12(b)に示すように、第1レジスト15の開口部15aを通して銅箔10の四角領域を厚みの途中までエッチングすることによりへこみ領域10yを形成する。銅箔10の厚みが200μm程度の場合は、銅箔10のへこみ領域10yの深さは100μm〜150μm程度に設定される。
次いで、図12(c)に示すように、第1レジスト15を除去した後に、銅箔10のへこみ領域10yに複数の開口部17aが配置された第2レジスト17を銅箔10の上にフォトリソグラフィに基づいて形成する。
続いて、同じく図12(c)に示すように、第2レジスト17の開口部17a通して銅箔10を厚みの途中までウェットエッチングすることにより複数の凹部10xを形成する。さらに、同じく図12(c)に示すように、第1実施形態の図2(a)の工程と同様に、電解めっきにより複数の凹部10xの内面に金めっき層12を形成する。
その後に、図13(a)に示すように、第2レジスト17が除去される。これより、銅箔10のへこみ領域10yに、内面に金めっき層12が形成された複数の凹部10xが配
置された状態となる。
次いで、図13(b)に示すように、第1実施形態の図3(a)及び(b)の工程と同様な方法により、中央に開口部5aが設けられた配線基板5を銅箔10の上に接着層13によって接着する。
続いて、同じく図13(b)に示すように、第1実施形態の図4(a)の工程と同様に、銅箔10の凹部10x内の金めっき層12に金電極14を接合し、金ワイヤ16によって金電極14と配線基板5の第1、第2接続パッドP1,P2とを接続する。これにより、銅箔10の凹部10xに接触端子Tを得る。
さらに、同じく図13(b)に示すように、第1実施形態の図4(b)の工程と同様に、配線基板5の開口部5aに樹脂部40を形成して金ワイヤ16を樹脂部40内に埋め込む。
その後に、図14に示すように、第1実施形態の図5の工程と同様に、銅箔10を除去して接触端子Tを露出させる。
以上により、図14に示すように、第2実施形態のプローブカード2が得られる。
図14に示すように、第2実施形態のプローブカード2では、樹脂部40が配線基板5の下面の接着層13から下側に突き出る突出部40xを備えている。
そして、樹脂部40の突出部40xの露出面に複数の接触端子Tが配置されている。樹脂部40の突出部40xの突出高さは、図12(b)の工程で銅箔10の厚みやエッチング量によって調整することができる。
その他の構造は、第1実施形態のプローブカード1と同一であるので、それらの説明は省略する。
図15に示すように、第2実施形態のプローブカード2は、第1実施形態と同様に、配線基板50の上に配置され、押圧機構54によって下側に押圧された状態で配線基板50の電気特性が測定される。
第2実施形態のプローブカード2は、接触端子Tが樹脂部40の突出部40xに配置されるため、ステージ6と配線基板5との間隔dを第1実施形態よりも広くすることができる。
これにより、ステージ6とプローブカード2と間から接触端子Tが配置された領域に光を照射することで、接触端子Tの接触状況を目視や画像認識によってチェックしやすくなる。
また、電気特性を測定する際、プローブカード2の接触端子Tと測定用の配線基板50との接触状態を向上させるために、例えば、押圧機構54の荷重を増大させる場合がある。
このとき、第1実施形態のプローブカード1のように、樹脂部40の下面と配線基板5の下面とが面一である構造では、プローブカード2の配線基板5の下面が測定用の配線基板50に接触してしまうおそれがある。
しかし、第2実施形態では、プローブカード2の配線基板5は樹脂部40の突出部40xの存在により測定用の配線基板50からより離れて配置される。しかも、樹脂部40の突出部40xを備えることで、押圧機構54の荷重を増大させても、突出部40xの弾性により荷重を小さく抑制することができる。
このため、プローブカード2の配線基板5が測定用の配線基板50に接触することなく、接触端子Tの接触状態を向上させることができ、安定して電気特性の測定を行うことができる。
第2実施形態のプローブカード2は第1実施形態と同様な効果を奏する。
(第3実施形態)
図16〜図20は第3実施形態のプローブカードの製造方法を示す図、図21は第3実施形態のプローブカードを示す図である。
第3実施形態が第1、第2実施形態と異なる点は、接触端子に接続される金ワイヤを同軸構造で形成することである。第3実施形態では、第1実施形態と同一工程及び同一要素については同一符号を付してその詳しい説明を省略する。
第3実施形態のプローブカードの製造方法では、図16に示すように、まず、第1実施形態の図4(a)と同一の構造体を用意し、配線基板5の第3絶縁層23及び第3配線層33の上に保護テープ18を貼り付ける。
次いで、図17に示すように、蒸着法により金ワイヤ16の外面に樹脂層60を形成する。樹脂層60として、パラキシレン樹脂が好適に使用される。図17の部分拡大図に示すように、蒸着による樹脂形成は等方的に付着するため、樹脂層60は金ワイヤ16の外面全体を被覆して形成される。
また、特に図示されていないが、樹脂層60は金ワイヤ16だけではなく、銅箔10、配線基板5の第1、第2階段面S1,S2、第1、第2接続パッドP1,P2を含む開口部5aの内壁全体、及び保護テープ18の上にも付着する。
続いて、図18(a)及び(b)に示すように、配線基板5のグランドパッドGPの上に形成された樹脂層60を除去して、グランドパッドGPを露出させる開口部60aを形成する。図18(a)及び(b)では、配線基板5の第1階段面S1の様子が示されており、図18(b)は図18(a)のI−Iに沿った拡大断面図である。
配線基板5のグランドパッドGPは第1、第2階段面S1,S2(図17)にそれぞれ配置されており、両者のグランドパッドGP上の樹脂層60に開口部60aがそれぞれ形成される。
次いで、図19(a)に示すように、無電解めっきにより、金ワイヤ16の外面を被覆する樹脂層60の外面に銅層62を形成する。
特に図示されていないが、銅層62は、金ワイヤ16だけではなく、銅箔10上の樹脂層60、配線基板5の第1、第2階段面S1,S2、第1、第2接続パッドP1,P2を含む開口部5aの内壁及び保護テープ18を被覆する樹脂層60の上にも付着する。無電解めっきの代わりに、蒸着法によって銅層62を形成してもよい。あるいは、銅層62の代わりに、金層を形成してもよい。
このようにして、金ワイヤ16と、それを被覆する樹脂層60と、それを被覆する銅層62とにより、同軸型ワイヤCWが形成される。
なお、金ワイヤ16、樹脂層60及び銅層62から形成される同軸型ワイヤCWを例示したが、金ワイヤ16の代わりに銅ワイヤなどを使用してもよいし、銅層62の代わりに金層などの他の金属層を使用してもよい。
このとき、図19(b)に示すように、上記した図18(b)の断面構造に金ワイヤ16を被覆する銅層62が同時に形成され、その銅層62がグランドパッドGPに樹脂層60の開口部60aを通して電気的に接続される。
このようにして、同軸型ワイヤCWの最外の銅層62が配線基板5のグランドパッドGPに接続されてグランド電位になる。
次いで、図20に示すように、配線基板5から保護テープ18を除去する。さらに、第1実施形態の図4(b)の工程と同様に、配線基板5の開口部5aに樹脂部40を形成して同軸型ワイヤCWを樹脂部40内に埋め込む。
その後に、図21に示すように、第1実施形態の図5の工程と同様に、図20の構造体から銅箔10を除去することにより、接触端子Tを露出させる。
以上により、第3実施形態のプローブカード3が得られる。
図21の部分拡大図に示すように、第3実施形態のプローブカード3は、接触端子Tに繋がるワイヤが同軸型ワイヤCWとなっている。同軸型ワイヤCWは、金ワイヤ16と、それを被覆する樹脂層60と、それを被覆する銅層62とから形成される。そして、全ての同軸型ワイヤCWの銅層62は配線基板5のグランドパッドGPに電気的に接続されている。
本実施形態のプローブカードは、エリアアレイ型の電極パッドを備えた被検査対象の電気特性の測定を可能にしており、各接触端子に接続されるワイヤの配置ピッチが100μm以下、さらには40μm〜35μm程度に狭ピッチ化されている。そして、第1実施形態の図7と同様な方法で、被検査対象の電気測定が行われる。
このようにワイヤが狭ピッチで配置された状態で被検査対象の電気測定を行うと、近接するワイヤ間での容量結合が問題になる。つまり、近接するワイヤ間にキャパシタが形成されて、それが電気測定に悪影響を与えることになる。
第3実施形態のプローブカード3では、接触端子Tに接続されるワイヤが同軸型ワイヤCWとなっているため、複数のワイヤ間の容量結合がなくなり、ワイヤを狭ピッチで配置する際に生じるノイズの問題を解決することができる。
また、同軸型ワイヤCWの最外の銅層62を配線基板5のグランドパッドGPに接続してグランド電位としているので、ノイズをより低減化することができる。
(第4実施形態)
図22〜図24は第4実施形態のプローブカードの製造方法を示す図、図25は第4実施形態のプローブカードを示す図である。第4実施形態では、銅箔の凹部内に密着用の金めっき層を形成することなく、ワイヤボンディング法によって凹部に接触端子となる金電極を密着性よく形成する方法について説明する。
第4実施形態のプローブカードの製造方法では、図22(a)に示すように、まず、第1実施形態の図1(a)と同様に、第1金属層として銅箔10を用意する。さらに、銅箔10の上にめっきレジスト19をパターニングする。めっきレジスト19は、第1実施形態の図1(c)で説明した銅箔10の凹部10xに対応する位置に島状に残される。
次いで、図22(b)に示すように、銅箔10をめっき給電経路に利用する電解めっきにより、銅箔10の露出面に第2金属層として銅層70を形成する。銅層70の厚みは、例えば、20μm〜50μmに設定される。その後に、図22(c)に示すように、めっきレジスト19をレジスト剥離液によって除去する。
これにより、銅箔10の上にかさ上げされた銅層70に複数の凹部70xが形成される。凹部70xの直径は、例えば、10μm〜20μm程度である。
銅層70の複数の凹部70xは、平坦な銅箔10の上に配置された島状のめっきレジスト19に対応して形成されるため、凹部70xはその底面が平坦面となって形成される。
このように、第4実施形態では、銅箔10(第1金属層)の上に凹部70xを備えた銅層70(第2金属層)をかさ上げして形成することにより、複数の凹部を形成した金属基材を得る。
なお、第1金属層として、銅箔10の代わりにニッケル箔を使用してもよい。この場合は、第2金属層として、銅層70以外に、同様な方法で、ニッケル層を電解めっきで形成し、ニッケル層に凹部を形成してもよい。
次いで、図23(a)に示すように、第1実施形態の図3(a)及び(b)の工程と同様な方法により、中央に開口部5aが設けられた配線基板5を銅層70の上に接着層13によって接着する。
図23(b)及び(c)は、図23(a)の銅層70の凹部70xにワイヤボンディング法に基づいて金電極を埋め込む様子を示す部分拡大断面図である。図23(b)に示すように、第1実施形態の図4(a)の工程と同様に、ワイヤボンディング法に基づいて、ワイヤボンダのキャピラリ(不図示)からはみ出した金ワイヤ80の先端部を放電により丸めて球状部82aを得る。
さらに、図23(c)に示すように、キャピラリを下降して金ワイヤ80の球状部82aを銅層70の凹部70xに配置し、加圧しながら加熱及び超音波振動を行うことによって球状部82aを凹部70x内に押し込んで埋め込む。
これにより、第1実施形態と同様に,銅層70の凹部70xがワイヤボンダからの金電極82によって埋め込まれ、金電極82から接触端子Tが得られる。
続いて、図24(a)に示すように、キャピラリ(不図示)を上昇させ、金ワイヤ80を配線基板5の第1接続パッドP1に移動し、金ワイヤ80と第1接続パッドP1との接合を行う。
このようにして、第1実施形態と同様に、銅層70の各凹部70x内と配線基板5の各第1、第2接続パッドP1,P2とを金ワイヤ80でそれぞれ接続する。
上記した図23(b)及び(c)の工程では、金ワイヤ80の球状部82aの直径は、凹部70xの直径と同等又はそれより大きく設定される。例えば、凹部70xの直径が10μm〜20μmの場合は、金ワイヤ80の球状部82aの直径は、20μm〜30μm程度に設定される。
このようにすることにより、図23(c)に示したように、凹部70xに配置される金電極82は、凹部70x内の全体にわたって充填され、凹部70xの上方から銅層70の上面に延びて形成される。
このため、金電極82は、銅層70の凹部70xの内壁及び銅層70の上面に十分に接着した状態となる。これにより、金ワイヤ80を配線基板5の第1接続パッドP1に移動する際に、金電極82が凹部70xから抜けるおそれがなくなる。
このように、銅層70の凹部70x内に密着用の金めっき層を形成することなく、銅層70の凹部70xに金電極82を密着性よく配置することができる。
続いて、図24(b)に示すように、第1実施形態の図4(b)の工程と同様に、配線基板5の開口部5aに樹脂部40を形成して金ワイヤ80を樹脂部40内に埋め込む。
その後に、図25に示すように、第1実施形態の図5の工程と同様に、銅箔10及び銅層70を除去して接触端子Tを露出させる。
以上により、第4実施形態のプローブカード4が得られる。前述したように、第4実施形態のプローブカード4の接触端子Tは、底面が平坦になった銅層70の凹部70xに金ワイヤの球状部82aが埋め込まれて形成される。
このため、接触端子Tは、樹脂部40の下面から突出する柱状の接触部Taと、その上に樹脂部40に埋め込まれた状態で配置された曲面をもった凸状部Tbとを備えて形成される。そして、接触端子Tの先端の接触面CSは平坦面となって形成される。曲面をもった凸状部Tbとしては、半球状の凸状部であることが好ましい。
また、前述したように、第4実施形態では、銅層70の凹部70xに密着用の金めっき層を形成しないため、プローブカード4の接触端子Tはワイヤボンディング法による金電極のみから形成される。
また、第4実施形態では、接触端子Tの先端の接触面CSが平坦面であるため、電気特性を測定する際の接触面積を球形状の接触端子よりも大きく確保することができる。このため、より安定して電気特性を測定することができる。
また、接触端子Tは、柱状の接触部Taよりも幅広な半球状の凸状部Tbを備えているため、半球状の凸状部Tbでは樹脂部40との接触面積が大きくなる。
このため、接触端子Tを測定用の配線基板50に接触させる際の応力がワイヤ80との接点に集中せずに、その応力を半球状の凸状部Tbから樹脂部40に分散することができる。このため、ワイヤ80と接触端子Tとの接続部分の破損を防止することができる。
実施形態のプローブカード2は第1実施形態と同様な効果を奏する。
第4実施形態のプローブカード4においても、第1実施形態の図7と同様に、配線基板50の上に配置され、押圧機構54によって下側に押圧された状態で配線基板50の電気特性が測定される。また、図8及び図9で説明したように、4端子検査に適用してもよい。
(第5実施形態)
図26〜図29は第5実施形態のプローブカードの製造方法を示す図、図30は第5実施形態のプローブカードを示す図である。第5実施形態では、第4実施形態に続いて、銅箔の凹部内に密着用の金めっき層を形成することなく、ワイヤボンディング法によって凹部に接触端子となる金電極を密着性よく形成する別の方法について説明する。
第5実施形態のプローブカードの製造方法では、図26(a)に示すように、まず、第4実施形態の図22(a)と同様に、銅箔10の上にめっきレジスト19をパターニングする。
次いで、図26(b)に示すように、第4実施形態の図22(b)と同様に、電解めっきにより銅箔10の露出面に銅層70を形成する。第5実施形態では、銅層70の厚みをめっきレジスト19の厚みより厚くなるように設定する。
このとき、図26(b)の部分拡大図に示すように、めっきレジスト19よりも上の部分の銅層70は等方的にめっきされることから、銅層70の上端部はめっきレジスト19のパターンエッジから横方向に突き出る突起部71となって形成される。
続いて、図27に示すように、めっきレジスト19をレジスト剥離液によって除去する。これにより、第4実施形態の図22(c)と同様に、銅層70に複数の凹部70xが形成される。図27の部分拡大図に示すように、銅層70の各凹部70xは、その上端の内壁に内側に突き出る突起部71を備えて形成される。
このようにして、開口上部の幅がそれよりも下側の幅よりも狭く設定されたオーバーハング形状の凹部70xが得られる。
次いで、図28(a)に示すように、第1実施形態の図3(a)及び(b)の工程と同様な方法により、中央に開口部5aが設けられた配線基板5を銅層70の上に接着層13によって接着する。
図28(b)及び(c)は、図28(a)の銅層70の凹部70xにワイヤボンディング法に基づいて金電極を埋め込む様子を示す部分拡大断面図である。図28(b)に示すように、第4実施形態の図23(b)の工程と同様に、金ワイヤ80の先端部を放電により丸めて球状部82aを得る。
さらに、図28(c)に示すように、第4実施形態の図23(c)の工程と同様な方法により、金ワイヤ80の球状部82aを凹部70x内に押し込んで、凹部70xに金属電極として金電極82を埋め込んで接触端子Tとする。
続いて、図29に示すように、第4実施形態の図24(a)と同様に、金ワイヤ80を配線基板5の第1接続パッドP1に移動し、金ワイヤ80と第1接続パッドP1との接合を行う。
このようにして、第1実施形態と同様に、銅層70の各凹部70x内と配線基板5の各第1、第2接続パッドP1,P2とを金ワイヤ80でそれぞれ接続する。
第5実施形態では、図28(c)に示したように、銅層70の各凹部70xは、内壁の上部に内側に突き出る突起部71を備えている。凹部70xの突起部71が金電極82の抜けを防止するストッパとして機能する。
このため、金ワイヤ80を配線基板5の第1接続パッドP1に移動する際に、金電極82が凹部70xから抜けるおそれがなくなる。第5実施形態では、金電極82が凹部70xに突起部71の下に回り込んで配置されるため、第4実施形態よりも金電極82の抜けをより確実に防止することができる。
このように、第4実施形態と同様に、銅層70の凹部70x内に、密着用の金めっき層を形成することなく、銅層70の凹部70xに金電極82を密着性よく形成することができる。
さらに、同じく図29に示すように、第1実施形態の図4(b)の工程と同様に、配線基板5の開口部5aに樹脂部40を形成して金ワイヤ80を樹脂部40内に埋め込む。その後に、図30に示すように、第1実施形態の図5の工程と同様に、銅箔10及び銅層70を除去して接触端子Tを露出させる。
以上により、第5実施形態のプローブカード4aが得られる。第5実施形態のプローブカード4aでは、第4実施形態のプローブカード4と同様に、接触端子Tは、樹脂部40の下面から突出する柱状の接触部Taと、その上に樹脂部40に埋め込まれた状態で配置された半球状の凸状部Tbとを備えて形成される。そして、接触端子Tの先端の接触面CSが平坦面となって形成される。
また、接触端子Tは、接触部Taと凸状部Tbとの間のリング状の部分が内側に食い込むくびれ部Txとなって形成される。
第5実施形態のプローブカード4aは第1実施形態と同様な効果を奏する。
第5実施形態のプローブカード4aにおいても、第1実施形態の図7と同様に、配線基板50の上に配置され、押圧機構54によって下側に押圧された状態で配線基板50の電気特性が測定される。また、図8及び図9で説明したように、4端子検査に適用してもよい。
(第6実施形態)
図31〜図32は第6実施形態のプローブカードの製造方法を示す図、図33は第6実施形態のプローブカードを示す図である。第6実施形態では、第4又は第5実施形態の製造方法を使用し、周辺領域よりも樹脂部を外側に突出させ、樹脂部の突出部に接触端子が配置される形態について説明する。
第6実施形態のプローブカードの製造方法では、図31(a)に示すように、まず、第4実施形態の図22(a)と同様に、銅箔10の上にめっきレジスト19をパターニングする。
次いで、図31(b)に示すように、第4実施形態の図22(b)と同様に、電解めっきにより銅箔10の露出面に銅層70を形成する。一般的に、電解めっきは、被めっき基板の周辺領域で電流密度が高くなることから、中央部よりも周辺領域の方がめっき層の厚みが厚くなる傾向がある。
この傾向が顕著になる電解めっき条件を採用することにより、めっきレジスト19が配置されていない銅箔10の周辺領域の銅層70の厚みt1が中央部の銅層70の厚みt2よりも厚く設定することができる。
次いで、図32(a)に示すように、その後に、めっきレジスト19がレジスト剥離液によって除去されて、銅層70に凹部70xが形成される。さらに、第1実施形態の図3(a)及び(b)の工程と同様な方法により、中央に開口部5aが設けられた配線基板5を銅層70の上に接着層13によって接着する。
さらに、図32(b)に示すように、第4実施形態の図24(a)に示すように、銅層70の各凹部70x内と配線基板5の第1、第2接続パッドP1,P2とを金ワイヤ80でそれぞれ接続する。その後に、同じく図32(b)に示すように、第1実施形態の図4(b)の工程と同様に、配線基板5の開口部5aに樹脂部40を形成して金ワイヤ80を樹脂部40内に埋め込む。
その後に、図33に示すように、第1実施形態の図5の工程と同様に、銅箔10及び銅層70を除去して接触端子Tを露出させる。
以上により、第6実施形態のプローブカード4bが得られる。第6実施形態のプローブカード4bは、第4実施形態のプローブカード4と同様に、接触端子Tの先端の接触面CSが平坦面となって形成される。
また、第2実施形態と同様に、樹脂部40は周辺領域よりも下側に突き出る突出部40xを備え、その突出部40xに接触端子Tが配置されている。このため、接触端子Tの接触状況を目視や画像認識によってチェックしやすくなる。
第6実施形態のプローブカード4bにおいても、第1実施形態の図7と同様に、配線基板50の上に配置され、押圧機構54によって下側に押圧された状態で配線基板50の電気特性が測定される。また、図8及び図9で説明したように、4端子検査に適用してもよい。
第6実施形態のプローブカード4bは第1、2実施形態と同様な効果を奏する。
1,2,3,4,4a,4b…プローブカード、5…配線基板、6…ステージ、10…銅箔、10x,70x…凹部、10y…へこみ領域、11…めっきレジスト、5a,11a,15a,17a,60a…開口部、12…金めっき層、13…接着層、14…金電極、15…第1レジスト、16…金ワイヤ、17…第2レジスト、18…保護テープ、19…めっきレジスト、21…第1絶縁層、22…第2絶縁層、23…第3絶縁層、31…第1配線層、32…第2配線層、33…第3配線層、40…樹脂部、40x…突出部、50…測定用の配線基板、52…電極パッド、54…押圧機構、60…樹脂層、62,70…銅層、71…突起部、80…金ワイヤ、82…金電極、82a…球状部、CS…接触面、GP…グランドパッド、P1…第1接続パッド、P2…第2接続パッド、S1…第1階段面、S2…第2階段面、T…接触端子、Ta…接触部、Tb…凸状部、Tx…くびれ部、VH1…第1ビアホール、VH2…第2ビアホール。

Claims (10)

  1. 絶縁層と、前記絶縁層の上に形成された配線層とを備えた配線基板と、
    前記配線基板の絶縁層及び配線層を厚み方向に貫通して形成された開口部と、
    前記開口部の周辺の前記配線基板の上面に配置されると共に、前記開口部の内面から露出して形成され、かつ、前記配線層に接続された接続パッドと、
    前記配線基板の開口部に形成されると共に、弾性を有する材料から形成され、かつ、前記接続パッドを埋め込む樹脂部と、
    前記樹脂部の下面から突出する柱状の接触部と、前記接触部の上に配置されると共に、前記樹脂部に埋め込まれ、かつ、前記接触部よりも幅広な凸状部とを備えた接触端子であって、先端の接触面が平坦面となった前記接触端子と、
    前記樹脂部の中に埋め込まれ、前記接触端子と前記接続パッドとを接続するワイヤと
    を有し、
    前記接触端子と前記ワイヤとは同じ金属から形成され、前記接触端子の直径は前記ワイヤの直径よりも大きく、
    前記接触端子の一方の端側の前記ワイヤとの接続部が前記樹脂部に埋め込まれ、前記接触端子の他方の端側は前記樹脂部から露出していることを特徴とするプローブカード。
  2. 絶縁層と、前記絶縁層の上に形成された配線層とを備えた配線基板と、
    前記配線基板の絶縁層及び配線層を厚み方向に貫通して形成された開口部と、
    前記開口部の周辺の前記配線基板の上面に配置されると共に、前記開口部の内面から露出して形成され、かつ、前記配線層に接続された接続パッドと、
    前記配線基板の開口部に形成されると共に、弾性を有する材料から形成され、かつ、前記接続パッドを埋め込む樹脂部と、
    前記樹脂部の下面から突出する柱状の接触部と、前記接触部の上に配置されると共に、前記樹脂部に埋め込まれ、かつ、前記接触部よりも幅広な凸状部とを備えた接触端子であって、前記接触部と前記凸状部との間のリング状の部分に内側に食い込むくびれ部が形成され、先端の接触面が平坦面となった前記接触端子と、
    前記樹脂部の中に埋め込まれ、前記接触端子と前記接続パッドとを接続するワイヤと
    を有し、
    前記接触端子と前記ワイヤとは同じ金属から形成され、前記接触端子の直径は前記ワイヤの直径よりも大きく、
    前記接触端子の一方の端側の前記ワイヤとの接続部が前記樹脂部に埋め込まれ、前記接触端子の他方の端側は前記樹脂部から露出していることを特徴とするプローブカード。
  3. 前記樹脂部は、前記配線基板の下面から突出していることを特徴とする請求項1又は2に記載のプローブカード。
  4. 前記ワイヤは、金属ワイヤの外面に樹脂層と金属層とが被覆された同軸型ワイヤであることを特徴とする請求項1乃至3のいずれか一項に記載のプローブカード。
  5. 前記プローブカードを用いて被検査対象の電気測定を行う際に、
    前記被検査対象の一つの電極パッドと、隣接する2つの前記接触端子とを接触させて行うことを特徴とする請求項1乃至4のいずれか一項に記載のプローブカード。
  6. 前記プローブカードを用いて被検査対象の電気測定を行う際に、
    前記被検査対象の一つの電極パッドと、2本の前記ワイヤが接続された一つの前記接触端子とを接触させて行うことを特徴とする請求項1乃至4のいずれか一項に記載のプローブカード。
  7. 第1金属層の上にめっきレジストをパターニングする工程と、
    電解めっきにより、前記第1金属層の露出面に第2金属層を形成する工程と、
    前記めっきレジストを除去して、前記第2金属層に凹部を形成する工程とを含む方法により、表面領域に複数の前記凹部を形成した金属基材を用意する工程と、
    絶縁層と、
    前記絶縁層の上に形成された配線層と、
    前記絶縁層及び配線層を厚み方向に貫通して形成された開口部と、
    前記開口部の周辺の前記配線基板の上面に配置されると共に、前記開口部の内面から露出して形成され、かつ、前記配線層に接続された接続パッドと
    を備えた配線基板を用意する工程と、
    前記配線基板の開口部から前記金属基材の複数の凹部が露出するように、前記配線基板を前記金属基材の上に接着する工程と、
    ワイヤボンディング法により、前記金属基材の凹部の全体にワイヤの先端部からなる金属電極を埋め込んで接触端子を形成すると共に、前記接触端子と前記配線基板の接続パッドとを前記ワイヤで接続する工程と、
    前記配線基板の開口部内に、弾性を有する材料からなる樹脂部を形成して、前記ワイヤを前記樹脂部で埋め込む工程と、
    前記金属基材を除去して、前記ワイヤと一体的に繋がり、前記樹脂部の下面から突出する前記接触端子を露出させる工程と
    を有し、
    前記接触端子と前記ワイヤとは同じ金属から形成され、前記接触端子の直径は前記ワイヤの直径よりも大きく形成されることを特徴とするプローブカードの製造方法。
  8. 前記接触端子と前記接続パッドとを接続する工程の後であって、前記樹脂部を形成する工程の前に、
    前記ワイヤの外面を樹脂層で被覆する工程と、
    前記樹脂層の外面を金属層で被覆する工程とを有し、
    前記ワイヤが同軸型ワイヤとして形成されることを特徴とする請求項に記載のプローブカードの製造方法。
  9. 前記第2金属層を形成する工程は、
    前記第2金属層の厚みを前記めっきレジストの厚みより厚く設定して、前記第2金属層の上端部に横方向に突き出る突起部を形成することを含むことを特徴とする請求項に記載のプローブカードの製造方法。
  10. 前記金属基材は銅箔であり、前記接触端子及びワイヤは金から形成されることを特徴とする請求7乃至9のいずれか一項に記載のプローブカードの製造方法。
JP2013129815A 2012-11-05 2013-06-20 プローブカード及びその製造方法 Active JP6246507B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013129815A JP6246507B2 (ja) 2012-11-05 2013-06-20 プローブカード及びその製造方法
US14/064,608 US9488677B2 (en) 2012-11-05 2013-10-28 Probe card having a wiring substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012243681 2012-11-05
JP2012243681 2012-11-05
JP2013129815A JP6246507B2 (ja) 2012-11-05 2013-06-20 プローブカード及びその製造方法

Publications (3)

Publication Number Publication Date
JP2014112072A JP2014112072A (ja) 2014-06-19
JP2014112072A5 JP2014112072A5 (ja) 2016-05-12
JP6246507B2 true JP6246507B2 (ja) 2017-12-13

Family

ID=50621789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013129815A Active JP6246507B2 (ja) 2012-11-05 2013-06-20 プローブカード及びその製造方法

Country Status (2)

Country Link
US (1) US9488677B2 (ja)
JP (1) JP6246507B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6208486B2 (ja) * 2013-07-19 2017-10-04 新光電気工業株式会社 プローブカード及びその製造方法
JP6092729B2 (ja) * 2013-07-19 2017-03-08 新光電気工業株式会社 プローブカード及びその製造方法
JP6455022B2 (ja) * 2014-08-22 2019-01-23 大日本印刷株式会社 プローブカード及びそれを用いた半導体装置の製造方法
WO2018118075A1 (en) 2016-12-23 2018-06-28 Intel Corporation Fine pitch probe card methods and systems
US11268983B2 (en) 2017-06-30 2022-03-08 Intel Corporation Chevron interconnect for very fine pitch probing
US10775414B2 (en) 2017-09-29 2020-09-15 Intel Corporation Low-profile gimbal platform for high-resolution in situ co-planarity adjustment
US11061068B2 (en) 2017-12-05 2021-07-13 Intel Corporation Multi-member test probe structure
US11204555B2 (en) 2017-12-28 2021-12-21 Intel Corporation Method and apparatus to develop lithographically defined high aspect ratio interconnects
US11073538B2 (en) 2018-01-03 2021-07-27 Intel Corporation Electrical testing apparatus with lateral movement of a probe support substrate
US10866264B2 (en) * 2018-01-05 2020-12-15 Intel Corporation Interconnect structure with varying modulus of elasticity
US10488438B2 (en) 2018-01-05 2019-11-26 Intel Corporation High density and fine pitch interconnect structures in an electric test apparatus
US11543454B2 (en) 2018-09-25 2023-01-03 Intel Corporation Double-beam test probe
US10935573B2 (en) 2018-09-28 2021-03-02 Intel Corporation Slip-plane MEMS probe for high-density and fine pitch interconnects

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911361A (en) * 1974-06-28 1975-10-07 Ibm Coaxial array space transformer
US4566184A (en) * 1981-08-24 1986-01-28 Rockwell International Corporation Process for making a probe for high speed integrated circuits
JPS59154054A (ja) * 1983-02-23 1984-09-03 Hitachi Ltd ワイヤおよびそれを用いた半導体装置
JPH05144895A (ja) * 1991-11-20 1993-06-11 Nec Yamagata Ltd プローブカード
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
US5785538A (en) * 1995-11-27 1998-07-28 International Business Machines Corporation High density test probe with rigid surface structure
JP3307823B2 (ja) * 1996-02-23 2002-07-24 松下電器産業株式会社 電子部品検査用接触体の製造方法
JP3128199B2 (ja) * 1996-06-28 2001-01-29 信越ポリマー株式会社 検査用プローブ
US6100815A (en) * 1997-12-24 2000-08-08 Electro Scientific Industries, Inc. Compound switching matrix for probing and interconnecting devices under test to measurement equipment
JP3302635B2 (ja) * 1998-01-30 2002-07-15 信越ポリマー株式会社 電気コネクタ及びその製造方法
JP2008076402A (ja) * 1998-10-27 2008-04-03 Matsushita Electric Ind Co Ltd 検査用基板
JP2001343426A (ja) * 2000-05-31 2001-12-14 Seiko Epson Corp 半導体装置の検査方法
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4014912B2 (ja) * 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
JP2005091065A (ja) * 2003-09-16 2005-04-07 Oki Electric Ind Co Ltd 半導体装置への動作電圧供給装置及び動作電圧供給方法
JP2006058157A (ja) * 2004-08-20 2006-03-02 Toyota Motor Corp プローブカード
US7119571B2 (en) * 2004-11-24 2006-10-10 Applied Materials, Inc. Test structure design for reliability test
US7030633B1 (en) * 2004-12-03 2006-04-18 Chunong Qiu Four-terminal methods for resistivity measurement of semiconducting materials
US20070152685A1 (en) * 2006-01-03 2007-07-05 Formfactor, Inc. A probe array structure and a method of making a probe array structure
JP4774071B2 (ja) * 2007-04-05 2011-09-14 ルネサスエレクトロニクス株式会社 プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
JP2009192309A (ja) * 2008-02-13 2009-08-27 Shinko Electric Ind Co Ltd 半導体検査装置
TWI424165B (zh) * 2009-04-09 2014-01-21 Nhk Spring Co Ltd 接觸探針及探針單元
JP2011061112A (ja) * 2009-09-14 2011-03-24 Shinko Electric Ind Co Ltd 半導体チップ積層体及び製造方法
JP5465516B2 (ja) 2009-12-08 2014-04-09 日本電子材料株式会社 プローブ及びプローブの製造方法
JP2011237391A (ja) 2010-05-13 2011-11-24 Renesas Electronics Corp プローブカード
JP4919365B2 (ja) 2010-12-16 2012-04-18 ルネサスエレクトロニクス株式会社 半導体集積回路の製造方法
JP6208486B2 (ja) * 2013-07-19 2017-10-04 新光電気工業株式会社 プローブカード及びその製造方法
JP6092729B2 (ja) * 2013-07-19 2017-03-08 新光電気工業株式会社 プローブカード及びその製造方法
JP6189187B2 (ja) * 2013-11-19 2017-08-30 新光電気工業株式会社 プローブカード及びプローブカードの製造方法

Also Published As

Publication number Publication date
US20140125372A1 (en) 2014-05-08
US9488677B2 (en) 2016-11-08
JP2014112072A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
JP6246507B2 (ja) プローブカード及びその製造方法
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
JP2013238578A (ja) プローブカード用空間変換器及びその製造方法
US9459289B2 (en) Probe card and method for manufacturing probe card
JP5276895B2 (ja) プローブカード及びその製造方法
JP5408602B2 (ja) 多層配線基板
JP2010021362A (ja) 半導体装置の製造方法
TW201443455A (zh) 電子裝置之基板及包含其之電子裝置
JP6092729B2 (ja) プローブカード及びその製造方法
JP4919365B2 (ja) 半導体集積回路の製造方法
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
KR100906497B1 (ko) 프로브 카드용 프로브 기판, 프로브 카드 및 그 제조 방법
JP6208486B2 (ja) プローブカード及びその製造方法
JP5068133B2 (ja) 半導体チップ積層構造体及び半導体装置
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
JP5164543B2 (ja) プローブカードの製造方法
KR100947916B1 (ko) 프로브 카드용 인쇄회로기판
KR100821674B1 (ko) 프로브 어셈블리
KR101010672B1 (ko) 인터포져 유닛 및 인터포져 유닛의 제조 방법
JP2007311624A (ja) 半導体集積回路パッケージおよびその製造方法
KR101786782B1 (ko) 패널 테스트용 필름
JP2009122123A (ja) コンタクトプローブ
JP4716454B2 (ja) 半導体集積回路装置の製造方法
KR20130004754A (ko) 영상표시패널 검사용 프로브 유닛의 제작 방법 및 이에 의해 제작된 프로브 유닛
JP2011501185A (ja) 電気検査装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170904

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171115

R150 Certificate of patent or registration of utility model

Ref document number: 6246507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150