JP2008076402A - 検査用基板 - Google Patents

検査用基板 Download PDF

Info

Publication number
JP2008076402A
JP2008076402A JP2007264119A JP2007264119A JP2008076402A JP 2008076402 A JP2008076402 A JP 2008076402A JP 2007264119 A JP2007264119 A JP 2007264119A JP 2007264119 A JP2007264119 A JP 2007264119A JP 2008076402 A JP2008076402 A JP 2008076402A
Authority
JP
Japan
Prior art keywords
inspection
probe terminal
wiring
substrate
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007264119A
Other languages
English (en)
Inventor
Tateo Sanemori
健郎 實盛
Kenji Furumoto
建二 古本
Shoichi Tanaka
彰一 田中
Tomoyuki Nakayama
知之 中山
Mikiya Mai
幹也 真井
Tsugio Murayama
次雄 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007264119A priority Critical patent/JP2008076402A/ja
Publication of JP2008076402A publication Critical patent/JP2008076402A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】配線基板の配線層と検査用基板のプローブ端子との間の抵抗値の低減及び抵抗値のばらつきを低減すると共に、配線層とプローブ端子との導通の安定化及び半導体ウェハの検査用電極とプローブ端子との良好な接触を確保する。
【解決手段】配線層40aを有する配線基板40の半導体ウエハ1の検査用電極2と対応する部位にプローブ端子42が設けられ、プローブ端子42は、配線層40aと電気的に接続されている。プローブ端子42の少なくとも先端面に、導電性を有する粒子45が付着している。
【選択図】図4

Description

本発明は、半導体集積回路素子の検査用電極に電圧を印加して、半導体集積回路素子の電気的特性を検査するための検査用基板に関する。
従来、半導体集積回路装置は、半導体集積回路素子とリードフレームとがボンディングワイヤによって電気的に接続された後、半導体集積回路素子とリードフレームのリードとが樹脂又はセラミックにより封止された状態で供給され、プリント基板に実装されていた。
ところが、電子機器の小型化及び低価格化の要求から、半導体集積回路素子を半導体ウェハから切り出したままのベアチップ状態で回路基板に実装する方法が開発されており、品質が保証されたベアチップを低価格で供給することが望まれている。
半導体集積回路素子の検査用電極と接続されるプローブ端子を有する検査用基板を用いて、半導体集積回路素子に対してバーインを行なう検査方法が知られており、該検査方法に用いるために、図5及び図6に示すような検査用基板が提案されている。
尚、本発明が対象とする検査用基板としては、半導体ウェハ上に形成された複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するものと、半導体ウェハから切り出された半導体集積回路素子(半導体チップ)が樹脂パッケージにより覆われてなる半導体パッケージの電気的特性を検査するものとが挙げられるが、図5は半導体ウェハ上に形成された複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査するための検査用基板の断面構造を示している。この場合、図6は図5において一点鎖線で示す部分の拡大断面構造を示している。
図5及び図6に示すように、複数の半導体集積回路素子が形成された半導体ウェハ1の表面には多数の検査用電極2が設けられており、該検査用電極2の周縁部はパッシベーション膜3によって覆われている。
図5に示すように、半導体ウェハ1を載置部4aにおいて保持するウェハトレイ4の載置部4aの周囲には弾性体からなる環状のシール部材5が設けられ、ウェハトレイ4の側面の適所には図示しない減圧手段に接続される開閉弁6が設けられ、ウェハトレイ11の載置部4aとシール部材5との間には、開閉弁6と連通する環状の減圧用凹状溝7が形成されている。
ウェハトレイ4に保持された半導体ウェハ1と対向するように検査用基板Eが設けられている。検査用基板Eは、配線層50aを有する配線基板50と、剛性リング51によって配線基板50に固定された例えばポリイミドシートからなる弾性シート52と、弾性シート52における半導体ウェハ1上の検査用電極2と対応する部位に設けられた半球状のプローブ端子53と、配線基板50と弾性シート52との間に設けられ、配線基板50の配線層50aの一端部とプローブ端子53とを電気的に接続する異方導電性ゴムシート54とを備えている。図6に示すように、異方導電性ゴムシート54の内部には、多数の導電性粒子55が互いに接続するように設けられており、これによって、配線基板50の配線層50aとプローブ端子53とは電気的に接続される。
尚、配線基板50の配線層50aの他端部は、電源電圧、接地電圧又は信号電圧等の検査用電圧を供給する図示しない検査装置に接続される。
前述したように、半導体ウェハ1上の複数の半導体集積回路素子に対してウェハレベルで一括して検査を行なう場合には、図5に示すように、ウェハトレイ4と配線基板50とを接近させると、ウェハトレイ4、シール部材5及び弾性シート52によって密封空間56が形成され、開閉弁6を図示しない減圧手段に接続して密封空間56を減圧すると、ウェハトレイ4と弾性シート52とが一層接近して、半導体ウェハ1上の各検査用電極2とプローブ端子53とが電気的に接続する。その後、検査装置から検査用電圧を半導体ウェハ1上の各検査用電極2に印加すると共に、各検査用電極2からの出力信号を検査装置に入力して、検査装置により半導体ウェハ1上に形成されている各半導体集積回路素子の電気特性を評価する。
ところで、密封空間56を減圧して半導体ウェハ1上の各検査用電極2と各プローブ端子53とを接触させる際に問題となる検査用電極2又はプローブ端子53の高さのばらつきは、配線基板50の配線層50aとプローブ端子53との間に介在する異方導電性ゴムシート54の弾性変形によって吸収できるので、半導体ウェハ1上の各検査用電極2と検査用基板Eの各のプローブ端子53とを確実に電気的に接続することができる。
ところが、前述したように、配線基板50の配線層50aとプローブ端子53とは、異方導電性ゴムシート54の内部に配置されている多数の導電性粒子55によって導通するため、異方導電性ゴムシート54の抵抗値は導電性粒子55の充填率によって決定されるが、導電性粒子55の充填率のばらつきに起因して異方導電性ゴムシート54の抵抗値がばらつくと共に、導電性粒子55の充填率の管理に困難な作業が必要になるという問題がある。
また、導電性粒子55同士の接触面積が小さいため、異方導電性ゴムシート54の抵抗値、ひいては配線基板50の配線層50aとプローブ端子53との接触抵抗を低減することが困難であるという問題もある。
前述したように、半導体ウェハ1の各検査用電極2と検査用基板Eの各プローブ端子53とを確実に接触させる必要があるため、密封空間56を大きな減圧力で減圧しなければならない。また、密封空間56に対する減圧は半導体ウェハ1に対する検査毎に繰り返し行なわれるが、この際、異方導電性ゴムシート54には繰り返し荷重が付加される。このため、異方導電性ゴムシート54が塑性変形して、検査用電極2とプローブ端子53との良好な接触が確保できなくなったり、又は異方導電性ゴムシート54の内部に設けられている多数の導電性粒子55の配列が乱れて、配線層50aとプローブ端子53との間の抵抗値がばらついたりするという問題がある。
また、半導体ウェハ1の上に形成されている半導体集積回路素子の高集積化に伴って、検査用電極2同士の間隔ひいては異方導電性ゴムシート54の内部に設けられている導電性粒子55の配列同士の間隔が小さくなるので、異方導電性ゴムシート54が弾性変形する際に、導電性粒子55の配列が乱れて、互いに隣接する導電性粒子55の配列同士が近接又は接触してしまい、配線層50aとプローブ端子53との導通が乱れてしまうという問題がある。
さらに、図6に示すように、プローブ端子53の表面の形状が球面状であるためプローブ端子53と検査用電極2との接触面積が大きいと共に、プローブ端子53の表面が滑らかであるので、プローブ端子53が所定の圧力で検査用電極2に対して押圧されても、検査用電極2の表面に自然酸化膜又は汚染物膜からなる被膜が付着していると、プローブ端子53と検査用電極2との確実な接触が得られないという問題もある。
前記に鑑み、本発明は、配線基板の配線層と検査用基板のプローブ端子との間の抵抗値の低減及び抵抗値のばらつきを低減すると共に配線層とプローブ端子との導通の安定化を図ることを第1の目的とし、検査用電極の表面に被膜が形成されていても、プローブ端子と検査用電極との確実な接触が得られるようにすることを第2の目的とする。
前記の第1の目的を達成するため、本発明に係る第1の検査用基板は、半導体集積回路素子の検査用電極に電圧を印加して、半導体集積回路素子の電気的特性を検査するための検査用基板を対象とし、半導体集積回路素子と対向する対向面に配線層を有する配線基板と、配線基板の対向面と間隔をおくように設けられた弾性シートと、弾性シートの半導体集積回路素子と対向する面における検査用電極と対応する部位に設けられたプローブ端子と、両端部が配線基板の配線層に接合されていると共に中央部が配線基板の対向面と間隔をおくように設けられた導電性ワイヤと、配線基板と導電性ワイヤとの間に設けられ、導電性ワイヤを該導電性ワイヤの中央部がプローブ端子に接するように付勢する弾性部材とを備えている。
第1の検査用基板によると、両端部が配線基板の配線層に接合されていると共に中央部が配線基板と間隔をおくように設けられた導電性ワイヤと、該導電性ワイヤの中央部がプローブ端子に接するように付勢する弾性部材とを備えているため、配線基板の配線層とプローブ端子とは導電性ワイヤを介して電気的に接続されているので、配線基板の配線層とプローブ端子とを電気的に接続させるべく導電性ゴム部材の内部に配置される導電性粒子は不必要になる。
前記の第1の目的を達成するため、本発明に係る第2の検査用基板は、半導体集積回路素子の各検査用電極に電圧を印加して、半導体集積回路素子の電気的特性をウェハレベルで一括に検査するための検査用基板を対象とし、基板本体と、該基板本体における半導体ウェハと対向する側に設けられ、内部に配線層が形成されていると共に弾性を有する配線シートと、該配線シートの半導体ウェハと対向する面における検査用電極と対応する部位に設けられ、配線シートの配線層と電気的に接続されたプローブ端子とを備えている。
第2の検査用基板によると、弾性を有する配線シートの内部に配線層が設けられていると共に、プローブ端子は配線シートの配線層に直接に接続されているため、配線基板の配線層とプローブ端子とを電気的に接続させる導電性ゴム部材の内部に配置される導電性粒子は不必要になる。
第2の検査用基板は、基板と配線シートとの間に弾性体を備えていることが好ましい。
前記の第1の目的を達成するため、本発明に係る第3の検査用基板は、半導体集積回路素子の検査用電極に電圧を印加して、半導体集積回路素子の電気的特性を検査するための検査用基板を対象とし、半導体集積回路素子と反対側の面に配線層を有する配線基板と、該配線基板における半導体集積回路素子と対向する側に設けられた弾性シートと、弾性シートの半導体集積回路素子と対向する面における検査用電極と対応する部位に設けられたプローブ端子と、配線基板を貫通するように設けられ、配線基板の配線層とプローブ端子とを接続する導電性ワイヤとを備えている。
第3の検査用基板によると、配線基板を貫通するように設けられ、配線基板の配線層とプローブ端子とを接続する導電性ワイヤを備えているため、配線基板の配線層とプローブ端子とを電気的に接続させるべく導電性ゴム部材の内部に配置される導電性粒子は不必要になる。
第3の検査用基板は、配線基板と弾性シートとの間に弾性体を備えていることが好ましい。
前記の第2の目的を達成するため、本発明に係る第4の検査用基板は、半導体集積回路素子の検査用電極に電圧を印加して、前記半導体集積回路素子の電気的特性を検査するための検査用基板を対象とし、配線層を有する配線基板又は配線シートと、配線基板又は配線シートの半導体集積回路素子と対向する面における検査用電極と対応する部位に設けられ、配線層と電気的に接続されたプローブ端子とを備え、プローブ端子の少なくとも先端面には、導電性を有する粒子が付着している。
第4の検査用基板によると、プローブ端子の少なくとも先端面には、導電性を有する粒子が付着しているため、検査用電極の表面に形成されている自然酸化膜又は汚染物膜からなる被膜は粒子によって破られる。
第4の検査用基板において、導電性を有する粒子は、プローブ端子の内部にも設けられていることが好ましい。
第1〜第3の検査用基板によると、配線基板の配線層とプローブ端子とを電気的に接続するべく異方導電性ゴムシートの内部に配置される導電性粒子が不必要になるため、導電性粒子の充填率のばらつき又は導電性粒子の配列の乱れに起因する異方導電性ゴムシートの抵抗値のばらつきが低減すると共に、導電性粒子の充填率を管理する作業が不要になる。
特に、第1の検査用基板によると、配線基板の配線層とプローブ端子とは導電性ワイヤを介して電気的に接続されているため、配線層とプローブ端子との接触抵抗を安定的に低減することができると共に、導電性ワイヤの中央部はプローブ端子に接するように弾性部材によって付勢されているため、プローブ端子を保持している弾性シートが半導体ウェハに対して接近又は離反しても、導電性ワイヤとプローブ端子とは電気的に確実に接続されている。
特に、第2の検査用基板によると、弾性を有する配線シートの内部に配線層が設けられていると共に、プローブ端子は配線シートの配線層に直接に接続されているため、配線層とプローブ端子との接触抵抗を安定的に低減することができると共に、半導体ウェハの高集積化に伴ってプローブ端子同士の間隔が小さくなっても隣接するプローブ端子同士が電気的に導通する恐れはない。
第2の検査用基板が基板と配線シートとの間に弾性体を備えていると、基板とプローブ端子との間の寸法のばらつきを弾性体が吸収するので、プローブ端子と検査用電極との電気的な接続がより一層確実になる。
特に、第3の検査用基板によると、配線基板の配線層とプローブ端子とは配線基板を貫通して延びる導電性ワイヤによって電気的に接続されているため、配線層とプローブ端子との接触抵抗を安定的に低減することができると共に、半導体ウェハの高集積化に伴ってプローブ端子同士の間隔が小さくなっても隣接するプローブ端子同士が電気的に導通する恐れはない。
第3の検査用基板が配線基板と弾性シートとの間に弾性体を備えていると、配線基板とプローブ端子との間の寸法のばらつきを弾性体が吸収するので、プローブ端子と検査用電極との電気的な接続がより一層確実になる。
従って、第1〜第3の検査用基板によると、配線層とプローブ端子との間の抵抗値及び抵抗値のばらつきを低減できると共に、配線層とプローブ端子との導通の安定化及びプローブ端子と半導体ウェハの検査用電極との良好な接触を確保することができる。
また、第4の検査用基板によると、検査用電極の表面に形成されている自然酸化膜又は汚染物からなる被膜は、プローブ端子の先端面に付着している粒子によって破られるため、プローブ端子と検査用電極との確実な接触を確保することができる。
第4の検査用基板において、導電性を有する粒子がプローブ端子の内部にも設けられていると、プローブ端子の先端面が摩耗して先端面に付着している粒子が脱落しても、プローブ端子の内部に設けられている粒子が露出してくるので、プローブ端子と検査用電極との確実な接触を長期間に亘って確保することができる。
(第1の実施形態)
以下、本発明の第1の実施形態に係る検査用基板について図1を参照しながら説明する。
図1(a)及び(b)は第1の実施形態に係る検査用基板Aの要部の断面構造を示しており、図1(a)は図5における一点鎖線の部分と対応し、図1(b)は図1(a)における1b−1b線の断面構造を示している。尚、図5と同様、複数の半導体集積回路素子が形成された半導体ウェハ1の表面には多数の検査用電極2が設けられており、該検査用電極2の周縁部はパッシベーション膜3によって覆われている。尚、検査用電極2の周縁部がパッシベーション膜3によって覆われていない場合もある。半導体ウェハ1は図5に示した構造を有するウェハトレイに保持されている。
図1(a)及び(b)に示すように、絶縁性の配線基板10の内部及び表面には例えば銅からなる配線層10aが形成されている。尚、図1(a)に示すように、配線基板10の表面に形成されている配線層10aは、半導体ウェハ1の検査用電極2と対向する部分において左右に分かれて配置されている。
配線基板10の表面における半導体ウェハ1の検査用電極2と対向する部位には例えばゴムからなる弾性部材11が固定されていると共に、配線基板10の表面に形成された左右の配線層10a同士には弾性部材11を跨ぐように例えば2本の導電性ワイヤ12が架設されている。この場合、導電性ワイヤ12は、弾性部材11に沈み込むように左右の配線層10aに接続されているため、半導体ウェハ1側に付勢されている(つまり配線基板10から離れるように付勢されている)と共に、導電性ワイヤ12の側方方向(図1(b)の左右方向)への揺動が阻止されている。尚、導電性ワイヤ12の各端部の左右の配線層10aへの固定方法としては、例えばワイヤボンデング法等を用いることができる。
配線基板10と間隔をおいて例えばポリイミドシートからなる弾性シート13が設けられており、該弾性シート13の周縁部は図5に示した弾性シート52と同様の方法で配線基板10に固定されている。
弾性シート13の半導体ウェハ1側(表側)における検査用電極2と対向する部位にはメッキ法により半球状のプローブ端子14が形成されていると共に、プローブ端子14は、弾性シート13を貫通して延びた後に拡がる裏面部14aを有している。プローブ端子14が裏面部14aと共に弾性シート13を挟持することによってプローブ端子14は弾性シート13に保持されている。また、プローブ端子14の裏面部14aが導電性ワイヤ12に接していることによって、プローブ端子14は導電性ワイヤ12ひいては配線基板10の配線層10aと電気的に導通している。
以上説明した、配線層10aを有する配線基板10と、弾性部材11と、導電性ワイヤ12と、弾性シート13と、プローブ端子14とによって検査用基板Aが構成されている。
従って、図5に基づき説明したと同様に、半導体ウェハ1を保持するウェハトレイと検査用基板Aの配線基板10とを接近すると、ウェハトレイ、ウェハトレイに設けられたシール部材及び検査用基板Aの弾性シート13によって密封空間が形成され、該密封空間が減圧されると、ウェハトレイと弾性シート13とが一層接近するので、ウェハトレイに保持されている半導体ウェハ1の検査用電極2と検査用基板Aのプローブ端子14とが接続する。この場合、導電性ワイヤ12は半導体ウェハ1側に付勢されているため、導電性ワイヤ12とプローブ端子14の裏面部14aとの接続が確保されているので、プローブ端子14は配線基板10の配線層10aにも電気的に接続されている。
このような状態で、検査用電圧を検査装置から、配線基板10の配線層10a、導電性ワイヤ12及びプローブ端子14を介して半導体ウェハ1の各検査用電極2に印加して、半導体ウェハ1に形成されている各半導体集積回路素子の電気特性を評価する。
半導体ウェハ1に形成されている各半導体集積回路素子の電気特性の評価が終了したときに、ウェハトレイ、シール部材及び弾性シート13によって形成されている密封空間の減圧状態を解放すると、弾性シート13は配線基板10側に移動して元の状態に戻るが、この場合には、弾性部材11が弾性変形するので、導電性ワイヤ12はプローブ端子14の裏面部14aに接触したまま元の状態に戻る。
尚、第1の実施形態においては、2本の導電性ワイヤ12が設けられていたが、確実な電気的導通が確保できる範囲内で導電性ワイヤ12の数を増減してもよい。
また、ここでは、半導体ウェハ1の上に形成された複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査する場合を示したが、第1の実施形態は、半導体ウェハ1から切り出された半導体集積回路素子(半導体チップ)が樹脂パッケージにより覆われてなる半導体パッケージにおける半導体集積回路素子の電気的特性を検査する検査用基板にも適用することができる。この場合には、図1(a)、(b)における符号1は樹脂パッケージを示し、検査用電極2は樹脂パッケージ1の表面とほぼ面一であるか又は樹脂パッケージ1の表面から若干突出していると共に、パッシベーション膜3は存在しない。
(第2の実施形態)
以下、本発明の第2の実施形態に係る検査用基板Bについて図2を参照しながら説明する。
図2は第2の実施形態に係る検査用基板Bの要部の断面構造を示しており、図2は図5における一点鎖線の部分と対応する。尚、図5と同様、複数の半導体集積回路素子が形成された半導体ウェハ1の表面には多数の検査用電極2が設けられており、該検査用電極2の周縁部はパッシベーション膜3によって覆われている。尚、検査用電極2の周縁部がパッシベーション膜3によって覆われていない場合もある。半導体ウェハ1は図5に示した構造を有するウェハトレイに保持されている。
図2に示すように、ガラス板等からなる絶縁性基板20の表面には例えばゴムシート等からなる弾性体21が貼着されていると共に、弾性体21における絶縁性基板20の反対側には、内部に例えば銅からなる3層の配線層22aを有する例えばポリイミドシートからなる多層配線シート22が貼着されている。尚、図2においては、多層配線シート22の内部に3層の配線層22aが形成されている場合を示しているが、配線の引き回し状態又は半導体ウェハ1の検査用電極2の集積度等によって、配線層22aの数を変更することができる。
多層配線シート22の半導体ウェハ1側(表側)における検査用電極2と対向する部位には、メッキ法により形成され、短柱状の基部と半球状のバンプとからなるプローブ端子23が多層配線シート22の表面側の配線層22aと接続するように設けられている。
以上説明した、絶縁性基板20と、弾性体21と、多層配線シート22と、プローブ端子23とによって検査用基板Bが構成されている。
従って、図5に基づき説明したと同様、半導体ウェハ1を保持するウェハトレイと検査用基板Bの絶縁性基板20とを接近すると、ウェハトレイ、ウェハトレイに設けられたシール部材及び多層配線シート22によって密封空間が形成され、該密封空間が減圧されると、ウェハトレイと多層配線シート22とが一層接近するので、ウェハトレイに保持されている半導体ウェハ1の検査用電極2と検査用基板Bのプローブ端子23とが接続する。尚、ウェハトレイ、シール部材及び多層配線シート22によって形成される密封空間の減圧及び減圧の解放によって生じるプローブ端子23の垂直方向(図2における上下方向)の移動量は、弾性体21の弾性変形によって吸収することができる。
このような状態で、検査用電圧を検査装置から、多層配線シート22の配線層22a及びプローブ端子23を介して半導体ウェハ1の各検査用電極2に印加して、半導体ウェハ1に形成されている各半導体集積回路素子の電気特性を評価する。
尚、ここでは、半導体ウェハ1の上に形成された複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査する場合を示したが、第2の実施形態は、半導体ウェハ1から切り出された半導体集積回路素子(半導体チップ)が樹脂パッケージにより覆われてなる半導体パッケージにおける半導体集積回路素子の電気的特性を検査する検査用基板にも適用することができる。この場合には、図2における符号1は樹脂パッケージを示し、検査用電極2は樹脂パッケージ1の表面とほぼ面一であるか又は樹脂パッケージ1の表面から若干突出していると共に、パッシベーション膜3は存在しない。
(第3の実施形態)
以下、本発明の第3の実施形態に係る検査用基板Cについて図3を参照しながら説明する。
図3は第3の実施形態に係る検査用基板Cの要部の断面構造を示しており、図3は図5における一点鎖線の部分と対応する。尚、図5と同様、複数の半導体集積回路素子が形成された半導体ウェハ1の表面には多数の検査用電極2が設けられており、該検査用電極2の周縁部はパッシベーション膜3によって覆われている。尚、検査用電極2の周縁部がパッシベーション膜3によって覆われていない場合もある。半導体ウェハ1は図5に示した構造を有するウェハトレイに保持されている。
図3に示すように、ガラス板等からなる絶縁性基板30の表面(下面)には例えばゴムシート等からなる弾性体31が貼着されていると共に、絶縁性基板30の裏面(上面)には例えば銅からなる配線層30aが形成されている。
弾性体31における絶縁性基板30の反対側には例えばポリイミドシート等からなる弾性シート32が貼着されており、該弾性シート32はプローブ端子33を保持している。この場合、弾性シート32の半導体ウェハ1側(表側)における検査用電極2と対向する部位にはメッキ法により半球状のプローブ端子33が形成されていると共に、プローブ端子33は、弾性シート32を裏面側に貫通して延びた後に拡がる裏面部33aを有しており、プローブ端子33が裏面部33aと共に弾性シート32を挟持することによってプローブ端子33は弾性シート32に保持されている。
絶縁性基板30及び弾性体31におけるプローブ端子33の裏面部33aと対向する部位には、それぞれ第1の開口部30b及び第2の開口部31bが形成されており、絶縁性基板30の配線層30aとプローブ端子33の裏面部33aとは、第1の開口部30b及び第2の開口部31bを貫通して延びる導電性ワイヤ34によって接続されている。尚、導電性ワイヤ34の各端部と、絶縁性基板30の配線層30a又はプローブ端子33の裏面部33aとの固定方法としては、例えばワイヤボンデング法等を用いることができる。
以上説明した、配線層30aを有する絶縁性基板30と、弾性体31と、弾性シート32と、プローブ端子33とによって検査用基板Cが構成されている。
従って、図5に基づき説明したと同様、半導体ウェハ1を保持するウェハトレイと絶縁性基板30とを接近すると、ウェハトレイ、ウェハトレイに設けられたシール部材及び弾性シート32によって密封空間が形成され、該密封空間が減圧されると、ウェハトレイと弾性シート32とが一層接近するので、ウェハトレイに保持されている半導体ウェハ1の検査用電極2と検査用基板Cのプローブ端子33とが接続する。尚、ウェハトレイ、シール部材及び弾性シート32によって形成される密封空間の減圧及び減圧の解放によって生じるプローブ端子33の垂直方向(図3における上下方向)の移動量は、弾性体31の弾性変形によって吸収することができる。
尚、ここでは、半導体ウェハ1の上に形成された複数の半導体集積回路素子の電気的特性をウェハレベルで一括して検査する場合を示したが、第3の実施形態は、半導体ウェハ1から切り出された半導体集積回路素子(半導体チップ)が樹脂パッケージにより覆われてなる半導体パッケージにおける半導体集積回路素子の電気的特性を検査する検査用基板にも適用することができる。この場合には、図2における符号1は樹脂パッケージを示し、検査用電極2は樹脂パッケージ1の表面とほぼ面一であるか又は樹脂パッケージ1の表面から若干突出していると共に、パッシベーション膜3は存在しない。
(第4の実施形態)
以下、本発明の第4の実施形態に係る検査用基板Dについて図4を参照しながら説明する。
図4は第4の実施形態に係る検査用基板Dの要部の断面構造を示しており、図4は図5における一点鎖線の部分と対応する。尚、図5と同様、複数の半導体集積回路素子が形成された半導体ウェハ1の表面には多数の検査用電極2が設けられており、該検査用電極2の周縁部はパッシベーション膜3によって覆われている。尚、検査用電極2の周縁部がパッシベーション膜3によって覆われていない場合もある。半導体ウェハ1は図5に示した構造を有するウェハトレイに保持されている。
検査用基板Dは、配線層40aを有する配線基板40と、配線基板40に固定された例えばポリイミドシートからなる弾性シート41と、弾性シート41における半導体ウェハ1上の検査用電極2と対応する部位に設けられた半球状のプローブ端子42と、配線基板40と弾性シート41との間に設けられ、配線基板40の配線層40aとプローブ端子42とを電気的に接続する異方導電性ゴムシート43とを備えている。異方導電性ゴムシート43の内部には、多数の導電性粒子44が互いに接続するように設けられており、これによって、配線基板40の配線層40aとプローブ端子42とは電気的に接続される。
プローブ端子42の表面に導電性を有する多数の粒子45が付着していると共に、プローブ端子42の内部にも導電性を有する粒子45が混入している。プローブ端子42を構成する材料としては、ニッケル又は銅等のように電解メッキ法により成長可能なものが好ましく、導電性を有する粒子45としては、例えばシリコンカーバイト、ニッケル、工業用ダイヤモンド片又はアルミナ粒子等のように比較的高い硬度を有すると共にプローブ端子42を構成する材料との密着性に優れたものが好ましい。また、導電性を有する粒子45の形状としては鋭利な表面形状を有するものが好ましい。
第4の実施形態によると、プローブ端子42の先端面には導電性を有する粒子45が付着しているため、検査用電極2の表面に形成されている自然酸化膜又は汚染物膜からなる被膜2aは粒子45によって破られるので、プローブ端子42と検査用電極2との確実な接触を確保することができる。
また、プローブ端子42の内部にも導電性を有する粒子45が埋め込まれているため、プローブ端子42の先端面が摩耗して粒子45が脱落しても、プローブ端子42の内部に埋め込まれている粒子45が順次露出してくるので、プローブ端子42と検査用電極2との確実な接触を長期間に亘って確保することができる。
尚、第4の実施形態は、従来のように異方導電性ゴムシート43を有する検査用基板のプローブ端子42の表面部及び内部に導電性を有する粒子45を設けたが、これに代えて、第1〜第3の実施形態に係る検査用基板のプローブ端子14、23、33の表面部及び内部に導電性を有する粒子45を設けてもよいし、プローブ端子14、23、33の少なくとも先端面に導電性を有する粒子45を付着してもよい。
本発明の検査用基板は、半導体集積回路素子の電気的特性の検査に有用である。
(a)及び(b)は本発明の第1の実施形態に係る検査用基板の要部を示す断面図であって、(b)は(a)における1b−1b線の断面図である。 本発明の第2の実施形態に係る検査用基板の要部を示す断面図である。 本発明の第3の実施形態に係る検査用基板の要部を示す断面図である。 本発明の第4の実施形態に係る検査用基板の要部を示す断面図である。 半導体ウェハに形成されている半導体集積回路素子の電気的特性を従来の検査用基板を用いて検査する方法を示す断面図である。 従来の検査用基板の要部を示す断面図である。
符号の説明
1 半導体ウェハ
2 検査用電極
2a 被膜
3 パッシベーション膜
10 配線基板
10a 配線層
11 弾性部材
12 導電性ワイヤ
13 弾性シート
14 プローブ端子
14a 裏面部
20 絶縁性基板
21 弾性体
22 多層配線シート
22a 配線層
23 プローブ端子
30 絶縁性基板
30a 配線層
30b 第1の開口部
31 弾性体
31b 第2の開口部
32 弾性シート
33 プローブ端子
33a 裏面部
34 導電性ワイヤ
40 配線基板
40a 配線層
41 弾性シート
42 プローブ端子
43 異方導電性ゴム
44 導電性粒子
45 導電性を有する粒子

Claims (2)

  1. 半導体集積回路素子の検査用電極に電圧を印加して、前記半導体集積回路素子の電気的特性を検査するための検査用基板であって、
    配線層を有する配線基板又は配線シートと、
    前記配線基板又は配線シートの前記半導体集積回路素子と対向する面における前記検査用電極と対応する部位に設けられ、前記配線層と電気的に接続されたプローブ端子とを備え、
    前記プローブ端子の少なくとも先端面には、導電性を有する粒子が付着していることを特徴とする検査用基板。
  2. 前記導電性を有する粒子は、前記プローブ端子の内部にも設けられていることを特徴とする請求項1に記載の検査用基板。
JP2007264119A 1998-10-27 2007-10-10 検査用基板 Pending JP2008076402A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007264119A JP2008076402A (ja) 1998-10-27 2007-10-10 検査用基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30483698 1998-10-27
JP2007264119A JP2008076402A (ja) 1998-10-27 2007-10-10 検査用基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13702299A Division JP4084498B2 (ja) 1998-10-27 1999-05-18 検査用基板

Publications (1)

Publication Number Publication Date
JP2008076402A true JP2008076402A (ja) 2008-04-03

Family

ID=39348590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007264119A Pending JP2008076402A (ja) 1998-10-27 2007-10-10 検査用基板

Country Status (1)

Country Link
JP (1) JP2008076402A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112072A (ja) * 2012-11-05 2014-06-19 Shinko Electric Ind Co Ltd プローブカード及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218150A (ja) * 1991-11-18 1993-08-27 Tokyo Electron Yamanashi Kk プローブカード
JPH09101337A (ja) * 1995-10-04 1997-04-15 Toppan Printing Co Ltd プリント配線板検査用の位置変換基板およびその製造方法
JPH09113539A (ja) * 1995-10-04 1997-05-02 Whitaker Corp:The プローブ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218150A (ja) * 1991-11-18 1993-08-27 Tokyo Electron Yamanashi Kk プローブカード
JPH09101337A (ja) * 1995-10-04 1997-04-15 Toppan Printing Co Ltd プリント配線板検査用の位置変換基板およびその製造方法
JPH09113539A (ja) * 1995-10-04 1997-05-02 Whitaker Corp:The プローブ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112072A (ja) * 2012-11-05 2014-06-19 Shinko Electric Ind Co Ltd プローブカード及びその製造方法

Similar Documents

Publication Publication Date Title
US5811982A (en) High density cantilevered probe for electronic devices
US7287326B2 (en) Methods of forming a contact pin assembly
US11204369B2 (en) Semiconductor device test socket
US6329827B1 (en) High density cantilevered probe for electronic devices
US7332922B2 (en) Method for fabricating a structure for making contact with a device
JP4084498B2 (ja) 検査用基板
US6722032B2 (en) Method of forming a structure for electronic devices contact locations
JP3467394B2 (ja) バーンイン用ウェハカセット及びプローブカードの製造方法
KR19980081193A (ko) 검사용 돌기를 위한 클리너 및 집적 회로의 검사 장치 및 검사방법
JP3631451B2 (ja) 半導体集積回路の検査装置および検査方法
KR20110022673A (ko) 프로브
KR200427407Y1 (ko) 실리콘 콘택터
JP3955795B2 (ja) 半導体装置の製造方法
KR100375177B1 (ko) 반도체 장치의 검사방법
JP2008076402A (ja) 検査用基板
JP4124775B2 (ja) 半導体集積回路の検査装置及びその検査方法
JPH09115971A (ja) 半導体装置の検査方法
KR101019720B1 (ko) 도전체가 패드에 밀착될 수 있는 테스트소켓
JP5164543B2 (ja) プローブカードの製造方法
US7274102B2 (en) Contacting device, testing method and corresponding production method
JP2001249145A (ja) プローブカード及びその製造方法
JP2001085477A (ja) 検査用基板及び検査方法
JP2002228686A (ja) 破損防止機能を有するコンタクトプローブ及びプローブ装置
JP3978142B2 (ja) 検査用基板
JP3128200B2 (ja) 電子回路基板の検査方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20091124

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100118

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20100209

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100331

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427