JP3128200B2 - 電子回路基板の検査方法 - Google Patents

電子回路基板の検査方法

Info

Publication number
JP3128200B2
JP3128200B2 JP08258473A JP25847396A JP3128200B2 JP 3128200 B2 JP3128200 B2 JP 3128200B2 JP 08258473 A JP08258473 A JP 08258473A JP 25847396 A JP25847396 A JP 25847396A JP 3128200 B2 JP3128200 B2 JP 3128200B2
Authority
JP
Japan
Prior art keywords
substrate
electrode portion
inspection
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08258473A
Other languages
English (en)
Other versions
JPH10104273A (ja
Inventor
浩一 山崎
博登 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP08258473A priority Critical patent/JP3128200B2/ja
Priority to TW086118389A priority patent/TW353211B/zh
Publication of JPH10104273A publication Critical patent/JPH10104273A/ja
Application granted granted Critical
Publication of JP3128200B2 publication Critical patent/JP3128200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップ状半導体素
子の装着に用いられるICパッケージ基板やウェハー等
の電子回路基板の電気的試験を行うための検査方法に関
する。
【0002】
【従来の技術】従来、開発の最先端を行く半導体の製造
には、小型化、高密度、高精細、高機能化にともない最
新の技術が駆使されているが、これらの技術のなかには
生産技術として充分完成されていないものもあり、品質
保証上、各工程ごとに各種検査を欠かすことができな
い。また、半導体の高密度、高精細、高機能化にともな
い、半導体とこれを実装する回路基板とを接続する電極
の数は増大し、これに対応して電極のファインピッチ化
が進められている。一方では、電子機器の小型化に対す
る市場ニーズが強く、従来の半導体パッケージを使用し
た実装から、半導体チップ状態で回路基板に実装するフ
リップチップ実装や複数個のチップを同時に実装するM
CM(マルチチップモジュール)の開発が進んでいる。
これらは単に小型化のみにとどまらず、高性能化にも欠
かせない技術開発となっている。
【0003】
【発明が解決しようとする課題】さらに、半導体チップ
を実装する回路基板の配線の細線化、高密度化が進み、
これに対応する検査が必要となってきた。これらの基板
の検査に、被検電子回路基板(以後、単に被検基板とい
う)の電極に対応させて高導電性の硬質金属製のピン、
例えばタングステンピンを配列した検査用プローブを用
いて検査する方法が提案されている。この検査用プロー
ブを製作するには、ピンの先端をシャープにエッチング
加工し、顕微鏡を用いて被検基板の電極に対応させて手
作業で配列していた。これは非常に細かい作業であり時
間を要していた。検査装置としても、全電極に対応させ
るためピンの数が極めて多くなり、そのため大きな装置
となっていた。さらに、被検基板の形状が変わればその
都度作り直さねばならず、極めてコスト高となってい
た。この検査用プローブは、先端から基板の接続部まで
の距離が凡そ50mmと長く、デバイスの高速検査には不向
きであり、かつ順に1ピンづつ検査していくもので、1
回の測定で検査を終えることができず時間を要してい
た。加えて、電極自体が高密度化された回路基板に対し
ては充分に対応することができず、適切な接続技術が切
望されていた。
【0004】近年の回路基板の製造技術、半導体の実装
技術の進化に対し、これに対応する検査技術の開発が急
務となっており、フリップチップ実装、MCMに対応す
る検査は当然のことながら、チップ状態、またはウェハ
ー状態での検査が必要となっている。本発明はこのよう
な問題に鑑みてなされたもので、電極ピッチの微細な被
検基板を高速かつ正確に検査することのできる被検基板
の検査方法を提供することを目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電子回路基板の検査方法は、基板端部ある
いは基板開口部の周辺近傍に設けられた第1の電極部
と、この第1の電極部に配線接続され該基板の周辺近傍
に設けられた第2の電極部とを有し、先端に端子部を有
する接続ワイヤが前記第1の電極部に付設された検査用
プローブを用い、前記接続ワイヤの端子部と被検基板の
第1の電極部とを接続し、被検基板の第2の電極部と検
査機の第1基板の電極部とを直接又はエラストマコネク
タを介して接続し、検査機の第1基板に配線接続された
検査機の第2基板の電極部と前記検査用プローブの第2
の電極部とをエラストマコネクタを介してそれぞれ接続
し検査することを特徴としている。
【0006】前記被検基板の第2の電極部と前記検査機
の第1基板の電極部とを接続するに際し、複数のポゴピ
ンが設けられてなる検査機の第1基板の電極部と被検基
板の第2の電極部とを接続し検査してもよい。
【0007】上記したように、本発明の電子回路基板の
検査方法においては、基板端部あるいは基板開口部の周
辺近傍に設けられた第1の電極部に付設された接続ワイ
ヤが開口部から延出され、その周囲を可撓性エラストマ
樹脂で被覆された検査用プローブを用い、接続ワイヤの
端子部と被検基板の第1の電極部との接続、被検基板の
第2の電極部と検査機の第1基板の電極部とをエラスト
マコネクタを介しての接続または検査機の第1基板の電
極部を複数のポゴピンで形成しての直接接続、および検
査用プローブの第2の電極部と検査機の第2基板の電極
部とのエラストマコネクタを介しての接続がそれぞれ行
われ、これらの接続箇所はいずれも圧縮に対して反撥力
を有しているため、圧縮力をかけることによって柔軟か
つ確実に接続される。そのうえ、接続距離も短いため、
被検基板の電極部が高密度化されたものであっても、接
続は高速かつ確実になされる。特に、被検基板の電極部
が高密度化された微細な電極ピッチを有する場合であっ
ても、例えば、被検基板が凹部を有する多層基板からな
り、凹部周辺の各層のステップ部に電極部が設けられた
被検基板、すなわちICパッケージ基板を検査する場
合、検査用プローブ基板の開口部周辺に、被検基板のス
テップ部の電極位置に合わせて、凸状の第1の電極部を
互い違いに千鳥状にパターニングして設け、これに接続
ワイヤを付設して接続部を設けた検査用プローブを用い
て検査することができる。あるいは、検査用プローブ基
板に多層基板を用い、その開口部周辺の各層のステップ
部に接続ワイヤを付設して第1の電極部を設けた検査用
プローブを用いて検査することもできる。
【0008】
【発明の実施の形態】本発明の電子回路基板の検査方法
は、先ず、検査機の第1基板の電極部上に、被検基板の
第2の電極部を両電極部が電気的に接続するように載置
する。このとき、検査機の第1基板の電極部と被検基板
の第2の電極部とをエラストマコネクタを介して接続し
てもよい。あるいは被検基板の第2の電極部のピッチが
十分に広い場合、例えば、第1の電極ピッチが180〜
200μmと狭ピッチでも、第2の電極ピッチが0.5
mm以上である場合には、検査機の第1基板の電極部と
して、複数のポゴピンが設けられてなる電極部を用い、
この電極部と被検基板の第2の電極部とを直接接続する
こともできる。次に、被検基板の第1の電極部と検査用
プローブの基板上に設けられた第1の電極部とを、この
第1の電極部に付設された接続ワイヤを介して接続し、
さらに検査用プローブの基板下面に設けられた第2の電
極部と検査機の第2基板の電極部とをエラストマコネク
タ、異方性導電シートあるいは導電部が金属バンプのフ
ィルムシートなどを用いて接続し、検査回路を形成する
ことによって被検基板の検査が可能となる。なお、異方
性導電シートあるいは金属バンプのフィルムシートは狭
ピッチ化ができず、接続安定性が不安定であり、接続で
きても0.5mm以上のピッチとなることから、特に好
ましくはMTタイプ(信越ポリマー社製、商品名)のエ
ラストマコネクタ(絶縁性エラストマ樹脂中に、電極細
線が所定の傾斜角を有してマトリックス状に配設された
コネクタ)を用いて接続するのがよい。
【0009】本発明で用いる検査用プローブは、基板端
部あるいは基板上の開口部近傍に第1の電極部、基板の
周辺近傍下面に第2の電極部が設けられ、第2の電極部
から第1の電極部に向けて、例えば、求心状に配線さ
れ、先端に端子部を有する複数の接続ワイヤが第1の電
極部に付設され、接続ワイヤの各端子部は下方に向けて
延出され、被検基板の第1の電極部の各端子と対応する
位置に可撓性エラストマ樹脂によって被覆固定され、そ
の先端部のみが可撓性エラストマ樹脂から露出してい
る。検査用プローブの第2の電極部は、第1の電極部と
同ピッチでもよいが、被検基板が微細電極ピッチ(例え
ば、0.5 mmピッチ以下、実用的には0.2 〜 0.5 mm ピツ
チ)の場合には、ピッチを変換して配線するとよい。基
板は、被検基板がエリアアレイ型であるときは、基板が
複数の層からなる多層基板を用いるのが好ましい。
【0010】検査用プローブ基板の第1の電極部に付設
される接続ワイヤは、金属細線をワイヤボンディングし
て植設される。金属細線としてはワイヤボンディングが
可能な金、金合金、銅、アルミニウム、アルミニウムー
珪素合金、ベリリウム銅、真鍮、ニッケル、モリブデ
ン、タングステン、ステンレス等を細線加工したもの、
あるいはこれらの細線に金や金合金をメッキしたものが
用いられる。なかでも金細線が最も好ましい。接続ワイ
ヤの直径は、被検基板の電極ピッチ等に応じて選択され
るが、通常、18〜50μm、特には25〜30μm程度の直径
を有する金ワイヤが好ましく選択される。また、接続ワ
イヤの端子部を略半球状に形成し、その先端面を金メッ
キ接点とすることもできる。
【0011】接続ワイヤを被覆する可撓性エラストマ樹
脂には、シリコーンゴム、エポキシゴム、ウレタンゴ
ム、その他の合成ゴムや熱可撓性エラストマ等の絶縁性
のゴム弾性材料を選択するのが好ましく、弾性材料は、
接続ワイヤの屈曲にともない一体に弾性変形し、接点で
の好ましい接触状態を維持する。さらに、接続ワイヤを
被覆した状態にある可撓性エラストマ樹脂の上面は、補
強モールドで覆われる。この補強モールド材には、剛性
を有するものが好ましく、汎用のエンジニアプラスチッ
ク材、セラミック材、金属材等を使用することができる
が、なかでも耐熱性、寸法安定性、加工性に優れた材料
を選択するのが望ましい。
【0012】上記構成の検査用プローブを用いて検査回
路を構成することにより、従来に比べて接続距離が5mm
以下と極めて短いため高速検査が可能となり、かつ電極
ピッチの微細な被検基板の検査に対応することができ、
特に、被検基板の電極端子数が多い、例えば、マトリク
ス状の電極の場合には、基板に多層基板を用いることに
より被検基板の多端子化に対応することができる。ま
た、接続接点の位置を、検査用プローブ基板の下面レベ
ルより下方とし、接続ワイヤを可撓性エラストマ樹脂で
被覆したことにより、接続ワイヤの端子は被接続端子と
柔軟に接し、被検基板の反りやうねりに左右されない検
査が可能である。以下、本発明の具体的態様を実施例に
基づき説明する。
【0013】
【実施例】本発明による電子回路基板の検査方法を、図
1〜図3に示す縦断面図を用いて説明する。
【0014】実施例1:本実施例において検査の対象と
する被検基板は、図1a,bに示すように、平坦な形状
を有するIC基板、ウェハー等の各種電子回路基板であ
る。図1a,bは、被検基板1と検査機の基板2、3、
および検査用プローブ4との接続状態を示す縦断面図で
ある。なお、図1aに示す検査用プローブ4において
は、第1の電極部6aは基板の開口部近傍に設けられ、
図1bに示す検査用プローブ4においては、第1の電極
部6aは基板端部に設けられている。先ず、検査機の第
1基板2の電極部2a上にエラストマコネクタ5を載置
し、この上に被検基板1を、この被検基板1の第2の電
極部1bと検査機の第1基板2の電極部2aとがエラス
トマコネクタ5を介して電気的に接続するように重ね
る。次に、検査用プローブ4を被検基板1の直近に移動
し、検査用プローブ4の第1の電極部6aに付設された
接続ワイヤ7の端子部と被検基板1の第1の電極部1a
とを接続し、さらに、検査機の第2基板3の電極部3b
上にMTタイプ(信越ポリマー社製、商品名)のエラス
トマコネクタ8を載置し、このエラストマコネクタ8を
介して、検査用プローブ4の第2の電極部6bと基板3
の電極部3bとが電気的に接続するように重ねる。この
ようにして検査回路が構成される。第1および第2の電
極ピッチが200μmの被検基板1に、検査用プローブ
4を、矢印Pで示す方向に圧縮荷重を加え柔軟に接続し
て検査したところ、各電極間の電気的接続は確実に行わ
れ、電気的検査は、高速かつ正確に実行された。
【0015】実施例2:本実施例は、図2に示すよう
に、被検基板1が、ICパッケージ基板のように、被検
基板1の第1の電極部1aがステップ部に設けられてい
る場合の検査例である。他は実施例1と同様にして検査
回路が構成される。検査用プローブ4に、矢印Pで示す
圧縮荷重を加えることによって各電極間の電気的接続は
より確実となり、かつ被検基板1の電気的検査は、高速
かつ正確に実行される。
【0016】実施例3:本実施例は、検査機の第1基板
2の電極部2aと被検基板1の第2の電極部1bとを接
続するのに、実施例1、2で用いたエラストマコネクタ
5に代えて、検査機の第1基板2に複数のポゴピン12
が設けられてなる電極部2aを用いて、この電極部2a
と被検基板1の第2の電極部1bとを直接接続するもの
である(図3参照)。他は実施例1と同様にして検査回
路が構成される。使用したポゴピン12は径0.5mm
で金メッキされたものであり、スプリング機能を有し柔
軟に接続される。第1の電極ピッチが180μmで、第
2の電極ピッチが1.0mmの被検基板1に、検査用プ
ローブ4を、矢印Pで示す方向に圧縮荷重を加え柔軟に
接続して検査したところ、各電極間の電気的接続は確実
に行われ、電気的検査は、高速かつ正確に実行された。
【0017】なお、本発明で用いる検査用プローブ4
は、この第1の電極部6aに付設された接続ワイヤ7
は、この基板に設けられた開口部9から下方に延出さ
れ、その周辺は可撓性エラストマ樹脂10によって覆わ
れ、可撓性エラストマ樹脂10はさらに補強モールド1
1によって覆われている。開口部9から下方に延出され
た接続ワイヤ7は、その端子部先端が可撓性エラストマ
樹脂10から露出しており、各端子は同一高さレベルに
設けられている。接続ワイヤ7の端子部の先端に突起状
の金メッキ接点を設けて、接続をより確実にすることも
できる。検査用プローブ4の第1の電極部6aは、被検
基板1の第1の電極部1aと同配列、同ピッチでパター
ニングされ、検査用プローブ4の第2の電極部6bに
は、検査機の第2基板3の電極部3bと同配列、同ピッ
チのパターニングがなされている。
【0018】
【発明の効果】本発明の電子回路基板の検査方法におい
ては、上述の検査用プローブを用い、被検基板および検
査機の基板の各電極部での接続箇所はいずれも柔軟に接
続され、接続距離も短いため、接続は高速かつ確実にな
される。さらに、被検基板の電極ピッチが極めて微細な
場合には、検査用プローブの第1の電極部を互い違いに
千鳥状にパターニングすることによつて、あるいは検査
用プローブの基板の開口部周辺をステップ状に形成し、
このステップ部に第1の電極部を設けることによって対
応することができ、被検基板を高速かつ正確に検査する
ことができる。
【図面の簡単な説明】
【図1】図1a,bは、本発明による電子回路基板と検
査機との接続状態の態様を示す縦断面図である。
【図2】本発明による電子回路基板と検査機との接続状
態の他の態様を示す縦断面図である。
【図3】本発明による電子回路基板と検査機との接続状
態のさらなる態様を示す縦断面図である。
【符号の説明】
1 ……… 被検基板、 1a……… 被検基板の第1の電極部、 1b……… 被検基板の第2の電極部、 2 ……… 検査機の第1基板、 2a……… 第1基板の第1の電極部、 3 ……… 検査機の第2基板、 3b……… 第2基板の第2の電極部、 4 ……… 検査用プローブ、 5 ……… エラストマコネクタ、 6a……… 検査用プローブの第1の電極部、 6b……… 検査用プローブの第2の電極部、 7 ……… 接続ワイヤ、 8 ……… エラストマコネクタ、 9 ……… 開口部、 10 ……… 可撓性エラストマ樹脂、 11 ……… 補強モールド、 12 ……… ポゴピン。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−61461(JP,A) 特開 平8−186943(JP,A) 特開 平2−154166(JP,A) 特開 平1−140072(JP,A) 実開 平1−167677(JP,U) (58)調査した分野(Int.Cl.7,DB名) G01R 1/06 - 1/073 G01R 31/26 G01R 31/02 H01L 21/64 - 21/66

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】基板端部あるいは基板開口部の周辺近傍に
    設けられた第1の電極部と、この第1の電極部に配線接
    続され該基板の周辺近傍に設けられた第2の電極部とを
    有し、先端に端子部を有する接続ワイヤが前記第1の電
    極部に付設された検査用プローブを用い、前記接続ワイ
    ヤの端子部と被検電子回路基板の第1の電極部とを接続
    し、被検電子回路基板の第2の電極部と検査機の第1基
    板の電極部とを直接又はエラストマコネクタを介して接
    続し、検査機の第1基板に配線接続された検査機の第2
    基板の電極部と前記検査用プローブの第2の電極部とを
    エラストマコネクタを介してそれぞれ接続し検査するこ
    とを特徴とする電子回路基板の検査方法。
  2. 【請求項2】前記被検電子回路基板の第2の電極部と前
    記検査機の第1基板の電極部とを接続するに際し、複数
    のポゴピンが設けられてなる検査機の第1基板の電極部
    と被検電子回路基板の第2の電極部とを接続し検査する
    請求項1に記載の電子回路基板の検査方法。
JP08258473A 1996-06-28 1996-09-30 電子回路基板の検査方法 Expired - Fee Related JP3128200B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08258473A JP3128200B2 (ja) 1996-09-30 1996-09-30 電子回路基板の検査方法
TW086118389A TW353211B (en) 1996-06-28 1997-12-06 Probe and method for inspection of electronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08258473A JP3128200B2 (ja) 1996-09-30 1996-09-30 電子回路基板の検査方法

Publications (2)

Publication Number Publication Date
JPH10104273A JPH10104273A (ja) 1998-04-24
JP3128200B2 true JP3128200B2 (ja) 2001-01-29

Family

ID=17320718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08258473A Expired - Fee Related JP3128200B2 (ja) 1996-06-28 1996-09-30 電子回路基板の検査方法

Country Status (1)

Country Link
JP (1) JP3128200B2 (ja)

Also Published As

Publication number Publication date
JPH10104273A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
KR100847034B1 (ko) 콘택터 및 그 제조 방법
US6861858B2 (en) Vertical probe card and method for using the same
US7026833B2 (en) Multiple-chip probe and universal tester contact assemblage
JP2001056345A (ja) プロービングカード及びその製造方法
KR20010086060A (ko) 상승된 접촉 요소를 구비한 웨이퍼를 탐침 검사하기 위한탐침 카드
US20110043238A1 (en) Method of manufacturing needle for probe card using fine processing technology, needle manufactured by the method and probe card comprising the needle
KR100980369B1 (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
US6880245B2 (en) Method for fabricating a structure for making contact with an IC device
JP3128199B2 (ja) 検査用プローブ
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
US7018857B2 (en) Method of manufacturing a semiconductor device including defect inspection using a semiconductor testing probe
US7474113B2 (en) Flexible head probe for sort interface units
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
US20030094962A1 (en) Dual plane probe card assembly and method of manufacture
US6864695B2 (en) Semiconductor device testing apparatus and semiconductor device manufacturing method using it
JP2003287553A (ja) プローブカード及びそれを製造するための基板
JP3128200B2 (ja) 電子回路基板の検査方法
KR100548803B1 (ko) 프로브 카드의 프로브 핀 블록
JP3204146B2 (ja) コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置
US7028398B2 (en) Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor
US7061261B2 (en) Semiconductor inspection device and method for manufacturing contact probe
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
KR100560410B1 (ko) 프로브 카드의 프로브 핀 블록
KR100493223B1 (ko) 전자회로기판의검사프로브및검사방법
JPH10111317A (ja) 半導体ウエハーの検査方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151110

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees