JP3955795B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3955795B2 JP3955795B2 JP2002170774A JP2002170774A JP3955795B2 JP 3955795 B2 JP3955795 B2 JP 3955795B2 JP 2002170774 A JP2002170774 A JP 2002170774A JP 2002170774 A JP2002170774 A JP 2002170774A JP 3955795 B2 JP3955795 B2 JP 3955795B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- semiconductor device
- inspection
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
- G01R1/06761—Material aspects related to layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、半導体基板に形成された半導体装置に検査装置から電気的に接続して検査を行う工程を含む半導体の製造方法に関する。
【0002】
【従来の技術】
ICやLSIなどの半導体装置では、シリコンウェハ表面に集積回路を形成するまでのいわゆる前工程と、このシリコンウェハを個別のチップに切り離して樹脂やセラミック等で封止するまでのいわゆる後工程とに大別される。
【0003】
これらの半導体装置では前工程中の所定の段階において、各回路の電気的特性検査が行われ、チップ単位で良品、不良品の判定が行われる。
【0004】
ICや電子部品など微細な披検査物に対する導通検査に関して用いられる「プローブ構造体」に関して、被検査物への接点として半球状(ドーム状)に突起したバンプ接点が形成され、接触信頼性を向上させるために、バンプ表面に凹凸構造を形成している。その公知例として特開平9―133711号および特開2001―250851号に公開されている。前者では、絶縁性基板の一方の面に設けられたバンプ接点と他方の面に設けられた導電性回路とが導通されたプローブ構造で、バンプ接点表面には微小突起が形成されており、かつ、ニッケルからなる深層、金からなる中層およびロジウムからなる表層と三層構造から形成されている。また、後者では、前者と同様のプローブ構造で、バンプ表面に微小なグレインが集合して形成された凹凸が形成されている。両者とも凹凸の形成手段として無光沢めっきを適用している。
【0005】
【発明が解決しようとする課題】
上記、従来技術で述べたようなバンプ表面の構造では、バンプ表面の検査接触部は曲率が大きく、バンプのどの部分が接触するのか判断することが困難で、高密度配置が容易でなく、狭ピッチの製品には対応することが困難であると考えられる。
【0006】
さらに、被検査対象電極が多数存在する場合、微小領域のコンタクトにおいて、バンププローブに限定しているため、個々のバンプにおける高さばらつきをコントロールすることが困難である。また、このような状況下での適正な接触加圧コンタクト構造について具体的な記載がされていない。
【0007】
そこで、本発明は、前記問題点を解決し、多数の被検査電極を検査する場合であっても、適切な押圧力で電極パッドの損傷を抑制しつつ確実にコンタクトさせる工程を提供して、半導体製造工程における製造歩留まりを向上させ、製造コストを低減し、結果的に安価で高信頼性を有する半導体装置を供給しうる製造方法を提供することにある。
【0008】
【課題を解決するための手段】
前記課題を解決するために、本発明によれば、半導体装置の製造過程において、ウエハの一主面に半導体装置を形成する形成工程と、前記ウエハに形成された半導体装置の不良を検査する検査工程と、を有し、前記検査工程に適用する検査用の基板は、前記基板に形成された梁と、前記梁に被検査半導体装置の検査電極に接触する突起状のプローブと、前記基板の前記プローブが形成される側の反対側に設けられた二次電極と、前記梁及び前記プローブ上に形成されて前記二次電極と電気的に接続される配線と、を備え、前記配線は、前記基板側から、低抵抗層と、多数の突起を有する下地層と、導電性層と、を有し、前記低抵抗層は前記導電性層よりも抵抗が低く且つ前記プローブ以外の前記梁上には設置されて前記プローブ近傍は除かれ、前記プローブには多数の突起を有する層が形成された検査装置を、前記半導体装置の検査電極に接触させることにより行う工程を含む特徴を有することにより、半導体装置の不良検査を行うことができ、効果的に半導体装置を製造することができる。
【0009】
または、更に、前記プローブは、前記突起形状を構成する基板部と、前記基板部上に形成され、前記基板部表面より大きい凹凸を有する下地層と、前記下地層の上に形成される導電性層とを有することを特徴とする。
【0010】
また、前記下地層はニッケルを主成分とし、前記導電性層は金を主成分とする層であることを特徴とする。
【0011】
または、更に、前記基板部は半導体材料からなり、前記導電性層はロジウム、ルテニウム、コバルト、クロム、タングステン、金の何れかを主構成元素として含むことを特徴とする。
【0012】
または、更に、前記プローブ基板部は導電性層より硬い材料が配置されることを特徴とする。
【0013】
または、更に、前記導電性層の界面或いは表面より前記下地層の界面の方が粗くなるよう形成されていることを特徴とする。
【0014】
または、更に、前記下地層表面は矩形の凹凸面から形成されていることを特徴とする。
【0015】
または、更に、前記プローブ及び前記二次電極は、粒状突起が形成されることを特徴とする。
【0016】
または、更に、前記プローブが配置された側に配置される前記導電性部材の表面は、前記プローブに形成された凹凸より小さく形成されることを特徴とする。
【0017】
または、前記検査装置は、基板と、前記基板の一主面に形成され、前記基板表面より粗い複数の突起を有する表面を備えたプローブと、前記基板の前記プローブを備えた主面に形成され、前記プローブに電気的に連絡する配線と、前記基板の前記プローブを備えた主面と反対側の面に対向して配置され、前記配線と電気的に接続する機構を備えた電気接続基板と、を有することを特徴とする。
【0018】
または、更に、前記配線は、前記基板より導電性の高い導電膜と前記導電膜より導電性の低い保護膜とを形成されることを特徴とする。
【0019】
または、更に、前記プローブの表面には前記配線の表面より大きい凹凸が形成されることを特徴とする。プローブ表面に多くの大きな突起を備え、同じ側の配線にはそのような突起を備えないようにすることにより被検査半導体装置との電気的接触の際に前記配線部の突起が披検査半導体装置に傷をつけることを抑制しつつプローブと裏面電極との効果的な配線が形成できる。
【0020】
または、更に、前記プローブの表面と前記配線の表面には前記プローブの周囲の基板より大きい凹凸が形成されることを特徴とする。プローブと配線表面を共に凹凸を形成させることにより効率的に検査装置を形成することができる。二次電極上にも前記凹凸を備えることにより、二次電極に対向する電気接続基板の電気的接続部との安定した電気的コンタクトを得ることができるので、安定した検査ができる。
【0021】
前記特徴は、何れかの他の特徴と組合わせて更に効果的な特徴を備えることができる。
【0022】
上記の構成および構造を用いることにより、多数の披検査電極を一括して検査する場合であっても、検査時の電極パッドへの傷が小さく、低加圧力でしかも低ダメージのコンタクト方法が可能となる。複数のプローブと、たとえ酸化膜が数オングストローム形成された電極パッドであったとしても確実にコンタクトさせることが可能となる。その結果、検査した半導体素子もしくは電子部品は非常に安価で提供することができる。
【0023】
また、プロービング検査或いはウエハ状態で行うバーンイン検査など半導体製造工程における半導体素子の電気的特性を効率的に検査することにより、高信頼性、高歩留りを得ることができ安価で高信頼性を有する半導体装置を供給しうる製造方法を提供することにある。
【0024】
【発明の実施の形態】
本発明に係る実施の形態及び参考例に関する説明を図1から図12を参照して説明する。
本発明の参考例の説明図を図1に示す。図1は半導体装置の不良を検査するための半導体検査用基板の一部分を拡大した断面図である。検査用基板4にはプローブ6が形成され、その周囲を絶縁層23に覆われている。前記検査用基板4の一主面には多層配線7が形成されている。多層配線7は基板表面側から密着層20、下地層21、導電性層22の順に形成されている。密着層は絶縁層と密着層との密着性を向上させるためのもので、例えば、絶縁層に二酸化珪素を用いた場合、密着層にはチタンおよび金を形成する。
【0025】
下地層の表面には山と山の間隔が3μm以下の凹凸が形成されている。前記、凹凸の形成方法は、例えばニッケルを主成分とする針状ニッケルめっきを施すことで形成することができる。前記針状ニッケルめっき後の表面は角が多く存在する矩形状をしている。下地層の凹凸は検査用基板の表面、すなわち、絶縁層および密着層を含む表面と比較して大きな凹凸を有している。
【0026】
その上に導電性層が下地層の凹凸に沿うように形成されている。外観上は半球の山の部分が連続してつながったような状態である。これは、下地層の凹凸が核となり、その周辺に導電性層の材料が固着しながら成長することにより形成された構造である。そのため、一般の無光沢めっきと比較して、下地層と導電性層の界面は両層が交じり合ったような断面形状となり、本参考例の場合、核となる部分が存在するのに比べ、無光沢めっきでは核の部分が存在しない。
【0027】
導電性層の材質は金を主成分とする材料が好ましく、金にニッケル、銅、コバルトなどの材料が含有された材料が良い。導電性層の硬さはヌープ硬さで100から400くらいである。また、本参考例では検査用基板にシリコンを適用した場合、下地膜に針状ニッケルめっき構造および導電性層に金を主成分とする材料のみならず、その他の材料、例えば、ロジウム、ルテニウム、クロム、タングステンなどの材料を適用することができる。この場合、針状ニッケルめっき層と導電性層の前記各材料との密着性を向上するために0.1μm程度の厚みを有する金をはさみこむ構成が好ましい。このような構成とすることにより、例えばアルミニウムなどからなる電極パッドでも、アルミニウムの表面酸化膜を破ることができ良好なコンタクト抵抗を得ることができる。
【0028】
検査用基板に形成されたプローブは、電極パッドとのコンタクト時に大きな圧縮応力がかかる。そのため、プローブ表面に形成した導電性層の硬さよりも、プローブ材質の硬さの方が硬い方が良い。
【0029】
また、下地層31は針状めっきを用いて凹凸を形成しているため、絶縁層23または密着層20或いは基板4と比較して表面が粗く形成されている。また、導電性層22の界面あるいは表面と下地層21の界面あるいは表面を比較すると、下地層の界面あるいは表面の方が粗く形成されている。これは粗い面の上に微小粒子が成長するために、後から成長した方がその粗さを埋めようとしながら成長するためである。なお、下地層21および導電性層22はめっき技術を用いて形成されている。また、上記の多層配線構造は少なくともプローブ周辺だけに形成されていれば良く、それ以外の多層配線はプローブ周辺とは異なる構造をしていても良い。
【0030】
ウエハに形成された半導体装置の電気的特性検査は各回路間の導通の良否を判別するプロービング検査と、150℃程度の高温中で熱的、電気的ストレスを回路に付与して不良を加速選別するバーンイン検査、及び最終的に高周波で検査を行う最終検査とに大きく分別できる。前記各種の検査方法共、被検ウエハもしくは被検チップと外部の検査システムとを電気的に導通させる点では共通している。これらの構造を備えた検査装置を被検ウエハ上に数十ないし百数十μmピッチでパターニングされた、数十ないし百数十μm角、厚さ1μm程度の個々のアルミニウム合金もしくはその他の合金の電極パッドに対して押圧する。
次に、検査用基板にシリコンを適用した例について説明する。図2は検査用基板にマイクロマシニング技術を用いてプローブ、梁、貫通孔を加工した構造体に本参考例の多層配線構造を適用した断面図を示す。突起状のプローブ6とプローブ6と物理的に連続するプローブ支持部である梁19が形成される検査用半導体基板4と、前記突起上に形成された多数の凹凸を有する導電性層である多層配線7と、前記基板の前記突起が形成される側の反対側に形成され、前記基板の前記突起が形成される側及び反対側に形成される導電性部材である多層配線7を介して突起上の前記導電性層22と電気的に接続される二次電極である電極パッド3bとを備える。
【0031】
具体的に説明すると、検査用基板4にはプローブ6と両端支持梁19が一体構造として形成されている。前記、プローブ6および両端支持梁19は検査用電極パッドの数だけ形成されているため、実際には複数個形成されている。多層配線7はプローブ先端から検査用基板にエッチングによって形成された貫通孔17を介して、プローブ形成面の反対面に形成された電極パッド3bまでつながっている。前記の構造では、多層配線7に形成された密着層20、下地層21、導電性層22はプローブ周辺のみならず、プローブから電極パッドまで連続して形成されている。これは前記に述べたように下地層および導電性層がめっき技術によって形成されているためである。この場合、電解めっき、無電解めっきのどちらでも用いることができる。前記構造体の詳細な加工プロセスに関しては図4で説明する。
【0032】
次に検査用基板の押圧構造について図3を用いて説明する。図3は検査用基板の詳細図を示したもので、図3(a)に検査前の断面図、(b)に検査中の断面図を示している。検査用基板4はシリコン材からなり、両端支持梁19と両端支持梁上にプローブ6が形成され、貫通孔17を介して、プローブ6および二次電極パッド3bがつながっている。被検査ウエハと接触する多層配線7上には一部、保護膜18が形成されている。一方、被検ウエハ2には検査用電極パッド3a以外の部分は電極パッドより数μm高く、ポリイミド系の樹脂からなる表面保護膜5によって形成されている。これによって、プローブ6に連絡する多層配線7がプローブ6の周囲のプローブ形成面側に形成された場合に、プローブ6表面は凹凸を有し、その周囲の配線は、前記表面保護膜5で覆われている。つまり、配線7の凹凸はプローブ6部分の表面の凹凸より小さくなる。
【0033】
本参考例ではシリコンプローブの相対的な位置精度は、マイクロマシニング技術を利用してシリコンを加工しているために非常に良い。その位置精度はマスク精度に依存するためである。一般的なマスク精度は±1μm以下であり、加工されるプローブの相対的な位置精度もその範囲内に入る。図3(b)より検査用基板4を被検ウエハ2の電極パッド3aに接触させると両端支持梁19は弧を描いて変形し、プローブ6は電極パッド3aに対して垂直に接触する。この時、両端支持梁がたわむ(弾性変形)ことによる反力が電極パッド3aに押圧力として付加される。そのため、梁の断面形状および梁長さから押圧力をコントロールすることが可能であり、電極パッドに対して、傷が浅く、低押圧力で良好なコンタクトを得ることができる。しかも電極パッドに形成された圧痕は小さいため、次工程で他の基板と電気的に導通させる場合、例えば、はんだボールを用いる場合にも不具合を生じない。
【0034】
このように検査用基板にシリコンを適用した場合、押圧力をコントロールすることが可能であり、しかも一定の押圧力で電極パッドへのコンタクトを繰り返すために、プローブへの付加荷重も一定となる。そのため、本参考例の検査用基板上に形成したプローブに針状ニッケルめっきおよび金もしくはロジウムなどの凹凸が形成されたプローブおよび両端支持梁による一定加圧力を有する構造は、凹凸のつぶれかたにばらつきが少なく、プローブの高寿命化が可能である。
【0035】
なお、本参考例は両端支持梁について主に説明してきたが、梁形状は、例えば片持ち梁にも適用することが可能である。この場合、片持ち梁は電極パッドとのコンタクトにおいて、プローブ高さにもよるが、多少、スクラブする。そのため、この時の下地層と導電性層との組み合わせは針状ニッケルにロジウムなどの硬い金属を形成すれば良い。
【0036】
次に量産性に優れたマイクロマシニング技術を用いた検査用基板の加工プロセスについて図4も用いて説明する。図4のX断面とは、梁の長手方向からの断面、Y断面とは梁の長手方向と垂直方向を示している。
【0037】
図4より、はじめに、図4(a)に示すように厚さ525μm(100)方位のシリコンウエハ26を準備する。次に0.5μm厚さの熱酸化膜を形成し、ホトリソプロセスを用いて、シリコンウエハ26の表面に形成された熱酸化膜27上にレジスト塗布・パターン露光・現像・熱酸化膜のエッチングを片面から行い、プローブ6を形成するためのマスクパターンを形成する。この時、目的のプローブ先端形状を得るために、マスクパターン形状にはエッチングによる角落ちに対処するための補償パターンが形成されている。
【0038】
その後、68℃の水酸化カリウム水溶液を用いてシリコンを30μm段差の異方性エッチング加工を片面から行い、図4(b)に示すようにプローブ6を形成する。この時、プローブ形成部には{111}結晶面24からなる斜面が形成される。前記シリコンのエッチング加工は水酸化カリウム水溶液だけではなく、その他のウエットエッチング液、例えば、エチレンジアミンピロカテコール、テトラメチルアンモニウムハイドロオキサイド、ヒドラジンを用いることができる。さらに、異なる深さの孔を時間差で一括してエッチング加工を行うために、多層マスク法を用いる。
【0039】
図4(c)に示すようにホトリソプロセスを用いて、酸化・レジスト塗布・パターン露光・現像・熱酸化膜のエッチング・酸化を繰り返し行う。より詳細には酸化膜形成後、浅い孔から順番にパターニングを行う。なお、図4に示した構造の検査用基板は異なる孔が3種類ある。はじめに酸化膜27cを形成し、プローブを分離するためのパターニングを行う。次に両面酸化を行い、酸化膜27bを形成し、梁を所定の厚さまでエッチングするためのパターニングを行う。次に再度、両面酸化を行い、酸化膜27aを形成する。
【0040】
図4(d)に示すように一番深いエッチング孔25aのパターニングを行った後、異方性エッチング加工を途中まで行う。
【0041】
図4(e)に示すように二番目に深い孔の酸化膜27aを除去して、さらに一番目と二番目の孔25aおよび25bの加工を所定の深さまで同時に異方性エッチング加工を行う。
【0042】
次に、図4(f)に示すように酸化膜27bを除去した後、矢印28に示す方向から酸化膜27cをマスキング材として異方性エッチングを行い、プローブ6及び両端支持梁19は個々に分離される。この時、実際に試作した物は、梁は、梁厚30μm、プローブ間ピッチ85μmの狭ピッチで加工することができた。
【0043】
前記加工技術では、異方性エッチングのマスク材に熱酸化膜を適用した例について説明したが、マスク材としてシリコンナイトライド膜、薄い熱酸化膜の上にシリコンナイトライド膜を形成した複合膜を用いても良い。
【0044】
前記構造体の加工プロセスでは異方性エッチング技術を用いてシリコンの加工を行ったが、この他にドライエッチング加工を用いることもできる。そのドライエッチング加工装置には誘導結合型のプラズマエッチング[ICP―RIE(Inductively Coupled Plasma―RIE)]装置を用いることによりアスペクト比20程度の垂直な壁を有するエッチング加工を行える。
【0045】
その後、図4(g)に示すように、構造体全面に厚さ3μm酸化膜27を形成した後、両面に金属薄膜をスパッタリング装置により形成し、電着レジストを用いたホトリソプロセスにより、両面に密着層20のパターニングを行った。これにより、検査用基板の両面で配線がつながる。前記金属薄膜はクロムを20nmその上に金を1000nm形成した。クロムは金と熱酸化膜との密着性を向上させるために形成しているもので、クロム以外にチタンを用いることもできる。前記配線材料は150℃以上で溶解せず、電気的導通がある薄膜形成可能な材料であれば他の材料を用いても良い。配線などに用いる装置もスパッタリング装置以外の装置、例えば、蒸着装置やCVD(Chemical Vapor Deposition)装置を用いても良い。さらに、配線の形成方法はリフトオフ法にかぎらず、電着レジストまたはスプレーレジスト塗布装置等3次元的にレジストパターンの形成が可能なレジストを用いて基板全面に薄膜を形成した後、ホトリソを行い、エッチングによって形成し、その後めっきで形成しても良い。
【0046】
次に、図4(h)に示すように電解めっき装置を用いて銅Cuを3μm及びニッケルを0.5μmの厚さに形成した後、針状ニッケルめっきを1μm厚さになるように行い、下地層21を形成した。その後、前記下地層の表面に金めっきを0.5μm厚さになるように行い、導電性層22を形成した。これにより多層配線が完成する。
【0047】
本発明の一参考例に関するウエハ検査装置の構造について図5の装置構成図を用いて説明する。本発明のウエハ検査装置の構成は図5に示すように、検査用基板4には変形が容易な両端支持梁が形成され、前記両端支持梁にはプローブ6が形成されている。検査用基板4は絶縁層を介して、金属からなる多層配線7がプローブから貫通孔17を介して、プローブ形成面の反対面に形成された電極パッド3bまで連続してつながっている。
【0048】
前記検査用基板4は電気接続基板8に半田ボール9により固定されている。本参考例では半田ボールを用いてプローブ形成基板の固定及び電気的接続を同時に行っているが他の方法、例えば銀ペーストや白金ペーストもしくは150℃以下で溶解しない金属材料、複合材料をスクリーン印刷法等によって形成し焼成することにより電気的導通がはかれ、かつ、プローブ形成基板を固定する方法を用いても良い。電気接続基板8の内部は多層配線が形成されており、狭ピッチに配置されている電極パッド3cを電気接続基板の上部に配置されたポゴピン14の間隔まで広げる役割をしている。なお、電気接続基板8に形成された電極パッド3cはマトリックス状に800μmピッチで形成されている。この電気接続基板の材料としてはセラミックスが好ましく、特にムライトを用いることが線膨張率の点から良い。これは、各種検査の中でバーンイン検査が150℃の温度雰囲気中で行われるため、シリコンからなる被検ウエハの電極パッドとプローブとが相対的に位置ずれが生じないために線膨張率が近い方が好ましい。また、電気接続基板8には検査時に加わる加圧力により半田ボール9が一定以上つぶれないようにするため、座屈防止用の突起10が形成されている。前記電気接続基板8及びプローブ形成基板4は多層配線基板13に治具11を介して、ボルト12により固定されている。なお、治具の材料は、150℃以上で熱変形が少ない材料、例えば、窒化アルミニウムもしくはインバーなどを用いると良い。前記、多層配線基板13の内部はガラエポ材には多層配線が形成されている構造で、ポゴピン14が多数形成されていて内部多層配線とつながっている。なお、ポゴピンとはばね機構がついた電気的導通端子である。ウエハ検査装置16には多層配線基板13と電気的な導通をとるために用いるポゴピンまたは接続ピン15が多層配線基板の電極パッド3eの間隔で配置されている。
【0049】
また、ウエハ検査装置16には多層配線基板13と電気的な導通をとるための方法は前記の方式に限らず、電気的な接続を可能とする方法であれば、コネクタのようなものを用いても良い。
【0050】
前記のように、プローブ形成基板からウエハ検査装置までの間に電気接続基板及び多層配線基板の2枚の基板を介した理由は、電気接続基板はセラミックスの中に多層配線が形成されているため、非常にコストが高く,基板の変更は容易に行えない。そのため、検査方式が変更した場合や接点の変更などは安価な多層配線基板を用いて行うことができる。また、他の検査装置への適用を行う場合には安価な多層配線基板を変更することにより容易に行える。なお、電極パッド数及び電極パッド間隔によっては前記電気接続基板を用いず、直接多層配線基板に接続することも可能である。
【0051】
被検ウエハ2は固定ステージ1に真空チャックで固定されている。前記固定ステージ1は周辺機器により、数10μm単位での高さ制御機構及び数グラム単位での加圧力制御が可能な構造となっており、さらに上下、左右、円周方向に移動が可能な構造となっており、被検ウエハ2に形成された電極パッド3aと検査用基板4のプローブ6を高精度に位置合わせしながら、互いに接触させることができる構造となっている。また、前記の構造では位置合わせ用の移動機能を固定ステージ側に付加したが、本参考例では、前記構造に限らず、例えば、検査用基板側もしくは検査用基板側と固定ステージの両者に位置合わせ用の移動機能を付加しても良い。
【0052】
ウエハ検査装置16と被検ウエハ2との電気信号の授受を行うための電気的な導通手段に関する構造について説明する。被検ウエハ2と検査用基板4との位置合わせが終了後、前記の機構を用いて両者を接触させると被検ウエハの表面保護膜5に検査用基板が押し付けられ、被検ウエハの反りや傾きを抑制し、前記で説明したように、検査用基板の両端支持梁が上方にたわみ、その反力で電極パッド3aに一定の押圧力を与える。本参考例で電気的導通に必要な押圧力はおよそ50mN程度であった。これ以上の押圧力であれば良好に電気的導通が得られる。しかし、押圧力があまり大き過ぎると電極パッド3aにダメージを与え、かつ、プローブ表面の凹凸にもダメージを与えることになる。
【0053】
なお、被検ウエハ2にはアルミニウムからなる約80μm角の大きさの電極パッドが形成されている。その電極パッドの周辺にはポリイミド系の樹脂からなる表面保護膜5が接触不良等を防止するために形成されている。また、電極パッド3b及びプローブ6以外の配線上にはポリイミド系樹脂などからなる絶縁膜18が多層配線の段差を埋めるように形成されている。
【0054】
また、前記、プローブ形成基板表面の絶縁膜は表面保護膜5にダメージを与えない材料で、少なくとも150℃以上の温度に耐えられる材料であれば他の絶縁材料を用いても良い。また、配線はプローブ形成基板に溝を形成しその溝の中に埋め込む構造を用いても良い。
【0055】
前記電極パッド3aはプローブ形成基板4のプローブ6と接触することにより電気的に導通する。プローブ形成基板4のプローブから金属配線がプローブ形成基板のプローブ形成面と反対面に形成された電極パッド3bまで形成されている。プローブ形成基板の電極パッド3bと電気接続基板8の下面電極パッド3cは半田ボールにより電気的に接続されている。電気接続基板8の下面電極パッド3cと上面電極パッド3dは電気接続基板の内部に形成された多層配線により電気的な接続が施されている。電気接続基板8の上面電極パッド3dと多層配線基板13との電気的な授受は、多層配線基板に形成されたポゴピンを用いて行う。ポゴピンにはばね機構が付加されているため、例えば、基板にうねり等が発生している場合でも導通不良を起こすことなく確実に電気的な接続が得られる。また、この部分にポゴピンを採用したことにより、検査対象物が変更した時にも、電気接続基板から下の部分を容易に交換することが可能である。多層配線基板13に配置されたポゴピンは、多層配線基板の内部配線により多層配線基板の上面に形成された電極パッド3eまでつながっている。また、最終的なウエハ一括検査装置16との電気的な授受は検査装置に形成されたポゴピンまたは接続端子15を用いている。
【0056】
以上のように配置された各種基板を用いることにより、被検ウエハの電極パッドから検査装置まで電気的な信号の授受が可能となる。また、前記に記載したように各種検査の検査装置によって、電気接続基板から下の部分を容易に交換することが可能であることから、
30MHzの駆動周波数で各回路間の導通の良否を判別するプロービング検査と、5MHzの駆動周波数で150℃程度の高温中で数時間から数10時間、熱的、電気的ストレスを回路に付与して不良を加速選別するバーンイン検査、及び最終的に133MHz以上の駆動周波数で高周波で検査を行う最終検査などの検査方法に適用することができる。
【0057】
本参考例は前記のプロービング検査に限らずその他の検査方式にも用いることができる。例えば、バーンイン検査をウエハレベルでパッキングした状態で連続して電気的特性検査を行う場合にも確実に電極パッドとプローブのコンタクトが得られるため用いることができる。
【0058】
一般的に接触抵抗を低下させるには電極パッド部と接触している面積が大きいほど良い。しかし、同一の押圧力と仮定した場合、プローブ先端面積は小さいほど接触抵抗が低下する。これは同一の押圧力ではプローブ先端面積が小さいほど面圧が上昇するために、電極パッド表面に酸化膜などが存在していたとしても容易に破ることが可能となるためである。
【0059】
そこで、プローブ先端部に凹凸を形成した構造とプローブ先端に凹凸を形成しない構造について、電極パッド表面に対してどのような影響が生じるのかシミュレーションを行った。
【0060】
一例として図6に結果を示す。図6(a)は凹凸を形成しない構造のプローブを押し込んだ例で、その構造は、検査用基板4のプローブ6の表面には絶縁層23、密着層21、ニッケル層29、金層30が形成され、被検ウエハ2のアルミニウムからなる電極パッド3aにプローブを接触させている断面図である。その時の拡大図を図6(c)に示す。
【0061】
また、図6(b)は凹凸を形成した構造のプローブを押し込んだ例で、その構造は、検査用基板4のプローブ6の表面には絶縁層23、密着層21、下地層20、導電性層22が形成され、被検ウエハ2のアルミニウムからなる電極パッド3aにプローブを接触させている断面図である。その時の拡大図を図6(d)に示す。図6(c)および図6(d)の結果から図6(c)の場合、電極パッド3aの変形があまり生じていないのに対して図6(d)の方は電極パッド3aの変形が顕著に現れている。この結果から、表面に凹凸を形成した構造のプローブが低加圧力で電極パッド表面の酸化膜を破ることが可能であることが分かる。
【0062】
電極パッド表面の酸化膜を破るために最適な凹凸形状は、シミュレーションの結果から電極パッドの厚みを半径とすることが良い。現状の半導体素子に用いられている電極パッド厚みが約0.6μmくらいであることから、前記電極パッドを検査するために必要な凹凸は1.2μmピッチの半球が連続して形成されている構造である。一例としては、電極パッドの厚みの1.8倍から2.2倍程度の範囲内にあるようにする。
【0063】
プローブ先端からプローブ形成面の反対面に形成された電極パッドまでつながる配線は、配線の抵抗値を小さくする必要がある。これは、検査に必要な駆動周波数および検査速度などを得るためである。図7に本発明の配線構造に関する実施例を示す。図7より、プローブ6が形成された検査用基板4には絶縁膜23が形成されている。その表面の配線は、密着層20の上に凹凸が形成された下地層21および導電性層22が形成され、プローブ以外のプローブ支持梁部を含む領域での配線に低抵抗層31が形成されている構造となっている。例えば、低抵抗層31は、導電性層22より抵抗が低い。
一般にめっきの厚みが大きくなると、下地の形状が徐々に消失するために、プローブがバンプに近い形状に変化する。本発明のプローブはシリコンの結晶を利用してプローブ先端部に平坦部を形成しているため、プローブ先端部にめっきを厚く形成すると、前記平坦部が消失してしまう。そのため、本発明では、配線抵抗を小さくするために、低抵抗層を用い、プローブ形状が配線材料によって大きく変化するのを防止するために、プローブ近傍だけ、低抵抗層を除いている。
【0064】
前記配線構造の形成方法は、プローブ周辺部に低抵抗層の銅が付着しないようにマスクを形成した後、電解銅めっきおよび電解ニッケルめっきを行った後、前記マスクを除去し、下地層および導電性層を形成した。これにより、シリコンの異方性エッチングによって形成されたプローブ形状の輪郭がめっきによって大きく消失することがなく、個々のプローブ形状のばらつきが少ない。
【0065】
下地層および導電性層を形成したプローブ先端部の硬さと寿命試験時の抵抗変化について調査した結果を図8に示す。図8は、横軸にマイクロビッカース試験機によって測定したマイクロビッカース硬さ(Hv)を、縦軸にアルミニウムからなる電極パッドと、プローブ形成面の反対面に形成したパッドとの抵抗値を示す。なお、マイクロビッカース試験機における測定荷重は250mN一定とした。この測定荷重は圧子が下地層を超えない範囲で止まる荷重である。一方、抵抗値を測定する荷重は150mN一定とした。また、測定は6個の試験片を用い、下地膜の形成条件および厚さを変化させたもので、図内に示した四角形部分は硬さおよび抵抗値の範囲を示す。
【0066】
図8より、V領域では膜の硬さがHv250以上の場合、抵抗値が2Ω以下と安定している。一方、X領域では膜の硬さがHv240以下の場合、抵抗値が1Ω〜8Ωまで変化している。また、この時の寿命試験結果を図9、図10に示す。図9はX領域の硬さを有する試験片の400回寿命試験を行った結果、図10はY領域の硬さを有する試験片の400回寿命試験を行った結果を示す。両図は横軸にコンタクト回数、縦軸にプローブ形成面の反対面に形成したパッドとの抵抗値を示す。図9より、膜がやわらかくプローブ先端部がつぶれたために抵抗値が大きく変化している。一方、図10は膜が硬いためにプローブ先端部のつぶれが小さく、抵抗値が安定している。なお、図10の初期値の抵抗が多少、高くなっている理由は、プローブ表面の汚れであり、寿命試験を重ねるうちに汚れが落ち、抵抗が正規の値に安定している。
【0067】
以上のことより、このように膜の硬さによって抵抗値が異なるのは、電極パッドに与える加圧力とも密接に関係していると考えられる。本発明及び参考例のプローブ先端構造並びに均一押圧力を与える構造を組み合わせることにより、信頼性に優れたプローブ先端構造を得ることができる。言い換えれば、従来の凹凸バンプも適正な均一押圧力を与える構造があれば容易に信頼性の高いコンタクトプローブが得られる可能性がある。
【0068】
また、検査用基板のプローブに形成された凹凸は、プローブ先端面積を100平方μm内に45個前後の突起が形成されている。好ましい範囲はプローブ先端面積を100平方μm内に10〜100個の凹凸が存在する範囲である。
【0069】
以上のようにそれぞれ説明した本発明及び参考例の検査用基板に各種検査に適用した結果、被検ウエハの電極パッドとプローブ末端端子との接触抵抗が2Ω以下と低く、テスト周波数も100MHz以上得られた。その時に温度雰囲気を常温から150℃まで変化させたが、被検ウエハの電極パッドとプローブは極めて良好にコンタクトされていた。また、本発明では被検ウエハを対象として説明したが、例えばベアチップの検査もしくははんだボールが形成された素子の検査にも適用することができる。また、特にバーンイン向けソケット用テープへのコンタクト応用に用いることができる。本発明で検査された半導体素子または半導体チップなどのデバイスは電極パッドにおける傷が浅いため、低ダメージの電極パッドの製品を作り出すことができる。そのため、検査後にはんだボールを形成する時でも良好に形成することができ、他の検査時でも同じ電極パッドを用いることができる。
【0070】
以上のことより、狭ピッチで、しかも信頼性の高い電気的検査が可能になり、検査した半導体素子もしくは電子部品は非常に安価で提供することができる。
次に、上記プロービング検査およびバーンイン検査を含む半導体装置の製造工程について図11および図12を用いて説明する。図11は、1個の半導体チップより半導体パッケージを製造する場合の製造工程を示すフローチャートであり、図12は、複数種類の半導体チップから形成されるMCP(Multi Chip Package)を製造する場合の製造工程を示すフローチャートである。
【0071】
図11に示すように、1個の半導体チップより半導体パッケージを製造する場合には、まず、分割領域によって複数の半導体チップ形成領域に区画された半導体ウエハに半導体素子および配線を形成する。続いて、上記の本実施形態及び参考例の検査用基板を用い、その半導体ウエハに対してバーンイン検査を行う。このバーンイン検査で不良箇所が顕在化した場合には、その不良箇所が発生した要因を半導体素子および配線を形成する工程へ反映することによって、半導体パッケージの品質を向上することができる。次いで、半導体ウエハに対してプロービング検査を行い、たとえば前記バーンイン検査およびプロービング検査によって不良箇所が発見された回路(配線)については救済回路に置き換えるレーザーを用いた不良救済処理を行う。次いで、再び半導体ウエハに対してプロービング検査を行った後、半導体ウエハを個々の半導体チップに分割し、たとえば樹脂封止することによって半導体パッケージを製造する。なお、半導体ウエハの状態での検査ができることから、個々の半導体チップに分割せずに半導体ウエハ状態で出荷形態とすることもできる。製造された半導体パッケージは、テスタにより良品が選別された後、出荷形態とすることができる。
【0072】
一方、図12は、たとえばSRAM(Static Random Access Memory)を有する半導体チップと電気的一括消去型EEPROM(Electric Erasable Programmable Read Only Memory;以下、フラッシュメモリという)を有する半導体チップとを有するMCPの製造工程を示している。図12に示すように、SRAMを有する半導体チップおよびフラッシュメモリを有する半導体チップのそれぞれを製造するまでのフローチャートは、図11に示したフローチャートと同様である。また、SRAMを有する半導体チップおよびフラッシュメモリを有する半導体チップのそれぞれについて、個々の半導体チップに分割せずに半導体ウエハ状態で出荷形態としてもよい。SRAMを有する半導体チップおよびフラッシュメモリを有する半導体チップを用いてMCPを形成する場合には、バーンイン検査およびプロービング検査によって不良箇所が発見された半導体チップを予め除去しておくことにより、MCPの組み立て後のバーンイン検査を省略することができる。すなわち、MCPの組み立て後のバーンイン検査に要するコストを削除できるので、本実施形態の半導体装置の製造に要するコストを低減することが可能となる。MCP形成後においては、テスタにより良品のMCPを選別し、出荷形態とすることができる。
【0073】
以上、本発明者によってなされた発明を発明の実施の形態及び参考例に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0074】
たとえば、上記の実施の形態及び参考例においては、本発明及び参考例の検査用基板を用いて、所定の数の半導体素子および配線が形成された複数の半導体チップ形成領域からなる半導体ウエハに対して検査を行う場合を示したが、それら半導体素子および配線が形成途中の半導体チップまたは半導体ウエハに対して検査を行ってもよい。
【0075】
また、上記の実施形態及び参考例の検査用基板は、微細に形成された電極パッドを有する半導体チップまたは半導体ウエハの特性検査に広く適用することが可能である。
【0076】
【発明の効果】
本発明は、多数の被検査電極を検査する場合であっても、適切な押圧力で電極パッドの損傷を抑制しつつ確実にコンタクトさせる工程を提供して、半導体製造工程における製造歩留まりを向上させ、製造コストを低減し、結果的に安価で高信頼性を有する半導体装置を供給しうる製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の一参考例に関する詳細断面図である。
【図2】本発明の一参考例に関する断面図である。
【図3】本発明の参考例の検査方法に関する断面図である。
【図4】本発明の一参考例に関する加工プロセスである。
【図5】本発明の一参考例に関する装置構成図である。
【図6】電極パッドへのプローブ接触時における説明図である。
【図7】本発明の一実施例に関する詳細断面図である。
【図8】膜硬さと抵抗値に関する図である。
【図9】プローブ寿命に関する図である。
【図10】プローブ寿命に関する説明図である。
【図11】本発明の一参考例に関する半導体装置の製造工程の説明図である。
【図12】本発明の一参考例に関する半導体装置の製造工程の説明図である。
【符号の説明】
1…固定ステージ、2…被検ウエハ、3…電極パッド、4…検査用基板、5…表面保護膜、6…プローブ、7…多層配線、8…電気接続基板、9…半田ボール、10…突起、11…治具、12…ボルト、13…多層配線基板、14…ポゴピン、15…ポゴピンまたは接続ピン、16…ウエハ検査装置、17…貫通孔、18…保護膜、19…両端支持梁、20…密着層、21…下地層、22…導電性層、23…絶縁層、24…{111}結晶面、25…エッチング孔、26…シリコンウエハ、27…熱酸化膜、28…矢印、29…ニッケル層、30…金層、31…低抵抗層
Claims (10)
- 半導体装置の製造方法であって、ウエハの一主面に半導体装置を形成する形成工程と、前記ウエハに形成された半導体装置の不良を検査する検査工程と、を有し、前記検査工程に適用する検査用の基板は、前記基板に形成された梁と、前記梁に被検査半導体装置の検査電極に接触する突起状のプローブと、前記基板の前記プローブが形成される側の反対側に設けられた二次電極と、前記梁及び前記プローブ上に形成されて前記二次電極と電気的に接続される配線と、を備え、前記配線は、前記基板側から、低抵抗層と、多数の突起を有する下地層と、導電性層と、を有し、前記低抵抗層は前記導電性層よりも抵抗が低く且つ前記プローブ以外の前記梁上には設置されて前記プローブ近傍は除かれ、前記プローブには多数の突起を有する層が形成された検査装置を、前記半導体装置の検査電極に接触させることにより行う工程を含むことを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法において、前記プローブは、前記突起を構成する基板部と、前記基板部上に形成され、前記基板部表面より大きい凹凸を有する下地層と、前記下地層の上に形成される導電性層とを有することを特徴とする半導体装置の製造方法。
- 請求項2に記載の半導体装置の製造方法において、前記下地層は針状ニッケルを主成分とし、前記導電性層は金を主成分とする層であることを特徴とする半導体装置の製造方法。
- 請求項2に記載の半導体装置の製造方法において、前記基板部は半導体材料からなり、前記導電性層はロジウム、ルテニウム、コバルト、クロム、タングステン、金の何れかを主構成元素として含むことを特徴とする半導体装置の製造方法。
- 請求項2に記載の半導体装置の製造方法において、前記基板部は導電性層より硬い材料が配置されることを特徴とする半導体装置の製造方法。
- 請求項2に記載の半導体装置の製造方法において、前記導電性層の界面或いは表面より前記下地層の界面の方が粗くなるよう形成されていることを特徴とする半導体装置の製造方法。
- 請求項2に記載の半導体装置の製造方法において、前記下地層表面は矩形の凹凸面から形成されていることを特徴とする半導体装置の製造方法。
- 請求項1ないし請求項6のいずれか1項に記載の半導体装置の製造方法において、前記プローブ及び前記二次電極は、粒状突起が形成されることを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法において、前記プローブが配置された側に配置される前記導電性部材の表面は、前記プローブに形成された凹凸より小さく形成されることを特徴とする半導体装置の製造方法。
- 半導体装置の製造方法であって、ウエハの一主面に半導体装置を形成する形成工程と、前記ウエハに形成された半導体装置の不良を検査する検査工程と、を有し、前記検査工程は、突起状のプローブ部と前記プローブ部と物理的に連続するプローブ支持部が形成された半導体基板と、前記突起上に形成された多数の凹凸を有する導電性層と、前記基板の前記突起が形成される側の反対側に形成され、前記基板の前記突起が形成される側及び反対側に形成される導電性部材を介して前記導電性層と電気的に接続される二次電極とを備え、前記導電性部材は、前記プローブ以外の前記プローブ支持部上には設置され前記プローブ近傍は除かれた低抵抗層を有する、検査装置を、前記半導体装置の検査電極に電気的に接触させることにより行う工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002170774A JP3955795B2 (ja) | 2002-06-12 | 2002-06-12 | 半導体装置の製造方法 |
US10/459,598 US7018857B2 (en) | 2002-06-12 | 2003-06-12 | Method of manufacturing a semiconductor device including defect inspection using a semiconductor testing probe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002170774A JP3955795B2 (ja) | 2002-06-12 | 2002-06-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004015030A JP2004015030A (ja) | 2004-01-15 |
JP3955795B2 true JP3955795B2 (ja) | 2007-08-08 |
Family
ID=30436908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002170774A Expired - Fee Related JP3955795B2 (ja) | 2002-06-12 | 2002-06-12 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7018857B2 (ja) |
JP (1) | JP3955795B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110751A (ja) * | 2000-10-03 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の検査装置および製造方法 |
US7084014B2 (en) * | 2003-10-07 | 2006-08-01 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate |
JP4717581B2 (ja) * | 2005-05-09 | 2011-07-06 | 株式会社日本マイクロニクス | 表示用基板の検査方法 |
JP2007263649A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 電気信号計測用治具およびその製造方法 |
JP4703456B2 (ja) * | 2006-03-28 | 2011-06-15 | 大日本印刷株式会社 | 電気信号測定用治具 |
KR100796202B1 (ko) * | 2007-02-12 | 2008-01-24 | 주식회사 유니테스트 | 프로브 카드의 프로브 구조물 제조 방법 |
CN101846696B (zh) * | 2010-03-19 | 2012-10-03 | 华映光电股份有限公司 | 探针及其制作方法 |
US8323992B2 (en) * | 2010-09-09 | 2012-12-04 | Renesas Electronics Corporation | Method of manufacturing semiconductor integrated circuit device |
US9102119B2 (en) | 2012-06-26 | 2015-08-11 | General Electric Company | Encapsulated beam and method of forming |
SE2251043A1 (en) * | 2022-09-08 | 2024-03-09 | Silex Microsystems Ab | Microstructure inspection device and system and use of the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3096235B2 (ja) * | 1995-11-08 | 2000-10-10 | 日東電工株式会社 | プローブ構造およびその製造方法 |
JP2001091544A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置の製造方法 |
JP2001118889A (ja) * | 1999-10-15 | 2001-04-27 | Hitachi Ltd | 半導体検査装置及びその製造方法 |
CA2322714A1 (en) * | 1999-10-25 | 2001-04-25 | Ainissa G. Ramirez | Article comprising improved noble metal-based alloys and method for making the same |
JP3601697B2 (ja) | 1999-12-27 | 2004-12-15 | Hoya株式会社 | プローブ構造及びその製造方法、並びにウエハ一括コンタクトボード及びその製造方法 |
JP2002090390A (ja) * | 2000-09-20 | 2002-03-27 | Hitachi Ltd | 半導体装置の検査装置及びそれを用いた半導体の製造方法 |
JP2002134572A (ja) * | 2000-10-26 | 2002-05-10 | Hitachi Ltd | 半導体素子検査装置 |
-
2002
- 2002-06-12 JP JP2002170774A patent/JP3955795B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-12 US US10/459,598 patent/US7018857B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7018857B2 (en) | 2006-03-28 |
US20050074910A1 (en) | 2005-04-07 |
JP2004015030A (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5811982A (en) | High density cantilevered probe for electronic devices | |
JP4521611B2 (ja) | 半導体集積回路装置の製造方法 | |
US8102184B2 (en) | Test contact system for testing integrated circuits with packages having an array of signal and power contacts | |
JP4514855B2 (ja) | プロービングカードの製造方法 | |
US7218131B2 (en) | Inspection probe, method for preparing the same, and method for inspecting elements | |
CN100442058C (zh) | 探针以及探针的制造方法 | |
KR100385963B1 (ko) | 반도체 검사장치 및 이를 이용한 반도체장치 제조방법 | |
US7420380B2 (en) | Probe card and semiconductor testing device using probe sheet or probe card semiconductor device producing method | |
US7332922B2 (en) | Method for fabricating a structure for making contact with a device | |
US6774654B2 (en) | Semiconductor-device inspecting apparatus and a method for manufacturing the same | |
US6722032B2 (en) | Method of forming a structure for electronic devices contact locations | |
JP3955795B2 (ja) | 半導体装置の製造方法 | |
JP2796070B2 (ja) | プローブカードの製造方法 | |
JP4535494B2 (ja) | 薄膜プローブシートの製造方法および半導体チップの検査方法 | |
KR101990458B1 (ko) | 프로브 카드 및 그 제조방법 | |
JP3735556B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2007212472A (ja) | 半導体集積回路の製造方法及びプローブカード | |
JP2011064705A (ja) | 半導体集積回路の製造方法 | |
WO2013084874A1 (ja) | プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法 | |
JP2000171483A (ja) | 半導体検査装置の製造方法 | |
JP2007121152A (ja) | 半導体集積回路装置の製造方法およびプローブカードの製造方法 | |
JP2002134572A (ja) | 半導体素子検査装置 | |
JP3128200B2 (ja) | 電子回路基板の検査方法 | |
JP2007212471A (ja) | 半導体集積回路の製造方法及びプローブカード | |
JP2005164480A (ja) | プローブカード及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |