JP2001118889A - 半導体検査装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】周辺部のみに電極パッドが配列された複数の半
導体装置を一括同時に電気的特性の検査を可能とし、そ
れによって製造歩留まりを向上させ、製造コストを低減
し、安価で高信頼性を有する半導体検査装置を実現す
る。 【解決手段】検査ウエハ１１は複数の検査領域１７を有
し一つの領域１７が、一つの被検査物に対応する。被検
査物は周辺部に複数の電極パッドが配列されている。一
つの領域１７に配置された複数のプローブ１３は被検査
物の電極パッドの位置に対応した位置に配列され、両持
ち梁１２は一つの領域１７の周辺部に複数形成され、梁
１２上にプローブ１３が形成される。二次側電極パッド
１６は各領域１７内であって、プローブ１３の内周側に
形成される。したがって、一つの領域１７内のプローブ
１３はその領域１７内の電極パッド１６に接続され、プ
ローブ１３が他の検査領域１７の二次側電極パッド１６
と接続されることは無い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ウエハ上に形成さ
れた半導体素子あるいは半導体デバイスの検査装置に係
り、特にプロービング検査およびバーンイン検査など半
導体製造工程における電気的特性測定用の半導体検査装
置及びその製造方法に関する。

【０００２】

【従来の技術】ＩＣ（集積回路）やＬＳＩ（大規模集積
回路）などの半導体素子では、シリコンウエハ表面に回
路を形成するまでのいわゆる前工程と、このシリコンウ
エハを個別のチップに切り離して樹脂やセラミック等で
封止するまでのいわゆる後工程とに大別される。

【０００３】これらの半導体装置では前工程中の所定の
段階において、各回路の電気的特性検査が行われ、チッ
プ単位で良品、不良品の判定が行われる。上記の電気的
特性検査は各回路間の導通の良否を判別するプロービン
グ検査と、１５０℃程度の高温中で熱的、電気的ストレ
スを回路に付与して不良を加速選別するバーンイン検査
とに分別できる。

【０００４】プロービング検査、バーンイン検査共に、
被検ウエハと外部の検査システムとの基本的な接続手段
は同様であり、被検ウエハ上に数十ないし数百μｍピッ
チでパターニングされた、数十ないし数百μｍ角、厚さ
１μｍ程度の個々のアルミニウム合金あるいはその他の
合金の電極パッドに対して、個々に導電性の微細なプロ
ーブを機械的に押圧する方法が採用されている。

【０００５】従来、用いられていたプローブの構造を図
６および図７に示す。図６に示した個々のプローブ６１
は、主にタングステン製で先端径数十μｍ、長さ数十ｍ
ｍの細針であり、先端位置が被検ウエハの各電極パッド
に対応するよう基板６２および絶縁治具６３に固定ある
いは成形されている。

【０００６】図７に示した個々のプローブ７１は、主に
メッキの積み上げにより成形された半球状の金属突起あ
るいはシリコン基板の異方性エッチング穴をメッキ型と
して形成した角錐状の金属突起などであり、ポリイミド
などの有機薄膜７２の表面にこの金属突起の集合体が形
成されている。

【０００７】ところで、半導体チップの高密度・高集積
化に伴い、電極パッド面積の減少と電極パッド間の狭ピ
ッチ化が進んでおり、上記の検査プローブの構造では対
応しきれなくなってきている。

【０００８】このため、特開平６−１９６５３７号公報
あるいは特開平９−２７４０５５公報などにおいて、半
導体チップの高密度・高集積化に対応しようとするプロ
ーブカードやバーンイン装置の構造や検査方法が提案さ
れている。

【０００９】つまり、上記公報に記載された検査方法
は、複数のプローブを有するプローブカードにより半導
体チップを検査するものである。そして、１枚のプロー
ブカードでは、高密度で多数の電極パッドを有する半導
体チップを検査することは、困難であるため、プローブ
の配置位置が、それぞれ異なる複数のプローブカードを
準備し、その複数のプローブカードを順番に使用して半
導体チップの検査を行うものである。

【００１０】

【発明が解決しようとする課題】しかしながら、上記、
従来技術で述べたような半導体装置の検査方法では、以
下に示すような解決すべき課題がある。つまり、図６に
示したプローブ構造では、個々のプローブを所定の検査
構造体に高精度に位置決め・固定することに多大な時間
を必要とし、プローブ構造体を安価に量産することが困
難であった。

【００１１】また、個々のプローブを位置決め・固定す
るための作業のための領域をプローブ近辺に多く必要と
したため、基板内により多くのプローブを配置すること
が困難であり、一回に検査できる電極パッド数あるいは
チップ数が限られていた。

【００１２】さらに、上述したような理由により、個々
のプローブ長が数十ｍｍ程度と大きくしなければなら
ず、各プローブ内の電気的抵抗値等が大きく、１００Ｍ
Ｈｚ程度以上の高速デバイスの検査が実質上不可能であ
った。

【００１３】また、個々のプローブ先端の曲率半径が大
きく、被検ウエハの電極パッド表面に形成された絶縁性
の自然酸化膜を破壊するために、大きな押圧荷重および
電極パッド表面をスクライブ（けがき）する動作を必要
とするため、プローブ先端の摩耗を早め、プローブの寿
命（耐用検査回数）が短かったばかりか、スクライブに
より発生する電極パッドの塵埃が、半導体装置製造にお
ける環境を汚染する問題があった。

【００１４】また、図７に示したプローブ構造では、ポ
リイミドなどの有機薄膜表面に被検ウエハの電極パッド
に対応して微細なピッチでプローブが配置されるため、
被検ウエハの反りやプローブの高さのばらつきにより生
じるプローブと対応する電極パッドとの距離のばらつき
を独立に吸収することが困難であった。

【００１５】また、プローブ７１は、被検ウエハと大き
く線膨張係数の異なるポリイミドなどの有機薄膜を基材
としているため、１５０℃程度の高温中で行われるバー
ンイン検査では、被検ウエハとの間に大きな熱膨張差が
生じ、中心から離れた位置にあるプローブでは被検ウエ
ハの電極パッドとプローブとの位置ずれが生じる場合が
あった。

【００１６】また、特開平６-１９６５３７号公報に記
載された技術にあっては、プローブの配置の異なる６枚
のプローブカードを順番に使用することで、６個の半導
体チップの検査を行うシステムであるが、プローブ梁の
最小ピッチが１００×１５０μｍであるため、これ以下
の電極パッドが形成された半導体チップの検査をする場
合に不具合が生じる。例えば、マイクロコンピュータ用
の半導体チップにおいては、複数の電極パッドが周辺部
に配列されているものの、電極パッドどうしの間隔が６
０〜８０μｍの狭ピッチのものがあるため、効率良く検
査することが困難である。

【００１７】このため、１個の半導体チップの検査をす
るために、少なくとも２枚のプローブカードが必要とな
り、製造コスト及び検査コストが高くなってしまう。

【００１８】また、特開平９−２７４０５５号公報に記
載された技術でも、配置の異なる６枚のプローブカード
を積層し、多層配線基板との組み合せで、１個の半導体
チップを検査するシステムであるため、上記特開平６-
１９６５３７号公報に記載された技術と同様に、製造コ
ストが高くなってしまうという不具合が生じる。

【００１９】したがって、たとえ、その周辺部のみに、
電極パッドが配列された半導体チップであっても、電極
パッド間が極小である場合は、上記公報記載に技術にお
いては、複数のプローブカードを使用しなければなら
ず、検査コストが高くなるという問題があった。

【００２０】さらに、周辺部のみに電極パッドが配列さ
れた半導体チップを複数個、同時に検査することが可能
であれば、検査コストを低減することが可能であるが、
上記公報記載の技術では、困難であった。

【００２１】本発明の目的は、周辺部のみに電極パッド
が配列された複数の半導体装置を一括同時に電気的特性
の検査を可能とし、それによって製造歩留まりを向上さ
せ、製造コストを低減し、安価で高信頼性を有する半導
体検査装置及びその製造方法を実現することである。

【００２２】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成される。 （１）シリコン基板の一方の面に形成されたプローブ
と、上記シリコン基板の他方の面に形成された電極と、
上記プローブと上記電極とを電気的に導通する手段とを
備え、周辺部に複数の電極パッドが配列された半導体装
置の電気的特性を検査するための半導体検査装置におい
て、一つの上記半導体装置を検査するための検査領域で
あって、この検査領域は、上記検査領域の周辺部の上記
半導体装置の電極パッドに対応する位置に配置された複
数のプローブと、これら複数のプローブの配置位置の内
周側に配置された複数の電極パッドとを有し、上記検査
領域が、上記シリコン基板上に複数個形成されている。

【００２３】（２）好ましくは、上記（１）において、
上記検査領域の周辺部には、複数の両持ち梁が形成さ
れ、これら両持ち梁に上記複数のプローブが形成されて
いる。

【００２４】（３）また、好ましくは、上記（２）にお
いて、上記検査領域どうしが隣接する領域に位置する上
記両持ち梁は、２つの検査領域に共用とし、一つの両持
ち梁に、２つの検査領域のプローブが形成されている。

【００２５】（４）シリコン基板の一方の面に形成され
たプローブと、上記シリコン基板の他方の面に形成され
た電極と、上記プローブと上記電極とを電気的に導通す
る手段とを有し、周辺部に複数の電極パッドが配列され
た半導体装置の電気的特性を検査するための半導体検査
装置の製造方法において、上記シリコン基板を、それぞ
れが、被検査体である上記半導体装置に対応する複数の
検査領域に分割し、それぞれの検査領域の周辺部に、上
記半導体装置の電極パッドに対応する位置に複数のプロ
ーブを形成し、これら複数のプローブの配置位置の内周
側に複数の電極パッドを形成する。

【００２６】（５）好ましくは、上記（４）において、
上記検査領域の周辺部に、複数の両持ち梁を形成し、こ
れら両持ち梁に上記複数のプローブを形成する。

【００２７】（６）また、好ましくは、上記（５）にお
いて、上記検査領域どうしが隣接する領域に位置する上
記両持ち梁は、２つの検査領域に共用とし、一つの両持
ち梁に、２つの検査領域のプローブを形成する。

【００２８】検査領域が、検査領域の周辺部に複数のプ
ローブと、これら複数のプローブの配置位置の内周側に
配置された複数の電極パッドとを有し、上記検査領域
が、上記シリコン基板上に複数個形成されていることに
より、複数の被検査体を、大領域一括検査することが可
能となる。

【００２９】また、検査領域どうしが隣接する領域に位
置する両持ち梁は、２つの検査領域に共用とし、一つの
両持ち梁に、２つの検査領域のプローブを形成すること
により、シリコン基板の面積を有効に利用することがで
きる。

【００３０】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を説明する。図１は、本発明の一実施形態
である半導体検査装置の概略構成を示す平面及び断面図
であり、図１の（Ａ）は上面、図１の（Ｂ）は、（Ａ）
のＢ−Ｂ線に沿った断面、図１の（Ｃ）は下面を示す。

【００３１】図１において、検査ウエハ（シリコン基
板）１１は、複数の両持ち梁１２と、両持ち梁１２に形
成されたプローブ１３と、貫通孔１４と、配線１５と、
電極パッド１６とを有している。

【００３２】そして、検査ウエハ１１は、複数の検査領
域１７（図示した例では９つの検査領域）を有し、一つ
検査領域１７が、一つの被検査物である半導体チップに
対応する。この被検査物である半導体チップは板状であ
り、一方の面の周辺部に複数の電極パッドが配列されて
いる。一つの検査領域１７に配置された複数のプローブ
１３は、検査される半導体チップの電極パッドの位置に
対応した位置に配列されている。

【００３３】したがって、両持ち梁１２は、一つの検査
領域１７の周辺部に複数形成され、これら両持ち梁１２
上にプローブ１３が形成されている。そして、検査領域
１７が互いに隣接する領域に該当する部分に位置する両
持ち梁１２には、それぞれ２つのプローブ１３が形成さ
れている。また、一つの検査領域１７のみに属する両持
ち梁１２、つまり、検査ウエハ１１全体の周辺部分に配
列された両持ち梁１２には、１つのプローブ１３が形成
されている。このプローブ１３は検査ウエハ１１の底面
より数μｍから数十μｍ突き出している。

【００３４】貫通孔１４は、検査ウエハ１１の上面と下
面とを貫通する孔であり、複数のプローブ１３と同数個
形成されている。そして、配線１５は個々のプローブ１
３からそれぞれに対応する貫通孔１４を経て検査ウエハ
１１の反対面（上面）の二次側電極パッド１６まで形成
されている。

【００３５】二次側電極パッド１６は、各検査領域１７
内であって、周辺部に形成されたプローブ１３の内周側
に形成されている。したがって、一つの検査領域１７内
のプローブ１３は、その検査領域１７内の二次側電極パ
ッド１６に接続されており、プローブ１３が他の検査領
域１７の二次側電極パッド１６と接続されることは無
い。

【００３６】上記検査ウエハ１１の構成により、複数の
半導体チップを複数の検査領域１７に配置して、一括し
て検査することができる。なお、一括して検査可能な領
域は、検査ウエハ１１の全面が良いが、全面では無く、
半導体チップの数チップごとに分けて検査できるように
分割しても良い。

【００３７】図１の例では、上述したように、９チップ
一括検査できる構造になっている。

【００３８】図２は、本発明の一実施形態である半導体
検査装置の検査ウエハ１１の加工工程（ａ）〜（ｆ）を
示す図であり、断面により上記工程を示す図である。

【００３９】（ａ）基板となるシリコンウエハ２１は、
例えば直径２００ｍｍ、厚さ４００μｍとする。大きさ
や厚さに特に制限はないが、製造コストの低減や検査装
置の省スペース化、加工時間の短縮などを考慮し、検査
ウエハ１１と同形状で出来るだけ薄い方が良い。このシ
リコンウエハ２１の両表面に厚さ０．５μｍの酸化シリ
コン膜２２を形成する。

【００４０】（ｂ）工程（ａ）の終了後、フォトリソグ
ラフィ工程によりシリコンエッチング用のパターンを形
成する。すなわち、酸化シリコン膜２２の表面にフォト
レジストを塗布し、パターンを描いたフォトマスクを用
いて露光、現像、エッチングすることにより、酸化シリ
コン膜２２を部分的に除去し、開口部分を有するパター
ンを形成する。次に、７０℃の３０％水酸化カリウム水
溶液で異方性エッチングを行い、酸化シリコンパターン
の開口部からシリコンウエハ２１を侵食させて高さ３０
μｍのプローブ２３を形成する。ここで、シリコンウエ
ハ２１をエッチングするためのパターンに酸化シリコン
膜２２を用いたが、代わりに窒化シリコン膜を用いても
良い。また、シリコンウエハ２１のエッチング液に水酸
化カリウム水溶液を用いたが、それ以外の異方性エッチ
ング液、例えばテトラメチルアンモニウムハイドロオキ
サイド、エチレンジアミンピロカテコール、ヒドラジン
等を用いても良い。

【００４１】（ｃ）酸化シリコン膜パターンを除去し、
再度、シリコンウエハ２１の全面に酸化シリコン膜２４
を２μｍ形成する。そして、工程（ｂ）と同様にフォト
リソグラフィ工程によりシリコンエッチング用のパター
ンを形成し、異方性エッチングにより厚さ５０μｍ、長
さ２ｍｍの両持ち梁２５を形成する。両持ち梁２５の形
状は、押圧荷重をかけた場合に破壊されなければ、上述
した寸法以外の寸法でも良い。

【００４２】（ｄ）酸化シリコン膜パターンを除去し、
シリコンウエハ２１の全面に酸化シリコン膜２６を形成
する。次に、フォトリソグラフィ工程によりシリコンエ
ッチング用のパターンを形成し、ＲＩＥ（Ｒｅａｃｒｉ
ｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置により貫通孔２７
を形成する。このときの貫通孔２７は直径１００μｍで
ある。ただし、貫通孔２７の大きさは、個々の半導体チ
ップの大きさの中に電極パッド数分が形成されればこれ
以外の大きさでも良い。また、貫通穴２７の加工には異
法性エッチングを用いても良い。

【００４３】（ｅ）酸化シリコン膜パターンを除去し、
シリコンウエハ２１の全面に酸化シリコン膜２８を３μ
ｍ形成する。この酸化シリコン膜２８はプローブ２３と
二次側電極パッド３０とを接続する配線２９（工程
（ｆ）で形成）を流れる電流が、検査ウエハ内部に漏電
させないためのものであるため、これ以外の厚さで形成
しても良い。また、酸化シリコン膜ではなく、１５０℃
以上で溶融しなければその他の絶縁膜を形成しても良
い。

【００４４】（ｆ）フォトリソグラフィ工程により酸化
シリコン膜２８の表面にフォトレジストパターンを形成
後、シリコンウエハ２１の全面にスパッタリング装置を
用いてまずクロム膜を０．１μｍ形成し、続いてニッケ
ル膜を１μｍ形成する。その後、リフトオフ法を用いて
フォトレジストとフォトレジスト上のクロム膜とニッケ
ル膜を除去し、配線２９および二次側電極パッド３０を
形成する。

【００４５】配線２９および二次側電極パッド３０の成
膜装置はスパッタリング装置に限らず、蒸着装置やＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）装置を用いても良い。

【００４６】また、配線２９および二次側電極パッド３
０の形成方法はリフトオフ法に限らず、検査ウエハ２１
の全面に絶縁膜を形成後、さらに全面に配線用の薄膜を
形成後、フォトリソグラフィ工程でエッチングにより形
成しても良い。

【００４７】なお、このときのエッチングはエッチング
液を用いたウェットエッチングでもイオンミリング装置
などを用いたドライエッチングでもどちらでも良い。さ
らに、配線材料は１５０℃以上で溶融せず、導電性があ
り、薄膜形成可能な材料、例えば金、銅、白金、チタ
ン、コバルト、モリブデン、タングステンなどでも良
い。

【００４８】図２に示した製造方法は、各検査領域１７
を形成するための方法であり、検査ウエハ１１に、複数
の検査領域１７が形成される。つまり、シリコン基板１
１の一方の面に形成されたプローブ１３と、シリコン基
板１１の他方の面に形成された電極パッド１６と、プロ
ーブ１３と電極パッド１６とを電気的に導通する手段と
を有し、周辺部に複数の電極パッドが配列された半導体
装置の電気的特性を検査するための半導体検査装置の製
造方法において、シリコン基板１１を、それぞれが、被
検査体である半導体装置に対応する複数の検査領域１７
に分割し、それぞれの検査領域１７の周辺部に、半導体
装置の電極パッドに対応する位置に複数のプローブ１３
を形成し、これら複数のプローブ１３の配置位置の内周
側に複数の電極パッド１６を形成する。

【００４９】図３は本発明の一実施形態によるプロービ
ング検査装置の構造を示す断面図である。図３におい
て、検査ウエハ１１には変形が容易な両持ち梁１２が形
成され、両持ち梁１２にはプローブ１３が形成されてい
る。

【００５０】それぞれのプローブ１３と二次側電極パッ
ド１６とは、配線１５によって接続されており、二次側
電極パッド１６はポゴピン３３を備えた押圧機構支持基
板３４と接続されている。

【００５１】この押圧機構支持基板３４と接続された検
査ウエハ１１を被検ウエハ３１に形成された電極パッド
３２の位置と、検査ウエハ１１に形成されたプローブ１
２の位置とを合わせて接続させ、圧力をかけることによ
り、一定の荷重がプローブ１３に印加される。これによ
って、電極パッド３２に形成された自然酸化膜を突き破
り、電極パッド３２とプローブ１３との電気的接続を可
能にする。

【００５２】図４は、本発明の一実施形態によるプロー
ビング検査方法の説明図である。図４において、被検ウ
エハ３１には数百個のチップが形成されている。検査ウ
エハ１１を、プロービング検査領域４１から順番に７２
まで移動させながらプロービング検査を行っていく。図
４では９チップずつ一括検査するようになっているが、
一括検査できるチップ数に制限はない。

【００５３】図５は、本発明の一実施形態によるバーン
イン検査装置の構造を示す断面図である。図２で説明し
た加工工程を経て、検査ウエハ１１は、被検ウエハ３１
と同サイズあるいはそれ以下のサイズに形成するが、例
えば、径８インチの被検ウエハ３１に対して径６インチ
の検査ウエハ１１を切断して組み合せ、径８インチの被
検ウエハ３１を一括検査することも可能である。これは
歩留まりなどを考慮したもので、例えば、検査ウエハ１
１の一部が破損した場合でも容易に交換することで製造
コストを低減することが可能である。

【００５４】また、バーンイン検査では１５０℃前後と
いう高温で長時間の電気的測定を行うため、被検ウエハ
３１と同じ材質であるシリコンを検査ウエハ１１に用い
ることで、熱膨張によるプローブ１３の位置ずれなども
発生しない。

【００５５】図５において、被検ウエハ３１は補強板７
４に固定されている。また、検査ウエハ１１と接続して
いる押圧機構支持基板３４と、被検ウエハ３１に接続し
ている補強板７４とはバーンイン検査用パック７５によ
って固定されているため、被検ウエハ２１と検査ウエハ
１１とは高精度に位置合わせできる。バーンイン検査用
パック５３の材質は１５０℃以上でも熱変形が小さい、
例えば、窒化アルミニウムやインバーなどのシリコンと
の熱膨張係数差が小さい材質が良い。

【００５６】ただし、バーンイン検査用パック７５には
被検ウエハ３１に形成された電極パッド３２と検査ウエ
ハ１１に形成されたプローブ１３との電気的測定用の配
線５１を取り出すための端子７６が形成されている。

【００５７】以上のように、本発明の一実施形態によれ
ば、検査ウエハ１１には、互いに隣接する複数の検査領
域１７が配置され、各検査領域１７は、一方の面の周辺
部に複数のプローブ１３が配列され、他方の面には、プ
ローブ１３に接続された複数の二次側電極パッド１６
が、プローブ１３の内周側に形成されている。

【００５８】したがって、一つの検査領域１７内のプロ
ーブ１３は、その検査領域１７内の二次側電極パッド１
６に接続されており、プローブ１３が他の検査領域１７
の二次側電極パッド１６と接続されることは無く、周辺
部のみに電極パッドが配列された複数の半導体チップを
一括同時検査を可能とし、それによって製造歩留まりを
向上させ、製造コストを低減し、安価で高信頼性を有す
る半導体検査装置及びその製造方法を実現することがで
きる。

【００５９】なお、上記実施形態においては、検査領域
１７が互いに隣接する領域に該当する部分に位置する両
持ち梁１２は、２つの検査領域に共用とし、それぞれ２
つのプローブ１３が形成されているように構成したが、
検査領域１７が互いに隣接する領域に該当する部分に位
置する両持ち梁１２を、それぞれの検査領域１７毎に形
成し、一つの両持ち梁１２には一つのプローブ１３のみ
形成するように構成することもできる。

【００６０】一つの両持ち梁１２に二つのプローブ１３
を形成する場合は、一つのプローブを形成する場合に比
較して、検査ウエハ１１の面積を有効に利用することが
できるとともに、長手方向の寸法を大とすることがで
き、弾力性を向上することができる。

【００６１】

【発明の効果】本発明によれば、周辺部のみに電極パッ
ドが配列された複数の半導体装置を一括同時に電気的特
性の検査を可能とし、それによって製造歩留まりを向上
させ、製造コストを低減し、安価で高信頼性を有する半
導体検査装置及びその製造方法を実現することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態である半導体検査装置の概
略構成を示す平面及び断面図である。

【図２】本発明の一実施形態である半導体検査装置の検
査ウエハの加工工程を示す図である。

【図３】本発明の一実施形態によるプロービング検査装
置の構造を示す断面図である。

【図４】本発明の一実施形態によるプロービング検査方
法の説明図である。

【図５】本発明の一実施形態によるバーンイン検査装置
の構造を示す断面図である。

【図６】従来技術におけるプローブの一例の断面図であ
る。

【図７】従来技術におけるプローブの他の例の断面図で
ある。

【符号の説明】

１１ 検査ウエハ １２ 両持ち梁 １３ プローブ １４ 貫通孔 １５ 配線 １６ 二次側電極パッド ２１ シリコオンウエハ ２２ シリコン酸化膜 ２３ プローブ ２４ シリコン酸化膜 ２５ 両持ち梁 ２６ シリコン酸化膜 ２７ 貫通孔 ２８ シリコン酸化膜 ２９ 配線 ３０ 二次側電極パッド ３１ 被検ウエハ ３２ 電極パッド ３３ ポゴピン ３４ 押圧機構支持基板 ４１〜７２ プロービング検査領域 ７３ 外部配線 ７４ 補強板 ７５ バーンイン検査用パック ７６ 端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 喜重 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 難波 正昭 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 青木 英之 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 2G011 AA16 AA21 AB06 AC06 AC14 AE03 4M106 AA01 AA02 BA01 BA14 CA56 CA60 DD04 DD06

Claims (6)

【特許請求の範囲】
1. 【請求項１】シリコン基板の一方の面に形成されたプロ
   ーブと、上記シリコン基板の他方の面に形成された電極
   と、上記プローブと上記電極とを電気的に導通する手段
   とを備え、周辺部に複数の電極パッドが配列された半導
   体装置の電気的特性を検査するための半導体検査装置に
   おいて、 一つの上記半導体装置を検査するための検査領域であっ
   て、この検査領域は、上記検査領域の周辺部の、上記半
   導体装置の電極パッドに対応する位置に配置された複数
   のプローブと、これら複数のプローブの配置位置の内周
   側に配置された複数の電極パッドとを有し、上記検査領
   域が、上記シリコン基板上に複数個形成されていること
   を特徴とする半導体検査装置。
2. 【請求項２】請求項１記載の半導体検査装置において、
   上記検査領域の周辺部には、複数の両持ち梁が形成さ
   れ、これら両持ち梁に上記複数のプローブが形成されて
   いることを特徴をする半導体検査装置。
3. 【請求項３】請求項２記載の半導体検査装置において、
   上記検査領域どうしが隣接する領域に位置する上記両持
   ち梁は、２つの検査領域に共用とし、一つの両持ち梁
   に、２つの検査領域のプローブが形成されていることを
   特徴とする半導体検査装置。
4. 【請求項４】シリコン基板の一方の面に形成されたプロ
   ーブと、上記シリコン基板の他方の面に形成された電極
   と、上記プローブと上記電極とを電気的に導通する手段
   とを有し、周辺部に複数の電極パッドが配列された半導
   体装置の電気的特性を検査するための半導体検査装置の
   製造方法において、 上記シリコン基板を、それぞれが、被検査体である上記
   半導体装置に対応する複数の検査領域に分割し、 それぞれの検査領域の周辺部に、上記半導体装置の電極
   パッドに対応する位置に複数のプローブを形成し、 これら複数のプローブの配置位置の内周側に複数の電極
   パッドを形成することことを特徴とする半導体検査装置
   の製造方法。
5. 【請求項５】請求項４記載の半導体検査装置の製造方法
   において、上記検査領域の周辺部に、複数の両持ち梁を
   形成し、これら両持ち梁に上記複数のプローブを形成す
   ることを特徴をする半導体検査装置の製造方法。
6. 【請求項６】請求項５記載の半導体検査装置の製造方法
   において、上記検査領域どうしが隣接する領域に位置す
   る上記両持ち梁は、２つの検査領域に共用とし、一つの
   両持ち梁に、２つの検査領域のプローブを形成すること
   を特徴とする半導体検査装置の製造方法。