JP5314683B2

JP5314683B2 - プローブウエハ、プローブ装置および試験システム

Info

Publication number: JP5314683B2
Application number: JP2010515687A
Authority: JP
Inventors: 芳雄甲元; 芳春梅村; 康男徳永
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2008-06-02
Filing date: 2008-06-02
Publication date: 2013-10-16
Anticipated expiration: 2028-06-02
Also published as: TW201005309A; WO2009147717A1; TWI388859B; JPWO2009147717A1

Description

本発明は、プローブウエハ、プローブ装置および試験システムに関する。より詳細には、複数の半導体チップが形成された半導体ウエハに対して電気的接続を形成するプローブウエハと、それを備えたプローブ装置および試験システムに関する。

複数の半導体チップが形成された半導体ウエハに対して、半導体チップの各々の良否を試験する試験装置がある（例えば、特許文献１参照）。試験装置は、半導体ウエハに形成された複数の半導体チップに対する電気的接続を一括して形成するプローブカードを備える。

プローブカードは、試験される半導体チップと試験装置との間に配置される。試験装置側の端子配列間隔と試験される半導体チップにおける端子配列間隔とが異なる場合は、プローブカードに当該端子配列間隔を吸収する機能を担持させることができる。

即ち、プローブカードの表面および裏面に互いに異なる間隔で端子を配置すると共に、対応する端子をプローブカードの表裏で接続することにより、プローブカードを介在させて半導体チップおよび試験装置を電気的に接続することができる。プローブカードは、例えば、プリント基板と、プリント基板に実装されたプローブピンを用いて形成される（例えば、特許文献２参照）。
特開２００２−２２２８３９号公報国際公開第２００３−０６２８３７号パンフレット

しかしながら、半導体ウエハの寸法が拡大する一方で、半導体チップの集積密度は日々高くなっている。このため、半導体ウエハ上の半導体チップを個別に試験した場合、１毎の半導体ウエハの試験に多大な時間がかかる。また、多数のプローブピンをプリント基板に実装するので、プローブカードの製造コストが高くなる。そこで、半導体ウエハを用いて作製され、半導体ウエハ上の半導体チップに対する電気的接続を一括して形成するウエハインターポーザが提案される。

上記課題を解決するために、本発明の第１の形態として、複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブ装置に用いられるプローブウエハであって、表面から裏面まで貫通する複数の貫通孔が形成された試験用基板と、試験用基板の表面に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、少なくとも一つの貫通孔に対応して設けられ、それぞれ対応する貫通孔を囲むように形成された少なくとも一つのガードリングと、を備えるプローブウエハが提供される。

また、本発明の第２の形態として、複数の半導体チップが形成された半導体ウエハに対する電気的な接続を形成するプローブ装置であって、表面から裏面まで貫通した貫通孔を有する試験用基板、および、の半導体チップのそれぞれに対応して少なくとも一つずつ試験用基板の表面に設けられて対応する半導体チップの入出力端子に電気的に接続される複数のウエハ側接続端子を有し、半導体ウエハに対向して配置されたプローブウエハと、プローブウエハおよび半導体ウエハの間に配され、プローブウエハおよび半導体ウエハの間を電気的に接続する異方性導電膜と、貫通孔を介してプローブウエハおよび異方性導電膜の間の空間を試験用基板の裏面から減圧することにより異方性導電膜を固定して、プローブウエハおよび異方性導電膜を電気的に接続する固定部とを備え、プローブウエハは、少なくとも一つの貫通孔に対応して設けられ、それぞれ対応する貫通孔を囲むように形成された少なくとも一つのガードリングを更に有するプローブ装置が提供される。

更に、本発明の第３の形態として、半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、チャンバと、半導体ウエハを、チャンバ内に順次搬送する搬送装置と、チャンバ内において、半導体ウエハと電気的に接続するプローブ装置とを備え、プローブ装置は、表面から裏面まで貫通した複数の貫通孔を有する試験用基板、および、の半導体チップのそれぞれに対応して少なくとも一つずつ試験用基板の表面に設けられて対応する半導体チップの入出力端子に電気的に接続される複数のウエハ側接続端子を有し、半導体ウエハに対向して配置されたプローブウエハと、プローブウエハおよび半導体ウエハの間に配され、プローブウエハおよび半導体ウエハの間を電気的に接続する異方性導電膜と、複数の貫通孔を介してプローブウエハおよび異方性導電膜の間の空間を試験用基板の裏面から減圧することにより異方性導電膜を吸引して固定し、プローブウエハおよび異方性導電膜を電気的に接続する固定部とを有し、プローブウエハは、少なくとも一つの貫通孔に対応して設けられ、それぞれ対応する貫通孔を囲むように形成された少なくとも一つのガードリングを更に有する試験システムが提供される。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

試験システム１０の構造を模式的に示す図である。プローブ装置１００の構成要素を模式的に示す図である。プローブ装置１００の構造を模式的に示す図である。半導体ウエハ２００の形状を示す斜視図である。ウエハユニット５００の構造を模式的に示す図である。プローブウエハ３００の形状を示す斜視図である。プローブウエハ３００の製造工程を示す図である。プローブウエハ３００の製造工程の続きを示す図である。異方性導電膜４００の構造を示す図である。メンブレン５５０の構造を示す図である。ウエハユニット５００の動作を模式的に示す図である。

符号の説明

１０試験システム、１１チャンバ、１２メインフレーム、１４搬送装置、１６ケーブル、１００プローブ装置、１１０テストヘッド本体、１１１チャック、１１２、１２２、１３２筐体、１１３、１２３ケーブル、１１４、１２４、１３４ピンエレクトロニクス、１１８、１２６、１２８、１３６コネクタ、１１９マザーボード、１２０パフォーマンスボード、１２１固定部、１２９内部回路、１３０テストヘッド、２００半導体ウエハ、２０２半導体基板、２１０半導体チップ、２２０、３５０入出力端子、３００プローブウエハ、３０２試験用基板、３０４低誘電率層、３１０境界、３２０ウエハ側接続端子、３３０ビア、３３１ビアホール、３４０配線、３６０、４６０、５５１貫通孔、３７０ガードリング、３７１、３８１トレンチ、３８０配線、３９０絶縁膜、３９２クロスオーバ、４００異方性導電膜、４０１上側異方性導電膜、４０２下側異方性導電膜、４１０絶縁性母材、４２０導電性繊維、５００ウエハユニット、５１０支持基板、５２０ハンガ、５３０上側シール部、５４０固定リング、５５０メンブレン、５５２フレキシブル基材、５５４バンプ、５５５通気孔、５６０下側シール部、５７１、５８１減圧源、５７２、５８２制御バルブ、５７３、５８３吸気孔

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、プローブ装置１００を含む試験システム１０の全体の構造を模式的に示す図である。同図に示すように、試験システム１０は、半導体ウエハ２００を搬送する搬送装置１４と、搬送装置１４により搬送された半導体ウエハ２００に対して試験を実行するプローブ装置１００と、搬送装置１４およびプローブ装置１００の動作を総合的に制御するメインフレーム１２とを含む。搬送装置１４、メインフレーム１２およびプローブ装置１００は、ケーブル１６により相互に結合される。

プローブ装置１００は、半導体ウエハ２００に対する電気的な接続を形成して、メインフレーム１２からの指示の下に、半導体ウエハ２００に送信する試験信号を発生する。また、半導体ウエハ２００に送信して処理された試験信号を受信して、半導体ウエハ２００上の素子等の機能および特性を評価する。

上記のような試験システム１０おいて、試験に供される半導体ウエハ２００の仕様が変更された場合、あるいは、半導体ウエハ２００を他の品種に切り替える等の要求があった場合、パフォーマンスボード１２０を交換することにより、プローブ装置１００を仕様の異なる半導体ウエハ２００に対応させて試験できる。これにより、試験システム１０およびプローブ装置１００の利用効率を向上させることができる。

図２は、プローブ装置１００の構成要素を分離して模式的に示す図である。プローブ装置１００は、テストヘッド本体１１０、パフォーマンスボード１２０およびテストヘッド１３０を順次積層して形成される。

テストヘッド本体１１０は、筐体１１２に収容された、チャック１１１、ピンエレクトロニクス１１４およびマザーボード１１９を有する。チャック１１１は、筐体１１２の上面から僅かに突出して、試験を実行する場合に、被試験デバイスである半導体ウエハ２００を保持する。

ピンエレクトロニクス１１４は、筐体１１２の上部に配され、一端を筐体１１２の上面に露出させたコネクタ１１８を支持する。また、ピンエレクトロニクス１１４は、ケーブル１１３を介して、コネクタ１１８をマザーボード１１９に電気的に接続される。マザーボード１１９は、このプローブ装置１００の動作を統括的に制御する。

パフォーマンスボード１２０は、筐体１２２に収容された、ピンエレクトロニクス１２４および固定部１２１を有する。ピンエレクトロニクス１２４は、複数のコネクタ１２６を上面に有する。また、ピンエレクトロニクス１２４は、ケーブル１２３を介して、筐体１２２の下面に露出したコネクタ１２８に接続される。更に、ピンエレクトロニクス１２４には、内部回路１２９が実装される。

固定部１２１は、筐体１２２の下面から、上方にややオフセットして固定される。プローブ装置１００において試験が実行される場合、パフォーマンスボード１２０の固定部１２１にはウエハユニット５００装着される。

テストヘッド１３０は、複数のピンエレクトロニクス１３４を収容する筐体１３２を有する。ピンエレクトロニクス１３４は、それぞれの下端にコネクタ１３６を備える。

このように、テストヘッド１３０、パフォーマンスボード１２０、テストヘッド本体１１０およびウエハユニット５００は、相互に分離することができる部品として供給される。このような構造により、半導体ウエハ２００の種類、実行すべき試験の内容等に応じて、ウエハユニット５００、パフォーマンスボード１２０およびピンエレクトロニクス１３４を任意に組み合わせて広範な試験を実行できる。

また、仕様が異なる半導体ウエハ２００の試験も、ウエハユニット５００等の一部の部品を交換することにより対応できる。従って、プローブ装置１００の稼働率を向上させて試験に係るコストを圧縮できる。

図３は、半導体ウエハ２００を試験するにあたって組み立てられたプローブ装置１００の構造を模式的に示す図である。なお、図1と共通の構成要素には同じ参照番号を付して重複する説明を省く。

組み立てられたプローブ装置１００においては、パフォーマンスボード１２０に対して、テストヘッド１３０が装着される。このとき、コネクタ１３６、１２６が相互に結合されるのでパフォーマンスボード１２０のコネクタ１２８は、テストヘッド１３０を介して、固定部１２１のウエハユニット５００に結合される。

テストヘッド１３０、パフォーマンスボード１２０およびウエハユニット５００が一体化された組立体は、テストヘッド本体１１０の筐体１１２に上方から搭載されて、チャック１１１およびウエハユニット５００を内包するチャンバ１１を形成する。試験に供される半導体ウエハ２００はチャック１１１の上に搭載される。

これにより、半導体ウエハ２００はウエハユニット５００に、コネクタ１１８はコネクタ１２８に、それぞれ結合される。従って、テストヘッド本体１１０のマザーボード１１９から、パフォーマンスボード１２０、テストヘッド１３０、ウエハユニット５００を介した、半導体ウエハ２００までの信号経路が形成される。

半導体ウエハ２００の試験を実行する場合、１枚の半導体ウエハ２００に対する試験が終了すると、パフォーマンスボード１２０およびウエハユニット５００が一体化された組立体を持ち上げて、次の半導体ウエハ２００が装入される。これを繰り返すことにより、複数の半導体ウエハ２００に対する試験を順次実行できる。

また、被試験デバイスの仕様が変更になった場合、変更された仕様が、例えば半導体ウエハ２００の接続パッドの配置が変更になった場合は、ウエハユニット５００をそれに応じたものに変更することにより、試験を継続できる。また、試験内容が変更になった場合は、ピンエレクトロニクス１３４のいずれかを変更して対応することができる。

図４は、被試験デバイスである半導体ウエハ２００の形状を模式的に例示する斜視図である。半導体ウエハ２００は、半導体基板２０２の上面にマトリクス状に配された複数の半導体チップ２１０を有する。半導体チップ２１０の各々は、回路、素子等を有する。また、半導体チップ２１０の各々は、外部に対する電気的接続を形成する場合に使用される複数の入出力端子２２０を有する。

なお、実際には、一枚の半導体基板２０２に形成される半導体チップ２１０の数および密度は非常に高い。また、個々の半導体チップ２１０に形成される入出力端子２２０の数も非常に多い。

図５は、ウエハユニット５００の構造を示す図である。ウエハユニット５００は、支持基板５１０、ハンガ５２０、上側シール部５３０、固定リング５４０、メンブレン５５０下側シール部５６０を有する。

支持基板５１０は、下面に、プローブウエハ３００の入出力端子３５０に対応したレイアウトの接続端子を有し、プローブ装置１００に対して水平に固定される。ハンガ５２０は、支持基板５１０の縁部近傍から下方に向かって垂下され、支持基板５１０の下面に対向する水平面を下端に有する。

支持基板５１０の下面およびハンガ５２０の水平面の間には、上側シール部５３０および固定リング５４０が挟まれる。固定リング５４０は、剛性が高く、変形しない材料で形成される。一方、上側シール部５３０は、弾性材料により形成される。メンブレン５５０は、上側シール部５３０により固定リング５４０に向かって押しつけられて、支持基板５１０に平行に固定される。

メンブレン５５０および支持基板５１０の間には、下から順に、下側異方性導電膜４０２、プローブウエハ３００および上側異方性導電膜４０１が積層して収容される。下側異方性導電膜４０２、プローブウエハ３００および上側異方性導電膜４０１の各々は、互いに対応する位置に、貫通孔４６０、３６０を有する。なお、図中では、配置が明瞭になるように離して描いたが、下側異方性導電膜４０２、プローブウエハ３００および上側異方性導電膜４０１は、互いに積み重ねられる。

ウエハユニット５００の下方には、テストヘッド本体１１０のピンエレクトロニクス１１４に支持されたチャック１１１が配置される。チャック１１１の上面には、半導体ウエハ２００が搭載される。

チャック１１１は、上面に開口した２種類の吸気孔５７３、５８３を有する。吸気孔５７３は、制御バルブ５７２を介して減圧源５７１に連通する。これにより、制御バルブ５７２が開かれた場合に、吸気孔５７３の内部が減圧されるので、半導体ウエハ２００は、チャック１１１に吸着される。

一方、吸気孔５８３は、半導体ウエハ２００よりも外側に開口する。吸気孔５８３は、制御バルブ５８２を介して減圧源５８１に連通する。これにより、制御バルブ５８２が開かれた場合に、吸気孔５８３の内部が減圧されて、半導体ウエハ２００の周囲雰囲気が排気される。

ここで、チャック１１１は、下側シール部５６０を備える。下側シール部５６０は、チャック１１１を包囲すると共に、チャック１１１およびメンブレン５５０の間を気密に封止する。従って、半導体ウエハ２００の周囲を吸気孔５８３が排気した場合、下側シール部５６０の内部が減圧される。また、下側シール部５６０は柔軟な弾性材料により形成され、上側シール部５３０およびチャック１１１の間隔が変化した場合も、気密性を維持する。

更に、下側シール部５６０の内側は、メンブレン５５０の通気孔５５５を介して、上側シール部５３０の内側とも連通する。従って、下側シール部５６０の内側が減圧された場合、上側シール部５３０の内側も減圧される。これにより、支持基板５１０、上側異方性導電膜４０１、プローブウエハ３００、下側異方性導電膜４０２およびメンブレン５５０の相互の間も排気される。また、後述するように、支持基板５１０を除くこれらの部材の各々は、表裏に貫通した貫通孔４６０、３６０、５５１を有するので、部材相互の間は隈なく排気される。

図６は、プローブウエハ３００の形状を示す斜視図である。図６（ａ）は、プローブウエハ３００の上面、即ち、パフォーマンスボード１２０の固定部１２１に接して保持される面を示す。

当該上面において、プローブウエハ３００は、固定部１２１における接続端子の配置に応じて配置された複数の入出力端子３５０を、試験用基板３０２の上面に有する。これにより、プローブウエハ３００が固定部１２１に吸着して保持された場合に、固定部１２１およびプローブウエハ３００が電気的に接続される。また、入出力端子３５０は、配線３４０を介してビア３３０の上端に接続される。ビア３３０は、試験用基板３０２を下面まで貫通する。

また、プローブウエハ３００は、試験用基板３０２を貫通して形成された複数の貫通孔３６０を備える。貫通孔３６０は、試験用基板３０２の面方向について、試験用基板３０２全体に、均等に分布して配置されてもよい。貫通孔３６０の作用については後述する。なお、図中に点線で示す境界３１０は、プローブウエハ３００に対面した半導体ウエハ２００における、半導体チップ２１０の配置を示す。

図６（ｂ）は、プローブウエハ３００の下面、即ち、プローブ装置１００が試験を実行する場合に、半導体ウエハ２００の上面側に対面する面の形状を模式的に示す。試験用基板３０２の下面には、半導体ウエハ２００の入出力端子２２０に対応した箇所に、ウエハ側接続端子３２０が形成される。ウエハ側接続端子３２０は、ビア３３０の下端に接続される。

このようにして、複数の半導体チップ２１０が形成された半導体ウエハ２００と電気的に接続するプローブ装置１００に用いられるプローブウエハ３００であって、表面から裏面まで貫通する複数の貫通孔３６０が形成された試験用基板３０２と、試験用基板３０２の表面に形成され、それぞれの半導体チップ２１０に対して少なくとも一つずつ設けられ、対応する半導体チップ２１０の入出力端子２２０と電気的に接続する複数のウエハ側接続端子３２０とを備えるプローブウエハ３００が形成される。これにより、以下に説明するように、半導体ウエハ２００に形成された複数の半導体チップ２１０に対して、電気的接続を一括して形成できる。

図７および図８は、プローブウエハ３００の製造工程を示す断面図である。まず、図７（Ａ）に示すように、試験用基板３０２に、低誘電率層３０４を形成する。低誘電率層３０４は、例えば、シリカ前駆体および界面活性剤の混合物を塗布した後に加熱することにより形成される多孔質シリカ等を材料とする。

なお、低誘電率層３０４の形成に先立って、試験用基板３０２上に、何らかの素子あるいは回路が形成されている場合もある。低誘電率層３０４は、試験用基板３０２の表面における寄生容量を低減させるので、試験用基板３０２に形成された回路または素子は高速な信号を効率よく処理できる。

次に、図７（Ｂ）に示すように、低誘電率層３０４の表面にトレンチ３７１、３８１を形成する。深いトレンチ３７１は、後述する貫通孔３６０またはビア３３０が形成される領域またはその周囲に形成される。また、浅いトレンチ３８１は、配線３８０が設けられる領域に形成される。

続いて、図７（Ｃ）に示すように、トレンチ３７１、３８１にＣｕ等の導体材料を充填して、ガードリング３７０、配線３８０等を形成する。なお、低誘電率層３０４の空孔内に水分等が入り込んだ場合、空孔の消滅による誘電率の変化、水分および試験用基板３０２の反応等によるプローブウエハ３００の品質低下等が生じる場合がある。従って、図６（Ｃ）に示す工程は、ドライプロセスとすることが好ましい。

次に、図７（Ｄ）に示すように、貫通孔３６０およびビアホール３３１を形成する。貫通孔３６０およびビアホール３３１は、レーザ加工等により、試験用基板３０２の下面まで貫通して形成される。

更に、図８（Ｅ）に示すように、ビアホール３３１に導体材料が充填され、ビア３３０を形成する。ここで、貫通孔３６０の内面においては、低誘電率層３０４の側方端面はガードリング３７０により覆われている。従って、ビア３３０を形成するＣｕ等の導伝材料をメッキ法により堆積させても、低誘電率層３０４の空孔に水分等が入り込むことはない。また、ビアホール３３１の周囲も、ガードリング３７０により包囲されているので、低誘電率層３０４に侵入した水分等が、試験用基板３０２の表面に拡がることがない。

なお、上記の実施形態では、ガードリング３７０が、ビア３３０の内面に形成されている。しかしながら、ビア３３０を包囲するように、ビア３３０の内面から離れた領域に環状のガードリング３７０を形成しても、同様の効果が得られる。即ち、ガードリング３７０は、ビア３３０の内面と、低誘電率相３４０の他の領域との間を遮断するように配置されることにより、試験用基板３０２の表面等を有効に保護できる。

次に、図８（Ｆ）に示すように、絶縁膜３９０およびクロスオーバ３９２が順次形成される。これにより、ビア３３０およびガードリング３７０を短絡させることなく、ビア３３０を、ガードリング３７０を越えて、配線３８０に電気的に接続することができる。従って、例えば、外部の接地電位に結合することにより、ガードリング３７０を電磁気的にも利用できる。

即ち、プローブウエハ３００は、ガードリング３７０を接地電位に電気的に接続する接地への配線３８０を更に備えてもよい。これにより、ガードリング３７０の内側を通るビア３３０等からの漏洩電流を抑制できる。また、ガードリング３７０の外側からの電磁的雑音の飛び込みを阻止できる。

続いて、図８（Ｇ）に示すように、配線３８０の端部およびビア３３０の下端に、入出力端子３５０およびウエハ側接続端子３２０が形成される。こうして、図５に示したプローブウエハ３００が完成する。

このように、プローブウエハ３００は、少なくとも一つの貫通孔３６０に対応して設けられ、それぞれ対応する貫通孔３６０を囲むように形成された少なくとも一つのガードリング３７０を更に有してもよい。これにより、貫通孔３６０の内面に露出する低誘電率層３０４の壁面を通じて、気体または液体が外部から試験用基板３０２の表面に侵入することが防止される。

また、ビア３３０を形成する過程で、ビアホールの内面から液体または気体が試験用基板３０２の表面に侵入することがない。換言すれば、プローブウエハ３００を製造する過程において、ガードリング３７０は、低誘電率層３０４が液体または外部の気体に曝される前に形成されることが好ましい。

更に、この実施形態では、プローブウエハ３００に、貫通孔３６０およびビア３３０を形成する場合について説明したが、プローブウエハ３００の試験用基板３０２は、それ自体が半導体基板なので、プローブウエハ３００に素子あるいは回路を作り込むことができる。これにより、プローブウエハ３００に例えばＢＯＳＴ回路を形成して、半導体ウエハ２００の直近で試験信号を発生させることもできる。この場合、周波数が高く減衰が激しい試験信号が求められる場合に有利になる。

図９は、上側異方性導電膜４０１または下側異方性導電膜４０２として使用できる異方性導電膜４００の形状と構造を示す図である。図９（ａ）は、異方性導電膜の形状を示す。図示のように、異方性導電膜４００は、絶縁性母材４１０、導電性繊維４２０および貫通孔４６０を有する。絶縁性母材４１０は、プローブウエハ３００と略同じ形状を有する平坦な膜状をなす。導電性繊維４２０は、略全域にわたって絶縁性母材４１０に埋設される。

貫通孔４６０は、プローブウエハ３００の貫通孔３６０のいずれかと同じ位置に配置される。従って、異方性導電膜４００およびプローブウエハ３００が積層された場合、異方性導電膜４００の貫通孔４６０は、プローブウエハ３００の貫通孔３６０と連通する。

ただし、異方性導電膜４００に設けられた貫通孔４６０の数は、プローブウエハ３００の貫通孔３６０の数よりも少ない。従って、異方性導電膜４００およびプローブウエハ３００が積層された場合、プローブウエハ３００の貫通孔３６０の一部は、異方性導電膜４００により封止される。

図９（ｂ）は、異方性導電膜４００の構造を示す。図示のように、貫通孔４６０の各々は、絶縁性母材４１０の表裏を連通させる。また、導電性繊維４２０は、絶縁性母材４１０の厚さ方向に配向している。これにより、異方性導電膜４００は、厚さ方向に電気信号を伝播させる一方で、面方向には絶縁性を有する。

従って、異方性導電膜４００およびプローブウエハ３００を積層した場合、プローブウエハ３００の表面に配されたウエハ側接続端子３２０の位置に配された導電性繊維４２０が、当該ウエハ側接続端子３２０への信号の入出力を担う。また、絶縁性母材４１０は弾性を有して、自身に接するプローブウエハ３００、支持基板５１０またはメンブレン５５０に対して導電性繊維４２０を密着させ、接触抵抗を低下させる。

図１０は、メンブレン５５０の形状を示す斜視図である。メンブレン５５０は、フレキシブル基材５５２と、フレキシブル基材５５２に埋設されたバンプ５５４とを有する。

フレキシブル基材５５２は、図中に点線で示すように、上側シール部５３０に接した状態で、やはり図中に点線で示す半導体ウエハ２００を内包する広さを有する。また、フレキシブル基材５５２は、貫通孔５５１および通気孔５５５を有する。

貫通孔５５１は、半導体ウエハ２００に接する領域の内側において、プローブウエハ３００、上側異方性導電膜４０１および下側異方性導電膜４０２の貫通孔３６０、４６０に対応する位置に配置される。通気孔５５５は、半導体ウエハ２００に接する領域の外側に配される。

バンプ５５４は、半導体ウエハ２００の入出力端子２２０と、プローブウエハ３００のウエハ側接続端子３２０とに対応した位置に配置される。バンプ５５４の各々は、フレキシブル基材５５２を貫通して、メンブレン５５０の表裏にわたる電気的経路を形成する。また、バンプ５５４の各々の上端および下端は、フレキシブル基材５５２の上面および下面から僅かに突出する。

図１１は、ウエハユニット５００の動作を説明する図である。なお、ここでは固定部１２１によるプローブウエハ３００、異方性導電膜４００および半導体ウエハ２００の吸着を説明する目的で、入出力端子２２０、３５０、ウエハ側接続端子３２０、等の電気的な接続機構については図示を省いた。

図５を参照して前記したように、制御バルブ５８２を開いて上側シール部５３０および下側シール部５６０の内側を排気した場合、支持基板５１０、上側シール部５３０、下側シール部５６０およびチャック１１１により画成されて閉塞された空間が減圧される。支持基板５１０は、プローブ装置１００に対して固定されているので、この減圧により、チャック１１１が、支持基板５１０に近づく方向に吸引される。

吸着されたチャック１１１に押し上げられた半導体ウエハ２００がメンブレン５５０に当接した場合、メンブレン５５０は容易に変形するので、半導体ウエハ２００は更に上昇する。また、半導体ウエハ２００の入出力端子２２０の各々は、それぞれ対応するバンプに当接する。

半導体ウエハ２００およびメンブレン５５０の中央部が更に上昇すると、下側異方性導電膜４０２、プローブウエハ３００、上側異方性導電膜４０１が順次押し上げられ、互いに積層された状態で支持基板５１０の下面に押しつけられる。これにより、上側異方性導電膜４０１の導電性繊維４２０、プローブウエハ３００の入出力端子３５０、ビア３３０およびウエハ側接続端子３２０、下側異方性導電膜４０２の導電性繊維４２０、並びに、メンブレン５５０のバンプ５５４を介して、支持基板５１０から半導体ウエハ２００までの電気信号経路が形成され、半導体ウエハ２００に試験信号を供給して試験をすることができる。

一方、制御バルブ５８２を閉じて、上側シール部５３０および下側シール部５６０の内側の減圧を解くことにより、下側シール部５６０の弾性によりチャック１１１を降下させることができる。更に、制御バルブ５７２を閉じることにより吸気孔５７３の減圧を解き、半導体ウエハ２００をチャック１１１から取り外すことができる。従って、次の半導体ウエハ２００を装填して、試験を順次実行できる。

このようにして、複数の半導体チップ２１０が形成された半導体ウエハ２００に対する電気的な接続を形成するプローブ装置１００であって、表面から裏面まで貫通した貫通孔３６０を有する試験用基板３０２、および、半導体チップ２１０のそれぞれに対応して少なくとも一つずつ試験用基板３０２の表面に設けられて対応する半導体チップ２１０の入出力端子２２０に電気的に接続される複数のウエハ側接続端子３２０を有し、半導体ウエハ２００に対向して配置されたプローブウエハ３００と、プローブウエハ３００および半導体ウエハ２００の間に配され、プローブウエハ３００および半導体ウエハ２００の間を電気的に接続する異方性導電膜４００と、貫通孔３６０を介してプローブウエハ３００および異方性導電膜４００の間の空間を試験用基板３０２の裏面から減圧することにより異方性導電膜４００を固定して、プローブウエハ３００および異方性導電膜４００を電気的に接続する固定部１２１とを備えるプローブ装置１００が形成される。これにより、半導体ウエハ２００に形成された複数の半導体チップ２１０を、プローブウエハ３００を介して一括して電気的に接続できる。また、試験用基板３０２において、貫通孔３６０を、試験用基板３０２の面方向について試験用基板３０２全体に均等に分布させることにより、プローブウエハ３００全体で、均等な接続が得られる。

また、このプローブ装置１００を、図１に示した試験システム１０に装備させることにより、半導体ウエハ２００に形成された複数の半導体チップ２１０を試験する試験システム１０であって、チャンバ１１と、半導体ウエハ２００を、チャンバ１１内に順次搬送する搬送装置１４と、チャンバ１１内において、半導体ウエハ２００と電気的に接続するプローブ装置１００とを備え、プローブ装置１００は、表面から裏面まで貫通した貫通孔３６０を有する試験用基板３０２、および、半導体チップ２１０のそれぞれに対応して少なくとも一つずつ試験用基板３０２の表面に設けられて対応する半導体チップ２１０の入出力端子２２０に電気的に接続される複数のウエハ側接続端子３２０を有し、半導体ウエハ２００に対向して配置されたプローブウエハ３００と、プローブウエハ３００および半導体ウエハ２００の間に配され、プローブウエハ３００および半導体ウエハ２００の間を電気的に接続する異方性導電膜４００と、複数の貫通孔３６０、４６０を介してプローブウエハ３００および異方性導電膜４００の間の空間を試験用基板３０２の裏面から減圧することにより異方性導電膜４００を吸引して固定し、プローブウエハ３００および異方性導電膜４００を電気的に接続する固定部１２１とを有する試験システム１０が形成される。

以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブ装置に用いられるプローブウエハであって、
表面から裏面まで貫通する複数の貫通孔が形成された試験用基板と、
前記試験用基板の表面に形成され、それぞれの前記半導体チップに対して少なくとも一つずつ設けられ、対応する前記半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子と、
少なくとも一つの前記貫通孔に対応して設けられ、それぞれ対応する前記貫通孔を囲むように形成された少なくとも一つのガードリングと
を備えるプローブウエハ。
前記ガードリングを接地電位に電気的に接続する接地配線を更に備える
請求項１に記載のプローブウエハ。
前記貫通孔は、前記試験用基板の面方向について、前記試験用基板全体に、均等に分布して配置される請求項１または２に記載にプローブウエハ。
複数の半導体チップが形成された半導体ウエハに対する電気的な接続を形成するプローブ装置であって、
表面から裏面まで貫通した貫通孔を有する試験用基板、および、
前記半導体チップのそれぞれに対応して少なくとも一つずつ前記試験用基板の表面に設けられて対応する前記半導体チップの入出力端子に電気的に接続される複数のウエハ側接続端子を有し、前記半導体ウエハに対向して配置されたプローブウエハと、
前記プローブウエハおよび前記半導体ウエハの間に配され、前記プローブウエハおよび前記半導体ウエハの間を電気的に接続する異方性導電膜と、
前記貫通孔を介して前記プローブウエハおよび前記異方性導電膜の間の空間を前記試験用基板の裏面から減圧することにより前記異方性導電膜を固定して、前記プローブウエハおよび前記異方性導電膜を電気的に接続する固定部と
を備え、
前記プローブウエハは、少なくとも一つの前記貫通孔に対応して設けられ、それぞれ対応する前記貫通孔を囲むように形成された少なくとも一つのガードリングを更に有する、プローブ装置。
前記プローブウエハは、前記ガードリングを接地電位に電気的に接続する接地配線を更に有する
請求項４に記載のプローブ装置。
前記異方性導電膜は、表面から裏面まで貫通した貫通孔を有する請求項４または５に記載のプローブ装置。
半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、
チャンバと、
前記半導体ウエハを、前記チャンバ内に順次搬送する搬送装置と、
前記チャンバ内において、前記半導体ウエハと電気的に接続するプローブ装置と
を備え、
前記プローブ装置は、
表面から裏面まで貫通した複数の貫通孔を有する試験用基板、および、
前記半導体チップのそれぞれに対応して少なくとも一つずつ前記試験用基板の表面に設けられて対応する前記半導体チップの入出力端子に電気的に接続される複数のウエハ側接続端子を有し、前記半導体ウエハに対向して配置されたプローブウエハと、
前記プローブウエハおよび前記半導体ウエハの間に配され、前記プローブウエハおよび前記半導体ウエハの間を電気的に接続する異方性導電膜と、
前記複数の貫通孔を介して前記プローブウエハおよび前記異方性導電膜の間の空間を前記試験用基板の裏面から減圧することにより前記異方性導電膜を吸引して固定し、前記プローブウエハおよび前記異方性導電膜を電気的に接続する固定部と
を有し、
前記プローブウエハは、少なくとも一つの前記貫通孔に対応して設けられ、それぞれ対応する前記貫通孔を囲むように形成された少なくとも一つのガードリングを更に有する、試験システム。