KR101105866B1 - 멀티 스택 패키지용 검사 장치 - Google Patents

멀티 스택 패키지용 검사 장치 Download PDF

Info

Publication number
KR101105866B1
KR101105866B1 KR1020080071972A KR20080071972A KR101105866B1 KR 101105866 B1 KR101105866 B1 KR 101105866B1 KR 1020080071972 A KR1020080071972 A KR 1020080071972A KR 20080071972 A KR20080071972 A KR 20080071972A KR 101105866 B1 KR101105866 B1 KR 101105866B1
Authority
KR
South Korea
Prior art keywords
inspection
circuit board
socket assembly
coupled
socket
Prior art date
Application number
KR1020080071972A
Other languages
English (en)
Other versions
KR20100010961A (ko
Inventor
이채윤
Original Assignee
리노공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리노공업주식회사 filed Critical 리노공업주식회사
Priority to KR1020080071972A priority Critical patent/KR101105866B1/ko
Publication of KR20100010961A publication Critical patent/KR20100010961A/ko
Application granted granted Critical
Publication of KR101105866B1 publication Critical patent/KR101105866B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Abstract

본 발명은 멀티 스택 패키지용 검사 장치에 관한 것으로서, 하부 디바이스의 정상 상태 여부와 동시에 상부 디바이스와 결합 상태에서 정상 작동 여부를 확인할 수 있는 멀티 스택 패키지용 검사 장치를 제공하기 위하여, 상부 디바이스와 상기 상부 디바이스가 실장되고, 상부 디바이스와 전기적으로 연결되는 제 2 검사용 회로 기판과 상기 제 2 검사용 회로 기판에 결합된 상부 소켓 어셈블리와 제 1 검사용 회로 기판에 안착된 하부 소켓 어셈블리로 구성되어,상기 하부 소켓 어셈블리의 상부면에 안착되는 하부 디바이스의 상부면에 상부 소켓 어셈블리가 접촉되어, 외부에서 인가된 검사 전류가 상기 하부 디바이스를 통과하여 상부 디바이스에 인가되며, 상기 상부 소켓 어셈블리가 결합된 제 2 검사용 회로 기판은 하부 디바이스를 이송시키는 이송 장치의 탑 커버에 장착됨을 특징으로 하여, 상부 디바이스가 실장된 제 2 검사용 회로 기판을 이용하여 하부 패키지의 정상 상태 여부와 상부 패키지와 결합 상태에서의 정상 작동 여부를 동시에 확인할 수 있으므로 검사 비용과 검사 시간을 단축할 수 있는 장점이 있다.
멀티 스택 패키지 테스트

Description

멀티 스택 패키지용 검사 장치{test device for multi stacked package}
본 발명은 멀티 스택 패키지용 검사 장치에 관한 것으로서, 보다 상세하게는 하부 디바이스의 정상 상태 여부와 동시에 상부 디바이스와 결합 상태에서 정상 작동 여부를 확인할 수 있는 멀티 스택 패키지용 검사 장치이다.
일반적으로 반도체 장치는 실리콘 기판상에 집적 회로가 형성된 반도체 칩을 제조하는 반도체 칩 제조 공정, 반도체 칩을 전기적으로 검사하여 소팅하는 EDS공정 및 반도체 칩을 보호하기 위한 패키징(packaging) 공정에 의하여 제조된다.
최근의 패키징 기술 중의 하나로서, 엠에스피(multi stacking package-MSP) 기술이 있다. 멀티 스택 패키지 기술이란, 다수의 패키지들을 수직방향으로 적층하여 반도체 장치의 규모를 줄이는 기술이다.
상기 멀티 스택 패키지 기술로 제조된 반도체 장치의 일예로서, 원더 조한(Winder,johann)에게 허여된 미국등록특허 제6894378호에는 적층된 반도체 칩들을 포함하는 전자소자가 개시되어 있다.
도 1은 종래의 멀티 스택 패키지를 도시하는 단면도이다.
도 1에 도시된 멀티 스택 패키지는 상부 디바이스(2) 및 하부 디바이스(1)가 적층된 형태로 결합되며, 이러한 멀티 스택 패키지는 상부 디바이스 및 하부 디바이스를 각각 검사하고, 상부 디바이스 및 하부 디바이스의 결합된 상태를 검사하는 과정을 거치게 된다.
그러나, 종래의 이러한 검사 장치는 검사 시간이 오래걸리고 검사 비용이 많이 든다는 사용상의 문제점이 존재한다.
본 발명은 상기의 문제점들을 해결하기 위해서 안출된 것으로서, 본 발명은 멀티 스택 패키지의 검사 과정을 개선한 멀티 스택 패키지용 검사 장치를 제공하는 데 그 목적이 있다.
본 발명에 따른 멀티 스택 패키지용 검사 장치는 상부 디바이스와 상기 상부 디바이스가 실장되고, 상부 디바이스와 전기적으로 연결되는 제 2 검사용 회로 기판과 상기 제 2 검사용 회로 기판에 결합된 상부 소켓 어셈블리와 제 1 검사용 회로 기판에 안착된 하부 소켓 어셈블리로 구성되어, 상기 하부 소켓 어셈블리의 상부면에 안착되는 하부 디바이스의 상부면에 상부 소켓 어셈블리가 접촉되어, 외부에서 인가된 검사 전류가 상기 하부 디바이스를 통과하여 상부 디바이스에 인가되며, 상기 상부 소켓 어셈블리가 결합된 제 2 검사용 회로 기판은 하부 디바이스를 이송시키는 이송 장치의 탑 커버에 장착됨을 특징으로 한다.
여기서, 상기 하부 소켓 어셈블리는 수직으로 제 1 체결공이 형성되어 제 1 검사용 회로 기판의 상부면에 결합되는 하부 소켓과 상기 제 1 체결공에 결합되는 하부 프로브로 구성됨을 특징으로 한다.
그리고 상기 상부 소켓 어셈블리는 수직으로 제 2 체결공이 형성되어 상기 제 2 검사용 회로 기판의 하부면에 결합되는 상부 소켓과 상기 제 2 체결공에 결합되는 상부 프로브로 구성됨을 특징으로 한다.
또한, 상기 상부 소켓 어셈블리 및 제 2 검사용 회로 기판은 상기 탑 커버에 장착되어 하부 디바이스와 접촉되는 픽커의 관통 구멍이 중심부에 형성됨을 특징으로 한다.
본 발명에 따른 멀티 스택 패키지용 검사 장치는 상부 디바이스가 실장된 제 2 검사용 회로 기판을 이용하여 상부 소켓 어셈블리와 하측에 위치한 하부 소켓 어셈블리로 구성되고 상기 상부 소켓 어셈블리와 하부 소켓 어셈블리 사이에 하부 디바이스를 배치하여 하부 패키지의 정상 상태 여부와 상부 패키지와 결합 상태에서의 정상 작동 여부를 동시에 확인할 수 있으므로 검사 비용과 검사 시간을 단축할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조로 하여 본 발명 반도체 칩 검사용 소켓을 보다 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 일실시예에 따른 멀티 스택 패키지용 검사 장치를 도시하는 사시도이고, 도 3은 본 발명의 바람직한 일실시예에 따른 멀티 스택 패키지용 검사 장치의 개념도이다.
도 3에 도시된 바와 같이 본 발명에 따른 멀티 스택 패키지용 검사 장치는 상부 디바이스(2)와, 상기 상부 디바이스(2)가 실장되고 상부 디바이스와 전기적으로 연결되는 제 2 검사용 회로 기판(220)과, 상기 제 2 검사용 회로 기판(220)에 결합된 상부 소켓 어셈블리(200)와 제 1 검사용 회로 기판(110)에 안착된 하부 소켓 어셈블리(100)로 구성된다.
여기서, 상기 제 2 검사용 회로 기판(220)은 하부 디바이스를 이송시키는 이송 장치의 탑 커버(10)에 고정된다.
본 발명에 따른 멀티 스택 패키지용 검사 장치의 구체적인 형태에 대해 살펴보면, 상기 하부 소켓 어셈블리(100)는 제 1 검사용 회로 기판(110)의 상부면에 결합된 하부 소켓(130)과 상기 하부 소켓(130)에 수직으로 장착된 하부 프로브(140)로 구성된다.
그리고 상기 상부 소켓 어셈블리(200)는 상부 디바이스(2)가 실장되고, 이송 장치(핸들러: handler)의 탑 커버(10)에 장착되는 제 2 검사용 회로 기판(220)에 하부면에 결합되는 상부 소켓(240) 및 상기 상부 소켓(240)에 수직으로 장착된 상부 프로브(250)로 구성된다.
검사 대상물인 하부 디바이스(1)는 탑 커버(10)에 장착된 픽커(picker:12)에 밀착된 상태로 하부 소켓 어셈블리(100)에 올려지고, 이후에 상부 소켓 어셈블리(200)가 상측 접촉단자에 접촉되면서 검사가 진행된다.
여기서, 상기 픽커는 반도체 패키지의 상부면에 접촉되어 진공 흡착을 통해서 검사 위치로 이동시키는 경우에 사용되는 것으로 자세한 설명은 생략하기로 한다.
이때, 상부 프로브(250)의 하단은 하부 디바이스(1)의 상측 접촉단자(솔더볼)에 접촉하고, 상기 상부 프로브(250)의 상단은 상부 디바이스(2)의 하부 접촉단자에 대응하는 상기 제2검사용 회로기판(220)의 하면 기판접촉단자(미도시)에 접촉된다. 하부 프로브(140)의 상단은 상기 하부 디바이스(1)의 하측 접촉단자(솔더볼)에 접촉하고, 상기 하부 프로브(140)의 하단은 제1검사용 회로기판(140)의 상면 접촉단자(미도시)접촉한다.
구체적인 검사 과정을 살펴보면, 상기와 같이 접촉이 이루어지게 되면, 외부로부터 인가된 검사 전류는 하부 프로브(140)의 상단을 통해서 하부 디바이스(1)의 하측 접촉단자에 인가되고, 하부 디바이스(1)의 상측 접촉단자에 접촉하는 상부 프로브(250) 및 상기 상부 프로브(250)의 상단이 접촉하는 상기 제 2 검사용 회로 기판(220)을 경유하여 제 2 검사용 회로 기판(220)의 상측에 장착된 상부 디바이스(2)에 인가된다.
따라서, 하부 디바이스(1)의 정상 여부를 검사할 수 있을 뿐만 아니라, 제2검사용 회로기판(220)에 실장된 상부 디바이스(2)와 전기적으로 연결된 상태에서 상부 디바이스(2)에 대한 하부 디바이스(1)의 정상 작동 여부를 동시에 확인할 수 있다.
다음으로 구체적인 본 발명에 따른 멀티 스택 패키지용 검사 장치의 각 구성요소에 대해 살펴보기로 한다.
도 4는 도 2의 분해사시도이다.
도 4에 도시된 바와 같이 하부 디바이스(1)의 하측에는 하부 소켓 어셈블리(100)이 배치되고, 상측에는 상부 소켓 어셈블리(200)가 배치된다.
상부 소켓 어셈블리(200)는 상부 디바이스(2)가 실장된 제 2 검사용 회로 기판(220)에 장착된 상부 소켓(240)과 상기 상부 소켓(240)에 장착된 상부 프로브로 구성된다.
여기서, 상기 제 2 검사용 회로 기판(220)은 이송 장치에 연결되는 탑 커버(10)에 고정되며, 제 2 검사용 회로 기판(220)은 PCB(printed circuit board)의 일종으로 상부 디바이스(2)가 실장된다.
부가적으로, 도 4에 도시된 바와 같이 상기 탑 커버(10)는 탑 커버 몸체(10b)와 지지 브라켓(10a)으로 구성되고, 상기 탑 커버 몸체(10b)와 지지 브라켓(10a)는 체결 부재(볼트등)를 통해 결합되는 구조를 채택하여, 상기 제 2 검사용 회로 기판의 분리/결합이 용이하도록 하는 것이 바람직하다.
다음으로 상기 상부 소켓(240)을 상세히 살펴보면, 도 5는 본 발명의 바람직한 일실시예에 따른 상부소켓 및 제 2 검사용 회로 기판을 도시하는 분해사시도이다.
여기서, 하부 디바이스(1)를 이동시키기 위한 픽커가 제 2 검사용 회로 기판(220)의 중심부를 통과하여야되므로, 상기 상부 디바이스(2)는 검사용 회로 기판의 중심부로부터 이격된 위치에 실장되는 것이 바람직하다.
또한, 상기 제 2 검사용 회로 기판의 중심부에는 상기 픽커가 결합될 수 있는 관통 구멍(220a)이 형성되며, 상기 상부 소켓(240) 및 상부 소켓 커버(244)에도 각각 관통 구멍(240a, 244a)이 형성되는 것이 바람직하다.
그리고 상기 제 2 검사용 회로 기판(220)의 하부면에는 상부 소켓(240)이 결합되며, 상기 상부 소켓(240)에는 수직으로 제 2 체결공(242)이 형성되고, 상기 제 2 체결공(242)에는 상부 프로브(250)이 결합된다.
상기 상부 프로브(250)는 일반적인 검사용 탐침 장치이며, 구체적으로는 양측이 개구된 원통형 배럴과 상기 배럴의 상,하측에 각각 결합되는 상,하부 플런저 및 상기 배럴의 내부에 수용된 탄성 스프링으로 구성되는 것이 바람직하며, 상부 플런저의 상단부에는 안정적인 접촉이 가능하도록 탐침 돌기가 형성된다.
특히, 상기 상부 플런저의 상부는 상부 소켓의 상측으로 돌출된 상태로 결합되어 검사 대상물의 접촉 단자(솔더볼)에 용이하게 접촉될 수 있도록 구성되는 것이 바람직하다.
또한, 상부 소켓(240)의 상측에는 상부 소켓 커버(244)가 결합되어, 상기 프로브(250)를 안정적으로 고정시킬 수 있도록 구성되는 것이 바람직하다.(상기 소켓 커버(244)는 체결 부재(볼트등)을 통해서 상부 소켓(240)에 결합되는 것이 바람직하다.)
다음으로 하부 소켓에 대해 살펴보기로 한다.
도 6은 본 발명의 바람직한 일실시예에 따른 하부 소켓을 도시하는 분해사시도이다.
하부 소켓(130)은 제 1 검사용 회로 기판에 장착되며, 도 6에 도시된 바와 같이 수직으로 제 1 체결공(132)이 형성되어 제 1 검사용 회로 기판의 상부면에 결합되며, 상기 제 2 체결공(132)에는 하부 프로브(140)이 결합된다. 여기서, 상기 하부 프로브(140)는 앞서 살펴본 상부 프로브(250)과 동일한 구조를 채택하되, 상부 프로브(250)와는 달리 탐침 돌기가 형성된 상부 플런저가 상향되도록 결합된다.
그리고 하부 프로브(140)는 상부 소켓의 상측으로 상부가 돌출된 상태로 결합하게 된다.
또한, 상기 하부 프로브(140)의 체결이 용이하도록 상기 하부 소켓(130)의 상,하부에는 상부 소켓 커버(134) 및 지지판(136)이 각각 결합되는 것이 바람직하며, 상기 상부 소켓 커버(134) 및 지지판(136)에는 상기 제 2 체결공(132)에 대응 되는 위치에 각각 체결공이 형성된다.
이상과 같이 본 발명은 하부 패키지의 정상 여부 및 상부 패키지의 결합상태에서의 정상 작동 여부를 동시에 검사할 수 있는 멀티 스택 패키지용 검사 장치를 제공하는 것을 기본적인 기술적인 사상으로 하고 있음을 알 수 있으며, 이와 같은 본 발명의 기본적인 사상의 범주내에서, 당업계의 통상의 지식을 가진자에게 있어서는 다른 많은 변형이 가능함은 물론이다.
도 1은 종래의 멀티 스택 패키지를 도시하는 단면도.
도 2는 본 발명의 바람직한 일실시예에 따른 멀티 스택 패키지용 검사 장치를 도시하는 사시도.
도 3은 본 발명의 바람직한 일실시예에 따른 멀티 스택 패키지용 검사 장치의 개념도.
도 4는 도 2의 분해사시도.
도 5는 본 발명의 바람직한 일실시예에 따른 제 2 검사용 회로 기판 및 상부소켓을 도시하는 분해사시도.
도 6은 본 발명의 바람직한 일실시예에 따른 하부 소켓을 도시하는 분해사시도.
〈도면의 주요부분에 대한 부호의 설명〉
1: 하부 디바이스 2: 상부 디바이스
10: 탑 커버 12: 픽커
100: 하부 소켓 어셈블리 110: 제 1 검사용 회로 기판
130: 하부 소켓 132: 제 1 체결공
134: 하부 소켓 커버 136: 지지판
140: 하부 프로브 200: 상부 소켓 어셈블리
220: 제 2 검사용 회로 기판 240: 상부 소켓
244: 상부 소켓 커버 250: 상부 프로브
260: 관통 구멍

Claims (5)

  1. 멀티 스택 패키지용 검사 장치에 있어서,
    상부 디바이스와;
    상기 상부 디바이스가 실장되고, 상부 디바이스와 전기적으로 연결되는 제 2 검사용 회로 기판과;
    상기 제 2 검사용 회로 기판에 결합된 상부 소켓 어셈블리와;
    제 1 검사용 회로 기판에 안착된 하부 소켓 어셈블리;로 구성되어,
    상기 하부 소켓 어셈블리의 상부면에 안착되는 하부 디바이스의 상부면에 상부 소켓 어셈블리가 접촉되어, 외부에서 인가된 검사 전류가 상기 하부 디바이스를 통과하여 상부 디바이스에 인가되며,
    상기 상부 소켓 어셈블리가 결합된 제 2 검사용 회로 기판은,
    상기 하부 디바이스를 이송시키는 이송 장치의 탑 커버에 장착됨을 특징으로 하는 멀티 스택 패키지용 검사 장치.
  2. 제 1 항에 있어서,
    상기 하부 소켓 어셈블리는,
    수직으로 제 1 체결공이 형성되어 제 1 검사용 회로 기판의 상부면에 결합되는 하부 소켓과;
    상기 제 1 체결공에 결합되는 하부 프로브;로 구성됨을 특징으로 하는 멀티 스택 패키지용 검사 장치.
  3. 제 1 항에 있어서,
    상기 상부 소켓 어셈블리는,
    수직으로 제 2 체결공이 형성되어 상기 제 2 검사용 회로 기판의 하부면에 결합되는 상부 소켓과;
    상기 제 2 체결공에 결합되는 상부 프로브;로 구성됨을 특징으로 하는 멀티 스택 패키지용 검사 장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 상부 소켓 어셈블리 및 제 2 검사용 회로 기판은,
    상기 탑 커버에 장착되어 하부 디바이스와 접촉되는 픽커의 관통 구멍이 중심부에 형성됨을 특징으로 하는 멀티 스택 패키지용 검사 장치.
KR1020080071972A 2008-07-24 2008-07-24 멀티 스택 패키지용 검사 장치 KR101105866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080071972A KR101105866B1 (ko) 2008-07-24 2008-07-24 멀티 스택 패키지용 검사 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071972A KR101105866B1 (ko) 2008-07-24 2008-07-24 멀티 스택 패키지용 검사 장치

Publications (2)

Publication Number Publication Date
KR20100010961A KR20100010961A (ko) 2010-02-03
KR101105866B1 true KR101105866B1 (ko) 2012-01-16

Family

ID=42085485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080071972A KR101105866B1 (ko) 2008-07-24 2008-07-24 멀티 스택 패키지용 검사 장치

Country Status (1)

Country Link
KR (1) KR101105866B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101625414B1 (ko) 2014-02-10 2016-05-30 크로마 에이티이 인코포레이티드 패키지 온 패키지 반도체 디바이스를 테스트하는 장치 및 그 디바이스를 테스트 하는 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101768992B1 (ko) 2010-12-30 2017-08-17 삼성전자주식회사 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법
KR101703688B1 (ko) * 2012-05-02 2017-02-07 리노공업주식회사 테스트 소켓
KR102631260B1 (ko) 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR101660431B1 (ko) * 2016-06-30 2016-09-27 삼성전자 주식회사 반도체 패키지 테스트장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026775A (ko) * 1996-10-11 1998-07-15 김광호 반도체 칩 패키지 검사용 멀티 소켓
KR19990008143U (ko) * 1998-11-19 1999-02-25 이채윤 검사용 소켓장치
KR20020041734A (ko) * 2000-11-28 2002-06-03 윤종용 전자 엔클로저에서 열 관리를 위한 시스템 및 방법
KR100652416B1 (ko) 2005-07-07 2006-12-01 삼성전자주식회사 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026775A (ko) * 1996-10-11 1998-07-15 김광호 반도체 칩 패키지 검사용 멀티 소켓
KR19990008143U (ko) * 1998-11-19 1999-02-25 이채윤 검사용 소켓장치
KR200241734Y1 (ko) * 1998-11-19 2001-11-22 이채윤 검사용소켓장치
KR20020041734A (ko) * 2000-11-28 2002-06-03 윤종용 전자 엔클로저에서 열 관리를 위한 시스템 및 방법
KR100652416B1 (ko) 2005-07-07 2006-12-01 삼성전자주식회사 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101625414B1 (ko) 2014-02-10 2016-05-30 크로마 에이티이 인코포레이티드 패키지 온 패키지 반도체 디바이스를 테스트하는 장치 및 그 디바이스를 테스트 하는 방법
US9519024B2 (en) 2014-02-10 2016-12-13 Chroma Ate Inc. Apparatus for testing package-on-package semiconductor device and method for testing the same

Also Published As

Publication number Publication date
KR20100010961A (ko) 2010-02-03

Similar Documents

Publication Publication Date Title
US7737710B2 (en) Socket, and test apparatus and method using the socket
US7094065B2 (en) Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
KR101071371B1 (ko) 반도체칩패키지 검사용 소켓
KR101105866B1 (ko) 멀티 스택 패키지용 검사 장치
US9039425B2 (en) Electrical interconnect device
KR101350606B1 (ko) 인서트 조립체
US7484968B2 (en) Socket for an electrical tester
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR102413745B1 (ko) 전기적 접속 장치, 검사 장치, 및 접촉 대상체와 접촉자의 전기적 접속 방법
KR20090124028A (ko) 확장부를 갖는 프로브 및 이를 이용한 프로브 결합 구조
KR20180115564A (ko) 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR100795490B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
US10816594B2 (en) Apparatus for testing a signal speed of a semiconductor package and method of manufacturing a semiconductor package
US5291127A (en) Chip-lifetime testing instrument for semiconductor devices
KR101380280B1 (ko) 검사장치
KR20060035074A (ko) 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓
KR200414883Y1 (ko) 반도체소자 캐리어 유닛
KR102220334B1 (ko) 전자 부품을 수납하기 위한 인서트 조립체
KR200368618Y1 (ko) 반도체소자 캐리어 겸용 테스트보드
KR102644471B1 (ko) 반도체 패키지의 테스트 장치
KR100844486B1 (ko) 반도체 칩 테스트 소켓
KR20100008919A (ko) 반도체 칩 검사용 소켓
KR20030016060A (ko) 모듈 아이씨 테스트 핸들러용 픽커
KR20210051690A (ko) 버퍼 트레이 및 이를 포함하는 테스트 핸들러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 9