KR100652416B1 - 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법 - Google Patents

멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법 Download PDF

Info

Publication number
KR100652416B1
KR100652416B1 KR1020050061243A KR20050061243A KR100652416B1 KR 100652416 B1 KR100652416 B1 KR 100652416B1 KR 1020050061243 A KR1020050061243 A KR 1020050061243A KR 20050061243 A KR20050061243 A KR 20050061243A KR 100652416 B1 KR100652416 B1 KR 100652416B1
Authority
KR
South Korea
Prior art keywords
package
pins
stack
socket
substrate
Prior art date
Application number
KR1020050061243A
Other languages
English (en)
Inventor
류정수
김병윤
정연근
박현수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050061243A priority Critical patent/KR100652416B1/ko
Priority to TW095124629A priority patent/TW200702688A/zh
Priority to JP2006188014A priority patent/JP2007017443A/ja
Priority to US11/481,937 priority patent/US20070018300A1/en
Application granted granted Critical
Publication of KR100652416B1 publication Critical patent/KR100652416B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법이 개시된다. 상기 테스트 장치에서는, 진공펌프에 의하여 소켓의 하부 및/또는 상부에서 멀티-스택 패키지들을 아래 및/또는 위 방향으로 끌어당기므로, 컨택 볼에 의한 상기 멀티-스택 패키지들 간의 접촉성 불량을 용이하게 확인할 수 있다.

Description

멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법{Apparatus and method for testing multi-stack integrated circuit package}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 멀티-스택 집적회로 패키지를 테스트하는 일반적인 장치이다.
도 2는 멀티-스택 집적회로 패키지를 테스트하는 본 발명의 일실시예에 따른 장치이다.
도 3은 멀티-스택 집적회로 패키지를 테스트하는 본 발명의 다른 실시예에 따른 장치이다.
도 4는 컨택 볼에서의 컨택 불량을 설명하기 위한 도면이다.
본 발명은 멀티-스택 집적회로 패키지에 관한 것으로, 특히 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법에 관한 것이다.
오늘날 반도체 집적회로는 점점 더 고속화, 고용량화 되어가고 있다. 이러한 집적회로의 성능에 패키지(package) 구조가 미치는 영향도 점점 더 중요해지고 있다. 특히, 집적회로 칩을 고용량화 하기 위하여 두 개 이상의 패키지를 하나의 패키지에 쌓아 올린 멀티-스택 패키지(multi-stack package) 제품도 등장하고 있다.
도 1은 멀티-스택 집적회로 패키지를 테스트하는 일반적인 장치(100)이다. 도 1을 참조하면, 상기 일반적인 테스트 장치(100)는 멀티-스택 패키지(110)가 삽입될 소켓(150) 및 상기 소켓(150)의 덮개(160)를 포함한다. 상기 멀티-스택 패키지(110)는 상부 패키지(120) 및 하부 패키지(130)를 구비하고, 상기 상부 및 하부 패키지(120, 130) 각각에는 집적회로 칩들(121,131)이 포함된다. 상기 상부 패키지(120)의 집적회로 칩들(121)의 입출력 패드들은 상부 기판(122)을 통하여 컨택 볼(contact ball)(140)과 연결되고, 상기 컨택 볼(140)은 상기 하부 패키지(130)의 기판(132)와 연결되며, 상기 하부 패키지(130)의 집적회로 칩들(131)의 입출력 패드들은 하부 기판(132)을 통하여 상기 컨택 볼(140) 또는 패키지 핀(133)과 연결된다.
상기 멀티-스택 패키지(110)의 패키지 핀(133)은 상기 소켓(150)의 내부 핀(151)에 삽입된다. 상기 소켓(150)의 외부 핀(152)은 외부 PCB(Printed Circuit Board) 기판에 접속될 수 있다. 상기 소켓(150)의 외부 핀(152)은 상기 소켓(150)의 내부 핀(151)과 연결되어 있고, 상기 멀티-스택 패키지(110)는 상기 외부 핀(152)을 통하여, 외부 PCB 기판으로부터의 입력 신호를 받거나, 외부 PCB 기판으로 출력 신호를 준다.
상기 일반적인 테스트 장치(100)에 의하여 상기 멀티-스택 패키지(110)를 테 스트하는 경우에, 상기 멀티-스택 패키지(110)를 상기 소켓(150)에 삽입 후 상기 소켓(150)에 상기 덮개(160)를 씌운다. 이때, 상기 덮개(160)의 누름 장치(161)가 약하게 상기 멀티-스택 패키지(110)를 위에서 아래로 누름으로써, 상기 멀티-스택 패키지(110)와 상기 소켓(150)의 내부 핀(151) 간의 접촉성을 좋게 한다.
그러나, 이와 같은 일반적인 테스트 방식에서는, 상기 상부 패키지(120)의 기판(122)과 상기 하부 패키지(130)의 기판(132)을 전기적으로 연결하는 상기 컨택 볼(140)에서의 접촉성을 변경시키므로, 상기 컨택 볼(140)에서의 크랙(crack)이나 상기 상부 기판(122) 및 하부 기판(132) 간의 접촉성 판별이 쉽지 않다. 상기 컨택 볼(140)을 상기 상부 기판(122) 및 하부 기판(132)과 압착하여 접촉시키는 공정 중에 상기 컨택 볼(140)이 충격을 받아 갈라짐으로 인하여, 또는 상기 상부 기판(122) 및 하부 기판(132)의 접촉면 또는 상기 컨택 볼(140) 자체의 전도성 불량으로 인하여, 상기 컨택 볼(140)과 상부 기판(122) 및 하부 기판(132) 사이의 접촉성 불량(fail)이 발생될 수 있다. 이와 같은 컨택 볼(140)과 관련된 접촉성 이 위와 같은 덮개(160)의 누름 장치(161)로 인하여 더 좋아 질 수 있어서, 이는 실제 동작 상태의 접촉성과는 다르므로, 상기 컨택 볼(140)의 크랙이나 상기 컨택 볼(140)과 기판들(122, 132) 간의 접촉성 불량 판별을 어렵게 하는 문제점이 있다. 이와 같은 문제는 상기 덮개(160)가 없는 구조에서도 유사하게 발생될 수 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는, 멀티-스택 패키지를 소켓에 삽입하여 테스트하는 경우에 미리 컨택 볼에 의한 불량 판정을 용이하게 하기 위한 테스트 장치를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 불량 판정을 용이하게 할 수 있는 멀티-스택 패키지의 테스트 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 멀티-스택 패키지의 테스트 장치는, 진공 펌프; 및 다수의 내부 핀들을 가지고, 상기 다수의 내부 핀들과 전기적으로 연결된 다수의 외부 핀들을 가지며, 상기 다수의 내부 핀들의 사이에 외부로 통하는 적어도 하나의 공기 흡입구를 가지는 소켓을 구비하고, 다수의 패키지들로 구성된 멀티-스택 패키지의 테스트 시에, 상기 멀티-스택 패키지의 다수의 패키지 핀들을 상기 소켓의 다수의 내부 핀들에 삽입하고, 상기 진공 펌프를 이용하여 상기 소켓의 공기 흡입구로부터 공기를 흡입하여 상기 멀티-스택 패키지를 끌어당기는 것을 특징으로 한다.
상기 멀티-스택 패키지는 적어도 하나의 집적회로 칩을 가지는 상부 패키지 및 하부 패키지를 가지고, 각각의 패키지의 입출력 패드들은 상기 상부 패키지의 기판 및 상기 하부 패키지의 기판에 전기적으로 연결되며, 상기 상부 패키지의 기판과 상기 하부 패키지의 기판은 컨택 볼들에 의하여 전기적으로 연결된 것을 특징으로 한다. 상기 멀티-스택 패키지의 상기 다수의 패키지 핀들은 상기 하부 패키지의 기판을 통하여 상기 컨택 볼들 및 상기 하부 패키지의 집적회로 칩의 입출력 패드들과 전기적으로 연결된 신호 입출력 핀들인 것을 특징으로 한다. 상기 진공 펌프의 상기 공기 흡입에 의하여, 상기 하부 패키지의 하부 면을 아래로 끌어당기는 것을 특징으로 한다.
상기 소켓은 상기 상부 패키지의 위에 덮개 부분을 더 가지고, 상기 덮개 부분에는 상기 상부 패키지의 위에서 상기 진공 펌프를 이용하여 공기를 흡입할 적어도 하나의 다른 공기 흡입구를 가지는 것을 특징으로 한다. 이때, 상기 진공 펌프의 상기 공기 흡입에 의하여, 상기 하부 패키지의 하부 면을 아래로 끌어당김과 동시에 상기 상부 패키지의 상부 면을 위로 끌어당기는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 멀티-스택 패키지의 테스트 방법은, 다수의 패키지들로 구성된 멀티-스택 패키지의 다수의 패키지 핀들을 소켓의 다수의 내부 핀들에 삽입하는 단계; 상기 소켓의 상기 다수의 내부 핀들 사이의 외부로 통하는 적어도 하나의 공기 흡입구로부터 진공 펌프를 이용하여 공기를 흡입하여 상기 멀티-스택 패키지를 끌어당기는 단계; 및 상기 소켓의 다수의 내부 핀들과 전기적으로 연결된 상기 소켓의 다수의 외부 핀들을 통하여, 외부의 PCB로부터 테스트를 위한 입력 신호를 상기 멀티-스택 패키지에 인가하고 상기 멀티-스택 패키지의 출력 신호를 측정하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 멀티-스택 집적회로 패키지(210)를 테스트하는 본 발명의 일실시예에 따른 장치(200)이다. 도 2를 참조하면, 상기 테스트 장치(200)는 소켓(250), PCB 기판(260), 진공 펌프(270) 및 스위치(280)를 포함한다.
상기 멀티-스택 패키지(210)는 상부 패키지(220) 및 하부 패키지(230)를 구비하고, 상기 상부 및 하부 패키지(220, 230) 각각에는 집적회로 칩들(221,231)이 포함된다. 도 2에는 상기 멀티-스택 패키지(210)가 두 개의 패지지들(220, 230)을 포함하는 것으로 도시되었으나, 이에 한정되는 것은 아니며 더 많은 패키지들을 포함할 수 있다. 또한, 상기 상부 패키지(220) 및 상기 하부 패키지(230)는 하나 또는 두 개의 집적회로 칩들(221,231)을 포함하는 것으로 예를 들어 도시하였으나, 이에 한정되는 것은 아니며 더 많은 집적회로 칩들을 포함할 수 있다.
상기 상부 패키지(220)의 집적회로 칩들(221)의 신호 입출력 패드들은 상부 기판(222)을 통하여 컨택 볼들(240)과 연결되고, 상기 하부 패키지(230)의 집적회로 칩들(231)의 신호 입출력 패드들은 하부 기판(232)을 통하여 상기 컨택 볼들(240) 또는 상기 멀티-스택 패키지(210)의 상기 다수의 패키지 핀들(233)과 연결된다. 상기 다수의 패키지 핀들(233)은 상기 하부 패키지(230)의 기판(232)을 통하여 상기 컨택 볼들(240) 및 상기 하부 패키지(230)의 집적회로 칩들(231)의 신호 입출력 패드들과 전기적으로 연결된 신호 입출력 핀들이다.
상기 소켓(250)은 다수의 내부 핀들(251)을 가지고, 상기 다수의 내부 핀들(251)과 전기적으로 연결된 다수의 외부 핀들(253)을 가지며, 상기 다수의 내부 핀 들(251)의 사이에 외부로 통하는 적어도 하나의 공기 흡입구(252)를 가진다.
테스트를 위하여, 상기 멀티-스택 패키지(210)의 패키지 핀들(233)은 상기 소켓(250)의 내부 핀들(251)에 삽입되고, 상기 소켓(250)의 외부 핀들(253)은 외부 PCB(Printed Circuit Board) 기판(260)에 접속될 수 있다.
상기 멀티-스택 패키지(210)의 입출력 신호를 측정하기 전에, 본 발명에서는 상기 스위치(280)를 턴온(turn-on)함으로써, 상기 진공 펌프(270)를 이용하여 상기 소켓(250)의 공기 흡입구(252)로부터 공기를 흡입한다. 이에 따라, 상기 진공 펌프(270)의 공기 흡입에 의하여, 상기 하부 패키지(230)의 하부 면을 아래로 끌어당긴다.
본 발명에서는 상기 멀티-스택 패키지(210)를 상기 소켓(250)에 삽입하여 테스트하는 경우에, 위와 같이 상기 하부 패키지(230)의 하부 면을 아래로 끌어당김으로써, 상기 컨택 볼들(240)의 컨택성을 미리 판정할 수 있다. 즉, 상기 진공 펌프(270)의 공기 흡입에 의하여, 상기 하부 패키지(230)를 아래로 끌어당기면, 상기 소켓(250)의 내부 핀들(251)과 상기 멀티-스택 패키지(210)의 패키지 핀들(233) 사이의 접촉성을 좋게 할 뿐만 아니라, 도 1과 같은 위로부터의 눌리는 힘이 상부 패키지(220)에 가해지지 않으므로 실제 동작 상태와 거의 같은 상태로 상기 컨택 볼들(240)과 관련된 접촉성을 간단한 신호 측정에 의하여 미리 확인 할 수 있다.
상기 멀티-스택 패키지(210)의 입출력 신호의 측정 시에는, 상기 소켓(250)의 다수의 외부 핀들(253)을 통하여, 외부의 PCB로부터 테스트를 위한 입력 신호를 인가한다. 이에 따라, 상기 소켓(250)의 다수의 외부 핀들(253)과 전기적으로 연결 된 상기 다수의 내부 핀들(251) 및 상기 멀티-스택 패키지(210)의 패키지 핀들(233)을 통하여 상기 상부 패키지(220)의 집적회로 칩들(221) 및 상기 하부 패키지(230)의 집적회로 칩들(231)에 신호가 전달된다. 이에 따라, 상기 집적회로 칩들(221,231)이 동작하여 그 결과로 출력되는 신호는 다시 상기 멀티-스택 패키지(210)의 패키지 핀들(233) 및 상기 소켓(250)의 다수의 외부 핀들(253)을 통하여 외부 PCB 기판(260)으로 전달된다. 외부 PCB 기판(260)의 입력 신호 및 외부 PCB 기판(260)으로 출력되는 신호는 신호 측정 장비에 의하여 측정된다.
이와 같이, 상기 집적회로 칩들(221,231)을 측정할 때, 도 4와 같은, 상기 컨택 볼들(240) 자체의 크랙이나, 상기 상부 기판(222) 및 하부 기판(232)의 접촉면 또는 상기 컨택 볼들(140) 자체의 전도성 불량이 쉽게 판정될 수 있다. 이와 같은 크랙이나 전도성 불량을 가지는 컨택은 큰 저항체로서 역할을 하므로, 해당 불량 컨택으로부터 전달되는 신호는 정상적으로 출력될 수가 없기 때문이다. 도 1과 같은 구조에서는, 위에서 누르는 힘이 상기 상부 패키지(220)에 가해지므로, 크랙 등에서의 접촉성을 증가시켜 상기 컨택 볼들(240)이 큰 저항체로 나타나지 않아 불량 컨택으로서 판정되기 어려웠다.
이와 같은 상기 컨택 볼들(240)과 관련된 접촉성 불량 판정을 더욱 용이하게 하기 위하여, 멀티-스택 집적회로 패키지를 테스트하는 본 발명의 다른 실시예에 따른 장치(300)가 도 3에 도시되어 있다.
도 3을 참조하면, 상기 테스트 장치(300)는 소켓(250)의 구조만 다를뿐 나머지는 도 2와 유사하다. 도 3에서 상기 소켓(250)은 도 2와 마찬가지로, 다수의 내 부 핀들(251)을 가지고, 상기 다수의 내부 핀들(251)과 전기적으로 연결된 다수의 외부 핀들(253)을 가지며, 상기 다수의 내부 핀들(251)의 사이에 외부로 통하는 적어도 하나의 공기 흡입구(252)를 가진다. 이외에도, 상기 소켓(250)은 상부 패키지(220)의 위에 덮개 부분을 더 가지고, 상기 덮개 부분에는 상기 상부 패키지(220)의 위에서 진공 펌프(270)를 이용하여 공기를 흡입할 적어도 하나의 다른 공기 흡입구(254)를 가진다.
도 3과 같은 소켓(250)을 이용한 테스트를 위하여, 상기 멀티-스택 패키지(210)의 패키지 핀들(233)은 상기 소켓(250)의 내부 핀들(251)에 삽입되고, 상기 소켓(250)의 외부 핀들(253)은 외부 PCB 기판(260)에 접속될 수 있다.
상기 멀티-스택 패키지(210)의 입출력 신호를 측정하기 전에, 상기 진공 펌프(270)를 이용하여 상기 소켓(250)의 공기 흡입구들(252,254)로부터 공기를 흡입한다. 이에 따라, 상기 진공 펌프(270)의 공기 흡입에 의하여, 하부 패키지(230)의 하부 면을 아래로 끌어당김과 동시에 상기 상부 패키지(220)의 상부 면을 위로 끌어당긴다.
본 발명에서는 상기 멀티-스택 패키지(210)를 상기 소켓(250)에 삽입하여 테스트하는 경우에, 위와 같이 상기 상부 패키지(220) 및 상기 하부 패키지(230)를 서로 반대 방향으로 끌어당김으로써, 상기 컨택 볼들(240)의 컨택성을 더욱 확실하게 판정할 수 있다. 즉, 도 2와 같은 구조에서 상기 하부 패키지(230) 만을 아래로 당길 때 상기 컨택 볼들(240)의 컨택성이 어느 정도 좋게 나올 수도 있다. 그러나, 도 3과 같은 구조를 이용하여 상기 상부 패키지(220) 및 상기 하부 패키지(230)를 서로 반대 방향으로 당기면, 상기 컨택 볼들(240)과 관련된 도 4와 같은 크랙이나 기판들(222)과의 접촉 불량에 대한 측정이 완전하게 이루어질 수 있다.
위에서 기술한 바와 같이, 본 발명에 따른 테스트 장치(200/300)에서는, 진공 펌프(270)에 의하여 소켓(250)의 하부 및/또는 상부에서 멀티-스택 패키지들(220,230)을 아래 및/또는 위 방향으로 끌어당기므로, 컨택 볼(240)에 의한 상기 멀티-스택 패키지들(220,230) 간의 접촉성 불량을 용이하게 확인할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 테스트 장치에서는, 멀티-스택 패키지들을 접촉시키는 컨택 볼과 관련된 접촉성 불량 판별이 용이하다.

Claims (12)

  1. 진공 펌프; 및
    다수의 내부 핀들을 가지고, 상기 다수의 내부 핀들과 전기적으로 연결된 다수의 외부 핀들을 가지며, 상기 다수의 내부 핀들의 사이에 외부로 통하는 적어도 하나의 공기 흡입구를 구비하는 소켓을 구비하고,
    다수의 패키지들로 구성된 멀티-스택 패키지의 테스트 시에, 상기 멀티-스택 패키지의 다수의 패키지 핀들을 상기 소켓의 다수의 내부 핀들에 삽입하고, 상기 진공 펌프를 이용하여 상기 소켓의 공기 흡입구로부터 공기를 흡입하여 상기 멀티-스택 패키지를 끌어당기는 것을 특징으로 하는 멀티-스택 패키지의 테스트 장치.
  2. 제 1항에 있어서, 상기 멀티-스택 패키지는,
    적어도 하나의 집적회로 칩을 가지는 상부 패키지 및 하부 패키지를 구비하고, 각각의 패키지의 입출력 패드들은 상기 상부 패키지의 기판 및 상기 하부 패키지의 기판에 전기적으로 연결되며, 상기 상부 패키지의 기판과 상기 하부 패키지의 기판은 컨택 볼들에 의하여 전기적으로 연결된 것을 특징으로 하는 멀티-스택 패키지의 테스트 장치.
  3. 제 2항에 있어서, 상기 멀티-스택 패키지의 상기 다수의 패키지 핀들은 상기 하부 패키지의 기판을 통하여 상기 컨택 볼들 및 상기 하부 패키지의 집적회로 칩 의 입출력 패드들과 전기적으로 연결된 신호 입출력 핀들인 것을 특징으로 하는 멀티-스택 패키지의 테스트 장치.
  4. 제 2항에 있어서, 상기 진공 펌프의 상기 공기 흡입에 의하여, 상기 하부 패키지의 하부 면을 아래로 끌어당기는 것을 특징으로 하는 멀티-스택 패키지의 테스트 장치.
  5. 제 2항에 있어서, 상기 소켓은,
    상기 상부 패키지의 위에 덮개 부분을 더 가지고, 상기 덮개 부분에는 상기 상부 패키지의 위에서 상기 진공 펌프를 이용하여 공기를 흡입할 적어도 하나의 다른 공기 흡입구를 구비하는 것을 특징으로 하는 멀티-스택 패키지의 테스트 장치.
  6. 제 5항에 있어서, 상기 진공 펌프의 상기 공기 흡입에 의하여, 상기 하부 패키지의 하부 면을 아래로 끌어당김과 동시에 상기 상부 패키지의 상부 면을 위로 끌어당기는 것을 특징으로 하는 멀티-스택 패키지의 테스트 장치.
  7. 다수의 패키지들로 구성된 멀티-스택 패키지의 다수의 패키지 핀들을 소켓의 다수의 내부 핀들에 삽입하는 단계;
    상기 소켓의 상기 다수의 내부 핀들 사이의 외부로 통하는 적어도 하나의 공기 흡입구로부터 진공 펌프를 이용하여 공기를 흡입하여 상기 멀티-스택 패키지를 끌어당기는 단계; 및
    상기 소켓의 다수의 내부 핀들과 전기적으로 연결된 상기 소켓의 다수의 외부 핀들을 통하여, 외부의 PCB로부터 테스트를 위한 입력 신호를 상기 멀티-스택 패키지에 인가하고 상기 멀티-스택 패키지의 출력 신호를 측정하는 단계를 구비하는 것을 특징으로 하는 멀티-스택 패키지의 테스트 방법.
  8. 제 7항에 있어서, 상기 멀티-스택 패키지는,
    적어도 하나의 집적회로 칩을 가지는 상부 패키지 및 하부 패키지를 가지고, 각각의 패키지의 입출력 패드들은 상기 상부 패키지의 기판 및 상기 하부 패키지의 기판에 전기적으로 연결되며, 상기 상부 패키지의 기판과 상기 하부 패키지의 기판은 컨택 볼들에 의하여 전기적으로 연결된 것을 특징으로 하는 멀티-스택 패키지의 테스트 방법.
  9. 제 8항에 있어서, 상기 멀티-스택 패키지의 상기 다수의 패키지 핀들은 상기 하부 패키지의 기판을 통하여 상기 컨택 볼들 및 상기 하부 패키지의 집적회로 칩의 입출력 패드들과 전기적으로 연결된 신호 입출력 핀들인 것을 특징으로 하는 멀티-스택 패키지의 테스트 방법.
  10. 제 8항에 있어서, 상기 진공 펌프의 상기 공기 흡입에 의하여, 상기 하부 패키지의 하부 면을 아래로 끌어당기는 것을 특징으로 하는 멀티-스택 패키지의 테스 트 방법.
  11. 제 8항에 있어서, 상기 소켓의 덮개 부분의 외부로 통하는 적어도 하나의 다른 공기 흡입구로부터 상기 진공 펌프를 이용하여 공기를 흡입하여 상기 멀티-스택 패키지를 끌어당기는 단계를 더 포함하는 것을 특징으로 하는 멀티-스택 패키지의 테스트 방법.
  12. 제 11항에 있어서, 상기 진공 펌프의 상기 공기 흡입에 의하여, 상기 하부 패키지의 하부 면을 아래로 끌어당김과 동시에 상기 상부 패키지의 상부 면을 위로 끌어당기는 것을 특징으로 하는 멀티-스택 패키지의 테스트 방법.
KR1020050061243A 2005-07-07 2005-07-07 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법 KR100652416B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050061243A KR100652416B1 (ko) 2005-07-07 2005-07-07 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법
TW095124629A TW200702688A (en) 2005-07-07 2006-07-06 Apparatus and method for testing a multi-stack integrated circuit package
JP2006188014A JP2007017443A (ja) 2005-07-07 2006-07-07 マルチ−スタック集積回路パッケージをテストする装置及び方法
US11/481,937 US20070018300A1 (en) 2005-07-07 2006-07-07 Apparatus and method for testing a multi-stack integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050061243A KR100652416B1 (ko) 2005-07-07 2005-07-07 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100652416B1 true KR100652416B1 (ko) 2006-12-01

Family

ID=37678315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050061243A KR100652416B1 (ko) 2005-07-07 2005-07-07 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법

Country Status (4)

Country Link
US (1) US20070018300A1 (ko)
JP (1) JP2007017443A (ko)
KR (1) KR100652416B1 (ko)
TW (1) TW200702688A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105866B1 (ko) 2008-07-24 2012-01-16 리노공업주식회사 멀티 스택 패키지용 검사 장치
WO2014084992A1 (en) * 2012-11-29 2014-06-05 International Business Machines Corporation Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341566B1 (ko) * 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
JP2009030978A (ja) * 2007-07-24 2009-02-12 Advanced Systems Japan Inc パッケージオンパッケージ型電子部品、その検査治具、及びその検査方法
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
US9508563B2 (en) * 2012-07-12 2016-11-29 Xilinx, Inc. Methods for flip chip stacking
US8618648B1 (en) 2012-07-12 2013-12-31 Xilinx, Inc. Methods for flip chip stacking
GB2511087A (en) * 2013-02-22 2014-08-27 Ibm System for electrical testing and manufacturing a 3D chip stack and method
US9423451B2 (en) * 2013-06-04 2016-08-23 Marvell World Trade Ltd. Method and apparatus for testing a semiconductor package having a package on package (PoP) design
US9062968B2 (en) * 2013-07-23 2015-06-23 Avago Technologies General Ip (Singapore) Pte. Ltd. PCB loading apparatus for measuring thickness of printed circuit board stack
US9110136B2 (en) * 2013-09-27 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for monolithic stacked integrated circuit testing
EP2963430B1 (en) * 2014-07-03 2019-10-02 Rasco GmbH Contactor arrangement, test-in-strip handler and test-in-strip handler arrangement
US11609244B2 (en) * 2020-03-26 2023-03-21 Tse Co., Ltd. Test apparatus for semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228191A (ja) 2000-02-16 2001-08-24 Nec Corp Ｌｓｉはんだ接続構造及びそれに用いるｌｓｉはんだ付け部接続異常検出方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3294392A (en) * 1963-05-31 1966-12-27 Dunham Tool Company Inc Vacuum chucking
US3818823A (en) * 1969-10-27 1974-06-25 Buckbee Mears Co Heated, vacuum-pressure press
US3598006A (en) * 1970-02-02 1971-08-10 Gerber Garment Technology Inc Method for working on sheet material and other objects
US4700474A (en) * 1986-11-26 1987-10-20 Multitek Corporation Apparatus and method for temporarily sealing holes in printed circuit boards
US5410791A (en) * 1993-07-01 1995-05-02 General Electric Company Fabrication chuck
JP2534196B2 (ja) * 1993-12-21 1996-09-11 株式会社エンヤシステム ウエ−ハ貼付方法
US5803797A (en) * 1996-11-26 1998-09-08 Micron Technology, Inc. Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck
US6369596B1 (en) * 1999-08-04 2002-04-09 Agere Systems Guardian Corp. Vacuum-assisted integrated circuit test socket

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228191A (ja) 2000-02-16 2001-08-24 Nec Corp Ｌｓｉはんだ接続構造及びそれに用いるｌｓｉはんだ付け部接続異常検出方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105866B1 (ko) 2008-07-24 2012-01-16 리노공업주식회사 멀티 스택 패키지용 검사 장치
WO2014084992A1 (en) * 2012-11-29 2014-06-05 International Business Machines Corporation Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking
US9194912B2 (en) 2012-11-29 2015-11-24 International Business Machines Corporation Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking

Also Published As

Publication number Publication date
JP2007017443A (ja) 2007-01-25
US20070018300A1 (en) 2007-01-25
TW200702688A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR100652416B1 (ko) 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법
US7129730B2 (en) Probe card assembly
JP5914541B2 (ja) プローブカード
JP2009020105A (ja) ソケット及びこれを有する検査装置及び方法
WO2006098364A1 (ja) モジュール基板
KR20170007582A (ko) 진공 소켓 및 이를 포함하는 반도체 검사 장비
JP3741927B2 (ja) 半導体チップ又はパッケージ検査装置及びその検査方法
US7017428B2 (en) Test kit for semiconductor package and method for testing semiconductor package using the same
US7220989B2 (en) Test apparatus for a semiconductor package
KR100652417B1 (ko) 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
JP2011154017A (ja) 水平度調節部材及びそれを備えたプローブカード
KR100640634B1 (ko) 반도체 패키지 검사장치 및 이를 이용한 검사방법
KR101105866B1 (ko) 멀티 스택 패키지용 검사 장치
US6597189B1 (en) Socketless/boardless test interposer card
US6369596B1 (en) Vacuum-assisted integrated circuit test socket
KR102320098B1 (ko) 전기 특성의 검사 방법
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
US7586320B2 (en) Plunger and chip-testing module applying the same
KR100675008B1 (ko) 테스트 소켓, 테스트회로 및 테스트방법
US9423451B2 (en) Method and apparatus for testing a semiconductor package having a package on package (PoP) design
JP2007292696A (ja) 半導体装置のテスト用治具とテスト方法
TWI344187B (en) Multiple functions testing device
KR101705097B1 (ko) 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법
KR20070082316A (ko) 솔더 볼 고정 판을 이용한 솔더 볼 부착 방법
KR20090047314A (ko) 기판 검사 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee