KR101705097B1 - 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법 - Google Patents

반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법 Download PDF

Info

Publication number
KR101705097B1
KR101705097B1 KR1020150106737A KR20150106737A KR101705097B1 KR 101705097 B1 KR101705097 B1 KR 101705097B1 KR 1020150106737 A KR1020150106737 A KR 1020150106737A KR 20150106737 A KR20150106737 A KR 20150106737A KR 101705097 B1 KR101705097 B1 KR 101705097B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
signal transmitting
transmitting member
test board
jumping
Prior art date
Application number
KR1020150106737A
Other languages
English (en)
Other versions
KR20170014084A (ko
Inventor
김영부
안도석
김철수
정광선
이창준
Original Assignee
큐알티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 큐알티 주식회사 filed Critical 큐알티 주식회사
Priority to KR1020150106737A priority Critical patent/KR101705097B1/ko
Publication of KR20170014084A publication Critical patent/KR20170014084A/ko
Application granted granted Critical
Publication of KR101705097B1 publication Critical patent/KR101705097B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법에 관한 것으로, 시료영역을 형성한 테스트 보드, 및 반도체 패키지를 시료영역에 올려놓은 채 반도체 패키지를 설정 조건 하에서 신뢰성 테스트를 하기 위해 테스트 보드와 반도체 패키지를 전기적으로 연결하는 실장부를 포함하는 것을 특징으로 한다.
본 발명은 종래 기술과 달리 신뢰성 테스트를 위해 반도체 패키지를 테스트 보드(test board)에 직접적으로 실장하거나 장착함으로써 기존의 반도체 패키지를 장착하는 소켓을 제거함에 따른 테스트 비용을 줄일 수 있다.

Description

반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법{SEMICONDUCTOR PACKAGES RELIABILITY TEST UNIT}
본 발명은 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법에 관한 것으로서, 더욱 상세하게는 신뢰성 테스트를 위해 반도체 패키지를 테스트 보드(test board)에 직접적으로 실장하거나 장착함으로써 기존에 반도체 패키지를 장착하는 소켓을 제거함에 따른 테스트 비용을 줄일 수 있고, 소켓을 사용함에 따른 부식이나 내구성 저하를 방지하고자 하는 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법에 관한 것이다.
반도체 소자는 패브리케이션(fabrication) 공정 및 어셈블리(assembly) 공정을 통해 제조될 수 있다. 반도체 소자 집적 회로는 어셈블리 공정에서 프로브(probe) 장비에 의해 전기적 다이 분류 검사(electrical die sorting:EDS)를 받는다. 이 단계에서 양품으로 판정된 반도체 소자는 패키징 공정을 거쳐 반도체 칩 패키지로 재 가공될 수 있다.
반도체 칩 패키지는 사용자에게 제공되기 전에 전기적 테스트 공정을 거친다. 전기적 테스트 공정은 소켓과 테스트 장치에 의해 수행될 수 있다. 소켓은 반도체 칩 패키지의 솔더 볼들과 같은 외부 단자들과, 테스트 장치의 인쇄회로기판(로드보드 라고도 함)을 전기적으로 연결할 수 있다.
소켓은 반도체 칩 패키지를 수용하는 하우징과, 반도체 칩 패키지의 외부단자들에 접촉되는 전도성 패드와, 전도성 패드 아래의 탐침들을 포함할 수 있다.
한편, 반도체 칩의 특성상 온도에 의한 특성 열화 등을 고려하지 않을 수 없는데, 이를 위하여 고온과 상온과 저온 등의 온도조건, 및 다습과 건조 등의 습도조건에서 일정한 성능을 보여야 시장에서 경쟁력을 가질 수 있다. 따라서 정확한 온도 환경에서 반도체 칩을 테스트함으로써 정확한 데이터를 얻을 수 있다.
이를 위해, 반도체 칩을 전기적으로 연결하도록 장착한 소켓이 테스트 피시비(test PCB)에 전기적으로 연결되도록 장착되고, 테스트 피시비가 테스트 보드(test board)에 전기적으로 연결되게 장착되며, 테스트 보드가 챔버 내부에 설치된 후 설정 조건 하에서 테스트가 행해진다.
그러나, 종래 테스트 장치의 소켓은 고가(高價)일 뿐만 아니라, 스프링을 적용하여 반도체 칩을 고정 장착하는데, 스프링의 내구성 저하로 인해, 주기적 또는 자주 교체해 주어야 하기 때문에 테스트 비용이 증가하는 문제점이 있다.
그리고, 종래의 소켓은 챔버 내부에 설정된 고온 다습 조건 하에서 장기간 노출됨에 따라 내부의 도체가 부식됨으로써 교체되어야 함에 따라 교체 비용이 증가하는 문제점이 있다.
따라서, 이를 개선할 필요성이 요청된다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2013-0111066호(2013. 10. 10. 공개, 발명의 명칭: 반도체 칩 패키지 테스트 소켓)에 개시되어 있다.
본 발명은 상기와 같은 문제점들을 개선하기 위하여 안출된 것으로서, 신뢰성 테스트를 위해 반도체 패키지를 테스트 보드(test board)에 직접적으로 실장하거나 장착함으로써 기존에 반도체 패키지를 장착하는 소켓을 제거함에 따른 테스트 비용을 줄이고, 소켓을 사용함에 따른 부식이나 내구성 저하를 방지하고자 하는 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법을 제공하는데 그 목적이 있다.
그리고, 본 발명은 반도체 패키지와 테스트 보드를 와이어 본딩을 통해 직접적으로 연결함으로써 접촉 저항을 줄여 반도체 패키지의 신뢰성을 확보하고자 하는 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 패키지용 신뢰성 검사 유닛은: 시료영역을 형성한 테스트 보드; 및 반도체 패키지를 상기 시료영역에 올려놓은 채 상기 반도체 패키지를 설정 조건 하에서 신뢰성 테스트를 하기 위해 상기 테스트 보드와 상기 반도체 패키지를 전기적으로 연결하는 실장부를 포함한다.
상기 실장부는, 상기 반도체 패키지에 형성되는 제 1신호전달부재; 상기 제 1신호전달부재에 대응되도록 상기 테스트 보드에 형성되는 제 2신호전달부재; 및 대응되는 상기 제 1신호전달부재와 상기 제 2신호전달부재끼리를 전기적으로 연결하는 점핑부재를 포함한다.
상기 제 1신호전달부재는, 상기 반도체 패키지에서 연장되는 복수 개의 리드, 또는 상기 반도체 패키지 표면에 형성되는 복수 개의 솔더 볼로 적용할 수 있다.
상기 제 2신호전달부재는 상기 제 1신호전달부재에 대응되도록 상기 테스트 보드에 복수 개 형성되는 회로패턴으로 적용할 수 있다.
상기 점핑부재는 통전 가능하고, 상기 제 1신호전달부재와 상기 제 2신호전달부재에 각각 연결되는 와이어로 적용할 수 있다.
상기 테스트 보드는 상기 시료영역에 해당되는 부위에 함몰홈부를 형성하여 상기 반도체 패키지를 수용할 수 있다.
상기 반도체 패키지는 상기 시료영역에 접착 고정될 수 있다.
상기 제 1신호전달부재는 상기 반도체 패키지의 표면에 형성될 경우 높이가 상이할 수 있다.
특히, 상기 제 1신호전달부재는 상기 반도체 패키지의 표면에 형성될 경우 중앙에서 가장자리 방향으로 갈수록 높이가 점차적으로 낮아지게 형성될 수 있다.
상기 제 1신호전달부재 중 동일한 전압의 제 1신호전달부재끼리는 상기 점핑부재에 의해 연결될 수 있다.
상기 테스트 보드는 상기 시료영역에 대응되게 함몰홈부를 형성하고, 상기 함몰홈부는 바닥에 개방홀부를 통공하며, 상기 시료영역에 해당되는 상기 함몰홈부에 위치한 상기 반도체 패키지는 상기 개방홀부를 통해 승하강되는 시프트부재에 의해 상기 테스트 보드로부터 분리될 수 있다.
또한, 본 발명에 따른 반도체 패키지용 신뢰성 검사 유닛의 실장방법은: 테스트 보드에 신뢰성 검사용 반도체 패키지가 접하게 구비하는 준비단계; 및 내부의 반도체 칩과 전기적으로 연결되도록 상기 반도체 패키지에 형성되는 제 1신호전달부재와 상기 테스트 보드에 형성되는 제 2신호전달부재를 점핑부재로써 전기적으로 연결하는 실장단계를 포함한다.
일 례로서, 상기 준비단계는 상기 테스트 보드에 접착층을 형성하여 상기 반도체 패키지를 접착 고정하는 접착고정단계를 포함한다.
다른 예로서, 상기 준비단계는 상기 테스트 보드에 함몰홈부를 형성하여 상기 반도체 패키지를 수용 고정하는 수용고정단계를 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법은 종래 기술과 달리 신뢰성 테스트를 위해 반도체 패키지를 테스트 보드(test board)에 직접적으로 실장하거나 장착함으로써 기존에 반도체 패키지를 장착하는 소켓을 제거함에 따른 테스트 비용을 줄일 수 있고, 소켓을 사용함에 따른 부식이나 내구성 저하를 방지할 수 있다.
그리고, 본 발명은 반도체 패키지와 테스트 보드를 와이어 본딩을 통해 직접적으로 연결함으로써 접촉 저항을 줄여 반도체 패키지의 신뢰성을 확보할 수 있다.
도 1은 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 사시도이다.
도 2는 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 평면도이다.
도 3은 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 분해 사시도이다.
도 4는 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 5는 본 발명의 제 2실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 사시도이다.
도 6은 본 발명의 제 2실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 7은 본 발명의 제 3실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 사시도이다.
도 8은 본 발명의 제 3실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 분해 사시도이다.
도 9는 본 발명의 제 3실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 10은 본 발명의 제 4실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 11은 본 발명의 제 5실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 사시도이다.
도 12는 본 발명의 제 5실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 평면도이다.
도 13은 본 발명의 제 6실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 저면 사시도이다.
도 14는 본 발명의 제 6실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 15는 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 실장방법을 보인 순서도이다.
도 16은 본 발명의 제 2실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 실장방법을 보인 순서도이다.
반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법반도체 패키지용 신뢰성 검사 유닛의 실시예들을 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 사시도이고, 도 2는 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 평면도이다.
도 3은 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 분해 사시도이며, 도 4는 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 제 1실시예에 따른 반도체 패키지(10)용 신뢰성 검사 유닛(100)은 테스트 보드(110) 및 실장부(120)를 포함한다.
특히, 신뢰성 검사 유닛(100)은 고온이나 다습 등 설정 조건하에서 성능을 나타내는지 여부 및 내구성 정도를 테스트하기 위해 제작 완료된 반도체 패키지(10)를 고정하는 것이다.
아울러, 반도체 패키지(10)는 기판(20), 반도체 칩(30) 및 접속부재(40)를 포함한다.
기판(20)은 인쇄회로기판으로서, 상면에 접속패드(22)가 배치되고, 하면에 볼 랜드(24)가 배치된다.
볼 랜드(24)에는, 후술할, 제 1신호전달부재(122)가 전기적으로 접속된다.
그리고, 반도체 칩(30)은 데이터를 저장 및 데이터를 처리하는 회로부(미도시)를 포함하고, 반도체 칩(30)의 상면에는 회로부와 전기적으로 연결된 본딩패드(32)가 형성된다.
또한, 반도체 칩(30)은 기판(20) 상에 실장되며, 반도체 칩(30) 및 기판(20)은 접착부재(34)에 의하여 전기적으로 접속된다.
아울러, 접속부재(40)는 기판(20)의 접속패드(22) 및 반도체 칩(30)의 본딩패드(32)를 전기적으로 연결한다. 따라서, 반도체 칩(30)과 제 1신호전달부재(122)는 전기적으로 연결된다.
또한, 테스트 보드(110)는 설정 조건 하에서 테스트가 이뤄지는 반도체 패키지(10)를 고정하고, 반도체 패키지(10)에 신호를 상호 작용하는 역할을 한다.
특히, 테스트 보드(110)는 반도체 패키지(10)를 올려놓거나 위치 설정하기 위한 시료영역(112)을 형성한다. 물론, 테스트 보드(110)는 다양한 형상으로 변형 가능하다. 그리고, 테스트 보드(110)는 시료영역(112)의 위치를 한정하지 않는다. 이때, 시료영역(112)은 테스트 보드(110)에, 후술할, 제 2신호전달부재(124)가 형성되지 않은 영역을 의미한다.
한편, 실장부(120)는 시료영역(112)에 올려진 반도체 패키지(10)를 테스트 보드(110)에 고정하는 역할을 하고, 고정된 반도체 패키지(10)를 설정 조건 하에서 신뢰성 테스트를 하기 위해 신호의 상호 작용이 가능하도록 테스트 보드(110)와 반도체 패키지(10)를 전기적으로 연결하는 역할을 한다.
이때, 실장부(120)는 제 1신호전달부재(122), 제 2신호전달부재(124) 및 점핑부재(126)를 포함한다.
제 1신호전달부재(122)는 반도체 패키지(10)의 표면에 연장되고, 반도체 칩(30)과 전기적으로 연결된다. 이때, 제 1신호전달부재(122)는 볼 랜드(24) 각각에 전기적으로 연결되는 솔더 볼(solder ball)인 것으로 한다. 물론, 제 1신호전달부재(122)의 개수는 한정하지 않는다.
그리고, 제 2신호전달부재(124)는 제 1신호전달부재(122)에 대응되도록 테스트 보드(110)에 형성되는 것으로서, 복수 개의 회로패턴인 것으로 한다. 이때, 회로패턴으로 적용되는 제 2신호전달부재(124)는 각각 독립되게 테스트 보드(110)에 형성될 수도 있고, 동일 성능이나 전압에 대응되는 것끼리 연결될 수도 있다.
물론, 제 2신호전달부재(124)는 다양하게 적용 가능하다.
또한, 점핑부재(126)는 대응되는 제 1신호전달부재(122)와 제 2신호전달부재(124)끼리를 전기적으로 연결하는 역할을 한다.
특히, 점핑부재(126)는 제 1신호전달부재(122)와 제 2신호전달부재(124)를 일대일, 일대다 또는 다대일로 연결할 수 있다. 편의상, 점핑부재(126)는 제 1신호전달부재(122)와 제 2신호전달부재(124)를 일대일로 연결하는 것으로 도시한다.
여기서, 점핑부재(126)는 통전 가능하고, 제 1신호전달부재(122)와 제 2신호전달부재(124)에 각각 연결되는 와이어인 것으로 한다. 이에 따라, 점핑부재(126)는 일측이 제 1신호전달부재(122)에 본딩 처리되고, 타측이 제 2신호전달부재(124)에 본딩 처리된다.
이때, 시료영역(112)에 올려진 반도체 패키지(10)가 고정되어야 한다.
그래서, 반도체 패키지(10)는 접착층(118)에 의해 시료영역(112)에 접착 고정된다. 접착층(118)을 이루는 접착제는 다양한 조성물로 구성될 수 있다.
물론, 점핑부재(126)가 테스트 보드(110)에 대해 반도체 패키지(10)를 고정할 수도 있다.
결과적으로, 반도체 패키지(10)가 점핑부재(126)에 의해 테스트 보드(110)에 실장된 후, 테스트 보드(110)와 반도체 패키지(10)는 온도와 습도 등 설정 조건하 노출되고, 테스트 보드(110)의 제 2신호전달부재(124)에 신호가 인가됨에 따라, 점핑부재(126)와 제 1신호전달부재(122)를 통해 반도체 패키지(10)의 성능이 테스트된다.
도 5는 본 발명의 제 2실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 사시도이고, 도 6은 본 발명의 제 2실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 제 2실시예에 따른 반도체 패키지(10)용 신뢰성 검사 유닛(100)은 테스트 보드(110) 및 실장부(120)를 포함한다.
테스트 보드(110)와 실장부(120)는 상술한 것으로 대체한다.
특히, 테스트 보드(110)는 시료영역(112)에 해당되는 부위에 함몰홈부(114)를 형성한다. 함몰홈부(114)는 반도체 패키지(10)를 수용하여 고정하는 역할을 한다.
즉, 반도체 패키지(10)는 함몰홈부(114)에 삽입된 후, 제 1신호전달부재(122)와 제 2신호전달부재(124)는 점핑부재(126)에 의해 전기적으로 연결된다.
이때, 반도체 패키지(10)는 흡착패드(도시하지 않음) 등에 의해 함몰홈부(114)에 삽입되거나, 함몰홈부(114)로부터 이탈될 수 있게 된다.
아울러, 제 1신호전달부재(122)는 반도체 패키지(10)의 표면에 형성되는 복수 개의 솔더 볼로 적용할 수 있고, 제 2시호전달부재는 테스트 보드(110)에 형성되는 회로패턴일 수 있으며, 점핑부재(126)는 일단이 제 1신호전달부재(122)에 본딩 처리되고 타단이 제 2신호전달부재(124)에 본딩 처리되는 와이어일 수 있다.
물론, 함몰홈부(114)에 삽입된 반도체 패키지(10)는 테스트 보드(110)에 접착될 수 있다.
미설명된 도면부호는 상술한 것으로 대체한다.
도 7은 본 발명의 제 3실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 사시도이고, 도 8은 본 발명의 제 3실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 분해 사시도이며, 도 9는 본 발명의 제 3실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 7 내지 도 9를 참조하면, 본 발명의 제 3실시예에 따른 반도체 패키지(10)용 신뢰성 검사 유닛(100)은 테스트 보드(110) 및 실장부(120)를 포함한다.
테스트 보드(110)와 실장부(120)는 상술한 것으로 대체한다.
특히, 반도체 패키지(10)는 테스트 보드(110)의 시료영역(112)에 형성되는 접착층(118)에 접착된다.
아울러, 반도체 패키지(10)가 접착층(118)에 의해 테스트 보드(110)에 실장된 후, 제 1신호전달부재(122)와 제 2신호전달부재(124)는 점핑부재(126)에 의해 전기적으로 연결된다.
물론, 반도체 패키지(10)가 테스트 보드(110)의 시료영역(112)에 단순히 접하게 놓여진 후, 점핑부재(126)에 의해 테스트 보드(110)에 고정될 수도 있다.
이때, 반도체 패키지(10)에 형성되는 제 1신호전달부재(122)는 접속패드(22)에서 연장되는 리드일 수 있다.
그리고, 제 2신호전달부재(124)는 테스트 보드(110)에 형성되는 회로패턴으로 적용될 수 있으며, 점핑부재(126)는 와이어로 적용 가능하다.
특히, 도시하지는 않았지만, 제 1신호전달부재(122)가 제 2신호전달부재(124)에 직접적으로 연결될 수도 있다.
미설명된 도면부호는 상술한 것으로 대체한다.
도 10은 본 발명의 제 4실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 10을 참조하면, 본 발명의 제 4실시예에 따른 반도체 패키지(10)용 신뢰성 검사 유닛(100)은 테스트 보드(110) 및 실장부(120)를 포함한다.
테스트 보드(110)와 실장부(120)는 상술한 것으로 대체한다.
특히, 반도체 패키지(10)는 테스트 보드(110)의 시료영역(112)에 형성되는 접착층(118)에 접착된다.
아울러, 반도체 패키지(10)가 접착층(118)에 의해 테스트 보드(110)에 실장된 후, 제 1신호전달부재(122)와 제 2신호전달부재(124)는 점핑부재(126)에 의해 전기적으로 연결된다.
반도체 패키지(10)가 테스트 보드(110)에 접착 고정된 후, 제 1신호전달부재(122)와 제 2신호전달부재(124)는 점핑부재(126)에 의해 전기적으로 연결된다.
이때, 제 1신호전달부재(122)는 반도체 패키지(10)의 표면에 형성되는 솔더 볼로 적용할 수 있고, 제 2신호전달부재(124)는 테스트 보드(110)에 형성되는 회로패턴으로 적용될 수 있으며, 점핑부재(126)는 와이어로 적용 가능하다.
특히, 제 1신호전달부재(122)가 반도체 표면에 복수 개 구비되기 때문에, 어느 하나의 제 1신호전달부재(122)에 연결되는 점핑부재(126)가 대응되는 제 1신호전달부재(122)에 연결될 때 이웃한 제 1신호전달부재(122)에 접촉될 수 있다. 이 경우, 반도체 패키지(10)의 성능 테스트가 정확치 않게 된다.
이를 방지하기 위해, 제 1신호전달부재(122)는 반도체 패키지(10)의 표면에 형성될 경우 높이가 상이하게 형성할 수 있다.
더욱 상세히, 제 1신호전달부재(122)는 반도체 패키지(10)의 표면에 형성될 경우 중앙에서 가장자리 방향으로 갈수록 높이가 점차적으로 낮아지게 형성될 수 있다.
이때, 점핑부재(126)는 와이어로서, 휘어진 상태를 유지한다.
따라서, 점핑부재(126)끼리는 접하지 않고, 점핑부재(126)는 접촉 방지되어야 하는 제 1신호전달부재(122)에 접촉되지 않게 된다.
미설명된 도면부호는 상술한 것으로 대체한다.
도 11은 본 발명의 제 5실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 사시도이고, 도 12는 본 발명의 제 5실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 평면도이다.
도 11 및 도 12를 참조하면, 본 발명의 제 5실시예에 따른 반도체 패키지(10)용 신뢰성 검사 유닛(100)은 테스트 보드(110) 및 실장부(120)를 포함한다.
테스트 보드(110)와 실장부(120)는 상술한 것으로 대체한다.
특히, 반도체 패키지(10)는 테스트 보드(110)의 시료영역(112)에 형성되는 접착층(118)에 접착된다.
아울러, 반도체 패키지(10)가 접착층(118)에 의해 테스트 보드(110)에 실장된 후, 제 1신호전달부재(122)와 제 2신호전달부재(124)는 점핑부재(126)에 의해 전기적으로 연결된다.
반도체 패키지(10)가 테스트 보드(110)에 접착 고정된 후, 제 1신호전달부재(122)와 제 2신호전달부재(124)는 점핑부재(126)에 의해 전기적으로 연결된다.
이때, 제 1신호전달부재(122)는 반도체 패키지(10)의 표면에 형성되는 솔더 볼로 적용할 수 있고, 제 2신호전달부재(124)는 테스트 보드(110)에 형성되는 회로패턴으로 적용될 수 있으며, 점핑부재(126)는 와이어로 적용 가능하다.
한편, 복수 개의 제 1신호전달부재(122) 중 동일한 전압을 나타내는 제 1신호전달부재(122)끼리는 점핑부재(126)에 연결될 수 있는데, 점핑부재(126)는 하나 또는 동일한 전압의 제 1신호전달부재(122)들의 개수보다 적은 개수로 이루어진다.
이로 인해, 점핑부재(126)의 개수가 줄어들게 되어, 테스트 비용을 더욱 절감할 수 있다.
미설명된 도면부호는 상술한 것으로 대체한다.
도 13은 본 발명의 제 6실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 저면 사시도이고, 도 14는 본 발명의 제 6실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 단면도이다.
도 13 및 도 14를 참조하면, 본 발명의 제 6실시예에 따른 반도체 패키지(10)용 신뢰성 검사 유닛(100)은 테스트 보드(110) 및 실장부(120)를 포함한다.
테스트 보드(110)와 실장부(120)는 상술한 것으로 대체한다.
특히, 테스트 보드(110)는 시료영역(112)에 해당되는 부위에 함몰홈부(114)를 형성한다. 함몰홈부(114)는 반도체 패키지(10)를 수용하여 고정하는 역할을 한다.
즉, 반도체 패키지(10)는 함몰홈부(114)에 삽입된 후, 제 1신호전달부재(122)와 제 2신호전달부재(124)는 점핑부재(126)에 의해 전기적으로 연결된다.
아울러, 제 1신호전달부재(122)는 반도체 패키지(10)의 표면에 형성되는 복수 개의 솔더 볼로 적용할 수 있고, 제 2시호전달부재는 테스트 보드(110)에 형성되는 회로패턴일 수 있으며, 점핑부재(126)는 일단이 제 1신호전달부재(122)에 본딩 처리되고 타단이 제 2신호전달부재(124)에 본딩 처리되는 와이어일 수 있다.
또한, 테스트 보드(110)는 시료영역(112)에 대응되게 개방홀부(116)를 통공한다. 개방홀부(116)는 테스트 보드(110)의 상측과 하측으로 개방되는 홀 형상으로 이루어진다.
편의상, 개방홀부(116)는 함몰홈부(114)의 바닥면에 통공되는 것으로 한다. 이때, 개방홀부(116)의 직경은 함몰홈부(114)의 직경보다 작게 된다.
그리고, 시료영역(112)에 위치한 반도체 패키지(10)는 개방홀부(116)를 통해 승하강되는 시프트부재(130)에 의해 테스트 보드(110)로부터 용이하게 분리될 수 있다.
이때, 시프트부재(130)는 승하강되는 핀(132), 및 핀(132)의 단부에 구비되어 반도체 패키지(10)를 밀어 함몰홈부(114)로부터 이탈시키며 반도체 패키지(10)를 보호하는 완충부재(134)를 포함할 수 있다. 완충부재(134)는 다양한 재질로 변경 가능하다.
특히, 점핑부재(126)는 시프트부재(130)가 상승되기 전에 제거되거나, 시프트부재(130)의 상승으로 인해 강제 제거될 수 있다.
미설명된 도면부호는 상술한 것으로 대체한다.
도 15는 본 발명의 제 1실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 실장방법을 보인 순서도이다.
도 15를 참조하면, 본 발명의 제 1실시예에 따른 반도체 패키지(10)용 신뢰성 검사 유닛(100)의 실장방법은 준비단계(S10) 및 실장단계(S20)를 포함한다.
준비단계(S10)는 테스트 보드(110)에 신뢰성 검사용 반도체 패키지(10)가 접하게 구비하는 공정이다. 즉, 반도체 패키지(10)는 테스트 보드(110)에 직접적으로 접하게 된다.
여기서, 반도체 패키지(10)는, 상술한 바와 같이, 기판(20), 반도체 칩(30) 및 접속부재(40)를 포함한다.
그리고, 실장단계(S20)는 내부의 반도체 칩(30)과 전기적으로 연결되도록 반도체 패키지(10)에 형성되는 제 1신호전달부재(122)와 테스트 보드(110)에 형성되는 제 2신호전달부재(124)를 점핑부재(126)로써 전기적으로 직접 연결하는 공정이다.
특히, 제 1신호전달부재(122)는 반도체 패키지(10)의 표면에 연장되고, 반도체 칩(30)과 전기적으로 연결된다. 이때, 제 1신호전달부재(122)는 볼 랜드(24) 각각에 전기적으로 연결되는 솔더 볼(solder ball) 또는 리드인 것으로 한다.
그리고, 제 2신호전달부재(124)는 제 1신호전달부재(122)에 대응되도록 테스트 보드(110)에 형성되는 것으로서, 복수 개의 회로패턴인 것으로 한다.
또한, 점핑부재(126)는 대응되는 제 1신호전달부재(122)와 제 2신호전달부재(124)끼리를 전기적으로 연결하는 것으로서, 일측이 제 1신호전달부재(122)에 본딩 처리되고, 타측이 제 2신호전달부재(124)에 본딩 처리되는 와이어로 적용할 수 있다.
한편, 준비단계(S10)는 접착고정단계(S30)를 포함한다.
접착고정단계(S30)는 테스트 보드(110)에 접착층(118)을 형성하여 반도체 패키지(10)를 접착 고정하는 공정이다.
즉, 반도체 패키지(10)는 접착층(118)에 의해 테스트 보드(110)의 특정 부위에 접착 고정된다. 접착층(118)을 이루는 접착제는 다양한 조성물로 구성될 수 있다.
미설명된 도면부호는 상술한 것으로 대체한다.
도 16은 본 발명의 제 2실시예에 따른 반도체 패키지용 신뢰성 검사 유닛의 실장방법을 보인 순서도이다.
도 16을 참조하면, 본 발명의 제 2실시예에 따른 반도체 패키지(10)용 신뢰성 검사 유닛(100)의 실장방법은 준비단계(S10) 및 실장단계(S20)를 포함한다.
준비단계(S10)는 테스트 보드(110)에 신뢰성 검사용 반도체 패키지(10)가 접하게 구비하는 공정이다. 즉, 반도체 패키지(10)는 테스트 보드(110)에 직접적으로 접하게 된다.
그리고, 실장단계(S20)는 내부의 반도체 칩(30)과 전기적으로 연결되도록 반도체 패키지(10)에 형성되는 제 1신호전달부재(122)와, 테스트 보드(110)에 형성되는 제 2신호전달부재(124)를, 점핑부재(126)로써 전기적으로 연결하는 공정이다.
아울러, 준비단계(S10)는 수용고정단계(S40)를 포함한다.
수용고정단계(S40)는 테스트 보드(110)에 함몰홈부(114)를 형성하여 반도체 패키지(10)를 수용 고정하는 공정이다.
특히, 테스트 보드(110)는 테스트 보드(110)의 특정 부위에 함몰홈부(114)를 형성한다. 함몰홈부(114)는 반도체 패키지(10)를 수용하여 고정하는 역할을 한다.
미설명된 도면부호는 상술한 것으로 대체한다.
본 발명은 도면에 도시된 실시예들을 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
10: 반도체 패키지 20: 기판
22: 접속패드 24: 볼 랜드
30: 반도체 칩 32: 본딩패드
34: 접착부재 40: 접속부재
100: 신뢰성 검사 유닛 110: 테스트 보드
112: 시료영역 114: 함몰홈부
116: 개방홀부 118: 접착층
120: 실장부 122: 제 1신호전달부재
124: 제 2신호전달부재 126: 점핑부재
130: 시프트부재 132: 핀
134: 완충부재

Claims (13)

  1. 시료영역을 형성한 테스트 보드; 및
    반도체 패키지를 상기 시료영역에 올려놓은 채 상기 반도체 패키지를 설정 조건 하에서 신뢰성 테스트를 하기 위해 상기 테스트 보드와 상기 반도체 패키지를 전기적으로 연결하는 실장부를 포함하고,
    상기 실장부는, 상기 반도체 패키지에 형성되는 제 1신호전달부재;
    상기 제 1신호전달부재에 대응되도록 상기 테스트 보드에 형성되는 제 2신호전달부재; 및
    대응되는 상기 제 1신호전달부재와 상기 제 2신호전달부재끼리를 전기적으로 연결하는 점핑부재를 포함하며,
    상기 제 1신호전달부재는 상기 반도체 패키지의 표면에 형성될 경우 높이가 상이한 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  2. 제 1항에 있어서,
    상기 제 1신호전달부재는, 상기 반도체 패키지에서 연장되는 복수 개의 리드, 또는 상기 반도체 패키지 표면에 형성되는 복수 개의 솔더 볼인 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  3. 제 1항에 있어서,
    상기 제 2신호전달부재는 상기 제 1신호전달부재에 대응되도록 상기 테스트 보드에 복수 개 형성되는 회로패턴인 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 점핑부재는 통전 가능하고, 상기 제 1신호전달부재와 상기 제 2신호전달부재에 각각 연결되는 와이어인 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  5. 제 1항에 있어서,
    상기 테스트 보드는 상기 시료영역에 해당되는 부위에 함몰홈부를 형성하여 상기 반도체 패키지를 수용하는 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  6. 제 1항 또는 제 5항에 있어서,
    상기 반도체 패키지는 상기 시료영역에 접착 고정되는 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  7. 삭제
  8. 제 1항에 있어서,
    상기 제 1신호전달부재는 상기 반도체 패키지의 표면에 형성될 경우 중앙에서 가장자리 방향으로 갈수록 높이가 점차적으로 낮아지게 형성되는 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  9. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 1신호전달부재 중 동일한 전압의 제 1신호전달부재끼리는 상기 점핑부재에 의해 연결되는 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  10. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 테스트 보드는 상기 시료영역에 대응되게 함몰홈부를 형성하고,
    상기 함몰홈부는 바닥에 개방홀부를 통공하며,
    상기 시료영역에 해당되는 상기 함몰홈부에 위치한 상기 반도체 패키지는 상기 개방홀부를 통해 승하강되는 시프트부재에 의해 상기 테스트 보드로부터 분리되는 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛.
  11. 테스트 보드에 신뢰성 검사용 반도체 패키지가 접하게 구비하는 준비단계; 및
    내부의 반도체 칩과 전기적으로 연결되도록 상기 반도체 패키지에 형성되는 제 1신호전달부재와 상기 테스트 보드에 형성되는 제 2신호전달부재를 점핑부재로써 전기적으로 연결하는 실장단계를 포함하고,
    상기 제 1신호전달부재는 상기 반도체 패키지의 표면에 형성될 경우 높이가 상이한 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛의 실장방법.
  12. 제 11항에 있어서,
    상기 준비단계는, 상기 테스트보드에 접착층을 형성하여 상기 반도체 패키지를 접착 고정하는 접착고정단계를 포함하는 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛의 실장방법.
  13. 제 11항에 있어서,
    상기 준비단계는, 상기 테스트 보드에 함몰홈부를 형성하여 상기 반도체 패키지를 수용 고정하는 수용고정단계를 포함하는 것을 특징으로 하는 반도체 패키지용 신뢰성 검사 유닛의 실장방법.
KR1020150106737A 2015-07-28 2015-07-28 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법 KR101705097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150106737A KR101705097B1 (ko) 2015-07-28 2015-07-28 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150106737A KR101705097B1 (ko) 2015-07-28 2015-07-28 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법

Publications (2)

Publication Number Publication Date
KR20170014084A KR20170014084A (ko) 2017-02-08
KR101705097B1 true KR101705097B1 (ko) 2017-02-13

Family

ID=58155605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150106737A KR101705097B1 (ko) 2015-07-28 2015-07-28 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법

Country Status (1)

Country Link
KR (1) KR101705097B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173000A (ja) * 1996-12-11 1998-06-26 Nec Corp 高密度実装用半導体パッケージ及びその実装方法
KR19980060579U (ko) * 1997-03-13 1998-11-05 문정환 테스트 패키지
JP3459765B2 (ja) * 1997-07-16 2003-10-27 シャープ株式会社 実装検査システム
KR100500452B1 (ko) * 2003-06-20 2005-07-12 삼성전자주식회사 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법

Also Published As

Publication number Publication date
KR20170014084A (ko) 2017-02-08

Similar Documents

Publication Publication Date Title
JP5914541B2 (ja) プローブカード
US7129730B2 (en) Probe card assembly
JP2002175859A (ja) スパイラルコンタクタ、これを用いた半導体検査装置及び電子部品
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US9612278B2 (en) Wafer prober integrated with full-wafer contacter
KR101762835B1 (ko) 검사장치
US20180164343A1 (en) Universal test mechanism for semiconductor device
JP2010129505A (ja) Ｉｃソケットおよびｉｃソケット用ガイドプレート
KR101350606B1 (ko) 인서트 조립체
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
KR101705097B1 (ko) 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
KR100787087B1 (ko) 최종시험공정에서의 반도체 특성 시험용 소켓 핀
KR101380280B1 (ko) 검사장치
KR101183612B1 (ko) 프로브 카드의 탐침 구조물
KR101627869B1 (ko) 하이픽스 보드 검사 장치
KR101183614B1 (ko) 프로브 카드
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
KR101173948B1 (ko) 탐침 구조물
KR101109401B1 (ko) 기판의 코이닝-전기검사 장치
JP2011180019A (ja) 半導体測定装置および半導体測定装置用ピッチ変換治具
KR20100020286A (ko) 프로브 카드
KR20180024840A (ko) 반도체 소자 테스트 장치
KR101794136B1 (ko) 반도체 테스트를 위한 검사용 소켓 및 검사장치

Legal Events

Date Code Title Description
GRNT Written decision to grant