JP2009020105A - ソケット及びこれを有する検査装置及び方法 - Google Patents

Abstract

【課題】下面に第１連結端子が形成され、上面に第２連結端子が形成された半導体素子パッケージの電気的特性を検査する装置を提供する。
【解決手段】検査装置は、一面に第１パッドが形成されたテストボード、半導体素子パッケージとテストボードとを電気的に連結するソケットを有する。ソケットは、第１連結端子と電気的に連結する第１連結ユニットと前記第２連結端子と電気的に連結する第２連結ユニットとを有する。テストボードの第１パッドと第１連結端子とを電気的に連結する第１ピンを有し、第２連結ユニットは、互いに電気的に連結する第１パッドと第２パッドとを有するソケット基板、ソケット基板の第１パッドと検査対象物の第２連結端子とを電気的に連結する第２ピン、及びソケット基板の第２パッドと電気的に連結して検査対象物と電気信号をやり取りする良品の電子部品を有する。
【選択図】図３

Description

本発明は、検査装置及び方法に係り、特に半導体素子パッケージの電気的特性を検査する装置及び方法に関する。

半導体産業において、集積回路に対するパッケージング（ｐａｃｋａｇｉｎｇ）技術は、小型化及び実装信頼性向上を満たす方向に継続的に発展している。例えば、小型化に対する要求は、半導体チップ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｈｉｐ）の大きさに近接したパッケージ（ｐａｃｋａｇｅ）に対する技術開発を加速化させている。また、実装信頼性に対する要求は、実装作業の効率性及び実装後の機械的・電気的信頼性を向上させることができるパッケージング技術に対して重きを置いている。

また、電気・電子製品の小型化と共に、高性能化が要求されることによって、高容量の半導体製品を提供するための多様な技術が研究開発されている。高容量の半導体製品を提供するための方法においては、メモリチップ(ｍｅｍｏｒｙ ｃｈｉｐ）の容量増大、すなわち、メモリチップの高集積化がある。このようなメモリチップの高集積化は、限定された半導体空間内により多くのセル(ｃｅｌｌ)を集積することによって実現される。

このようなメモリチップの高集積化は、精密な微細線の幅を要求するなどの高難度技術と多くの開発時間とを必要とする。これによって、高容量の半導体製品を提供するための他の方法として積層(ｓｔａｃｋ)技術が提案されている。ここで積層とは、少なくとも二つ以上の半導体チップ又は半導体素子パッケージを垂直に積み上げることである。このような積層技術によれば、例えば、二つの６４Ｍメモリを積層して１２８Ｍメモリを構成することができ、二つの１２８Ｍメモリを積層して２５６Mメモリを構成することができる。また、積層型半導体素子パッケージは、メモリ容量の増大は勿論、実装密度及び実装面積使用の効率性の側面で利点がある。

一般に、積層型半導体素子パッケージは、第１半導体素子パッケージと第２半導体素子パッケージとを有する。第１半導体素子パッケージの下面には、システム基板などのような外部回路と連結するボールグリッドアレイ(ｂａｌｌ ｇｒｉｄ ａｒｒａｙ、ＢＧＡ)のような連結端子が形成され、上面には第２半導体素子パッケージとの電気的接続のためのパッド(ｐａｄ)のような連結端子が形成される。第２半導体素子パッケージは、下面に第１半導体素子パッケージとの電気的接続のためのパッドのような連結端子が形成される。第１半導体素子パッケージと第２半導体素子パッケージとは、ソルダボールによって連結される。

このような積層型半導体素子パッケージで第１半導体素子パッケージの連結端子の電気的連結状態などのような電気的特性をテストする方法は、次の通りである。最初に、検査装置(Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ)を使用して第１半導体素子パッケージの下面に形成された連結端子の電気的連結状態が良好であるか否かをテストする。下面に形成された連結端子の電気的連結状態が良好であると判断されれば、上面に形成された連結端子の電気的連結状態が良好であるか否かをテストする。このために、良品である第２半導体素子パッケージと第１半導体素子パッケージとをソルダボールを用いて電気的に連結して積層型半導体素子パッケージを製造する。以後に、第１半導体素子パッケージに入力信号を印加して第２半導体素子パッケージが円滑に駆動されるか否かを測定することによって第１半導体素子パッケージの上面に提供された連結端子の電気的連結状態をテストする。

上述した検査方法は、第１半導体素子パッケージの下面及び上面の検査が各々なされているので、検査に必要とする時間が長い。
また、第１半導体素子パッケージに良品である第２半導体素子パッケージを積層した後、第１半導体素子パッケージの上面に提供されたパッドの電気的連結状態をテストするので、テストの結果、第１半導体素子パッケージの上面に提供されたパッドが不良と判断された場合、良品である第２半導体素子パッケージも廃棄される。

本発明は、下面及び上面各々に電気的連結端子を有する半導体素子パッケージの電気的連結状態などのような電気的特性検査を効率的に行なうことができる検査装置及び方法を提供すること目的とする。
また、本発明は、詳述した半導体素子パッケージの上面及び下面各々に提供された電気的連結端子の電気的連結状態検査に必要とする時間を短縮できる検査装置及び方法を提供すること目的とする。

また、本発明は、積層型半導体素子パッケージで下部に提供される半導体素子パッケージの電気的連結状態を検査する過程で、良品と判定された上部に提供されている半導体素子パッケージを無駄にすることを防止できる検査装置及び方法を提供することを目的とする。
本発明の目的は、これに限定されず、言及されないもう一つの目的は以下の記載から当業者に明確に分かる。

本発明は、下面に第１連結端子が形成され、上面に第２連結端子が形成された検査対象物の電気的特性を検査する装置であって、一面に第１パッドが形成されたテストボードと、前記検査対象物と前記テストボードを電気的に連結するソケットと、前記ソケットで前記検査対象物を移送するハンドラとを備え、前記ソケットは、前記第１連結端子と電気的に連結する第１連結ユニットと、前記第２連結端子と電気的に連結する第２連結ユニットと、を有する。

本発明の一例によれば、前記第１連結ユニットは、前記テストボードの前記第１パッドと前記第１連結端子とを電気的に連結する第１ピンを有し、前記第２連結ユニットは、互いに電気的に連結する第１パッドと第２パッドとを有するソケット基板と、前記ソケット基板の前記第１パッドと前記検査対象物の前記第２連結端子とを電気的に連結する第２ピンと、前記ソケット基板の前記第２パッドと電気的に連結され、前記検査対象物と電気信号をやり取りする良品の電子部品とを有する。

前記ソケットは、第１ボディと、前記第１ボディに着脱可能な第２ボディとを有し、前記第１ピンは前記第１ボディを上下に貫通するように形成された第１ホールに挿入設置され、前記第２ピンは前記第２ボディを上下に貫通するように形成された第２ホールに挿入設置され、前記ソケット基板は前記第２ボディの上部に配置される。前記第１ボディの上面又は前記第２ボディの下面には前記検査対象物が挿入される溝が形成される。

一例によれば、前記良品の電子部品は前記ソケット基板にハンダ付けによって固定設置される。他の実施形態によれば、前記良品の電子部品は前記ソケット基板に脱着可能に設置される。
一例によれば、前記ソケット基板と前記第２ボディとは前記ハンドラに固定設置される。前記第１ボディと前記第２ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成される。また、前記検査装置は前記第１ボディが挿入される通穴が形成され、前記第１ボディを前記テストボードに固定する支持台が提供され、前記支持台と前記ハンドラのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成される。

一例によれば、前記検査対象物は第１半導体素子が内蔵されたパッケージであり、前記良品の電子部品は前記第１半導体素子と電気的信号をやり取りする第２半導体素子と、を含む。
一例によれば、前記検査対象物は第１半導体素子が内蔵された第１半導体素子パッケージであり、前記良品の電子部品は前記第１半導体素子パッケージに積層しようとする第２半導体素子パッケージに提供される第２半導体素子を含む。前記第１半導体素子はロジックチップを含み、前記第２半導体素子はメモリチップを含む。

第２実施形態によれば、 前記テストボードは第２パッドをさらに含み、前記第１連結ユニットは、前記テストボードと第１パッドと前記第１連結端子とを電気的に連結する第１ピンを有し、前記第２連結ユニットは、互いに電気的に連結される第１パッドと第２パッドとを有するソケット基板と、前記ソケット基板の前記第１パッドと前記検査対象物の前記第２連結端子とを電気的に連結する第２ピンと、前記ソケット基板の前記第２パッドと前記テストボードの第２パッドとを電気的に連結する第３ピンを有する。

一例によれば、前記ソケットは、前記第１ピンが挿入設置されるように上下に貫通された第１ホールが形成された第１ボディと、前記第２ピンが挿入設置されるように上下に貫通された第２ホールが形成された第２ボディとを有し、前記第１ボディの上面又は前記第２ボディの下面には前記検査対象物が位置される溝が形成され、前記第１ボディと前記第２ボディのうち前記溝が形成されたボディには前記溝外側に前記第３ピンが挿入設置される第３ホールが形成されたことを特徴とする。

前記ソケット基板と前記第２ボディとは前記ハンドラに固定設置される。また、前記第１ボディと前記第２ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成される。また、前記検査装置には前記第１ボディが挿入される通穴が形成され、前記第１ボディを前記テストユニットに固定する支持台が提供され、前記支持台と前記ハンドラのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成される。

前記検査対象物は半導体素子パッケージである。
また、検査対象物の電気的特性を検査する装置に使用されるソケットを提供する。前記ソケットは検査対象物が置かれるハウジングと、前記ハウジングに置かれた前記検査対象物の下面に提供された第１連結端子と電気的に連結するように提供される第１連結ユニットと、前記ハウジングに置かれた前記検査対象物の上面に提供された第２連結端子と電気的に連結する第２連結ユニットと、を含む。

第１実施形態によれば、前記ハウジングは、第１ボディと、前記第１ボディと結合及び分離が可能な第２ボディとを有し、前記第１連結ユニットは前記第１ボディに上下方向に形成されたホール内に挿入設置される第１ピンを有し、前記第２連結ユニットは、互いに電気的に連結する第１パッドと第２パッドとを有するソケット基板と、前記ソケット基板の前記第１パッドと前記検査対象物の前記第２連結端子とを電気的に連結する第２ピンと、前記ソケット基板の前記第２パッド等と電気的に連結し、前記検査対象物と電気信号をやり取りする良品の電子部品を有する。

第２実施形態によれば、前記ハウジングは、第１ボディと、前記第１ボディと結合及び分離が可能な第２ボディとを有し、前記第１連結ユニットは前記第１ボディに上下方向に形成された第１ホール内に挿入設置される第１ピンを有し、前記第２連結ユニットは、互いに電気的に連結する第１パッドと第２パッドとを有するソケット基板と、前記第２ボディに上下方向に形成された第２ホール内に挿入設置され、前記ソケット基板の前記第１パッドと前記検査対象物の前記第２連結端子とを電気的に連結する第２ピンと、前記ソケット基板の前記第２パッドと電気的に連結され、前記第１ボディ又は前記第２ボディに形成された第３ホールに挿入設置される第３ピンと、を有する。

また、本発明は、 下面に第１連結端子が形成され、上面に第２連結端子が形成された検査対象物の電気的特性を検査する方法であって、前記検査対象物が置かれるソケットに前記第１連結端子と電気的に接触される第１ピンと前記第２連結端子と電気的に接触される第２ピンとを同時に提供し、テストボードを通して前記第１ピンで電気信号を印加することによって前記検査対象物の前記第１連結端子及び前記第２連結端子が良好であるか否かを同時に検査する。

第１実施形態によれば、前記検査対象物と電気信号をやり取りする電子部品及び前記第２ピンを電気的に連結するソケット基板を提供し、前記テストボードで印加される信号は順次に前記第１ピン、前記検査対象物、前記第２ピン、前記ソケット基板、前記電子部品、前記ソケット基板、前記第２ピン、前記検査対象物、かつ前記第１ピンを通して前記テストボードに出力される 。

第２実施形態によれば、前記テストボードと接触される第３ピン、及び前記第２ピンと前記第３ピンとを電気的に連結するソケット基板を提供し、前記テストボードで印加される信号は順次に前記第１ピン、前記検査対象物、前記第２ピン、前記ソケット基板、かつ第３ピンを通して前記テストボードに出力される。

本発明によれば、検査対象物の下面に提供された連結端子の連結状態と上面に提供された連結端子の連結状態とを同時に検査することができる。
また、本発明によれば、検査対象物である第１半導体素子パッケージと第２半導体素子パッケージとがソルダボールを媒介として、直接積層がなされない状態でも、積層がなされたのと類似の条件で検査を行なうことができる。

以下、本発明の実施形態を添付された図面の図１〜図７を参照してより詳細に説明する。本発明の実施形態は種々の形態に変形でき、本発明の範囲が下記の実施形態で限定されるものと解析してはならない。本実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供される。したがって、図面での要素の形状はより明確な説明を強調するために誇張されている。

本実施形態においては、検査対象物１０が積層型半導体素子パッケージ１で下部に提供された半導体素子パッケージである場合を挙げて説明する。しかしながら、これと異なって本発明の技術的思想は、半導体素子パッケージの他に上面及び下面各々に連結端子が形成された多様な種類の電子部品を検査する装置に適用可能である。

図１は、本発明の実施形態に記載された積層型半導体素子パッケージ１の概略的な構成を示す正面図である。図１に示すように、積層型半導体素子パッケージ１は、下部に位置される第１半導体素子パッケージ１０と上部に位置される第２半導体素子パッケージ２０を有する。第１半導体素子パッケージ１０は、第１半導体素子１２及び基板１３を有する。第１半導体素子パッケージ１０の下面には、システム基板などのような外部回路と積層型半導体素子パッケージ１との電気的連結のための第１連結端子１４が提供され、第１半導体素子パッケージ１０の上面には第１半導体素子パッケージ１０と第２半導体素子パッケージ２０との電気的連結のための第２連結端子１６が提供される。第１連結端子１４は、ボールグリッドアレイ(ｂａｌｌ ｇｒｉｄ ａｒｒａｙ、ＢＧＡ)のようなボール形状で提供され、第２連結端子１６は、パッドの形態で提供することができる。

第２半導体素子パッケージ２０は、第２半導体素子２２及び基板２３を有する。第２半導体素子パッケージ２０の下面には、第１半導体素子パッケージ１０との電気的連結のための連結端子２４が提供される。第１半導体素子パッケージ１０と第２半導体素子パッケージ２０とは、ソルダボール３０によって互いに連結される。

実施形態によれば、第１半導体素子１２は、ロジックチップを含み、第２半導体素子２２は、メモリチップを含むことができる。このような場合、第１半導体素子パッケージ１０の第１連結端子１４と第２連結端子１６各々を第１半導体素子１２と電気的に連結する配線(図示せず)が基板に形成される。メモリチップは、ＤＤＲ(ｄｏｕｂｌｅ ｄａｔｅ ｒａｔｅ)メモリである。これと異なって、メモリチップは、フラッシュメモリなどのように他の種類のメモリである。

本実施形態で検査対象物は、詳述した第１半導体素子パッケージであり、検査装置２は、第１半導体素子パッケージ１０の上面及び下面に各々提供された連結端子１４、１６の電気的連結状態などのような電気的特性を検査する。
図２は、本発明の第１実施形態による検査装置２の分解図であり、図３は、検査対象物である第１半導体素子パッケージ１０が提供された状態の検査装置２の結合図である。

図２と図３に示すように、検査装置２は、テストユニット(ｔｅｓｔ ｕｎｉｔ)１００、ハンドラ(ｈａｎｄｌｅｒ)２００、及びソケット(ｓｏｃｋｅｔ)４００を有する。テストユニット１００は、検査対象物１０に所定の入力信号を印加し、検査対象物１０から出力される信号を受ける。テストユニット１００は、出力信号から検査対象物１０が良好であるか否かを判読する。テストユニット１００は、上面に第１パッド１２２が形成されたテストボード(ｔｅｓｔ ｂｏａｒｄ)１２０を有する。テストユニット１００では自動テスト装置(ａｕｔｏｍａｔｉｃ ｔｅｓｔ ｅｑｕｉｐｍｅｎｔ)を使用することができる。ソケット４００は、検査対象物１０とテストボード１２０とを電気的に連結する。ハンドラ２００は、検査対象物１０をソケット４００へ移動させる。以下、テストユニット１００の一般的な構造及びハンドラ２００に対する具体的な説明は省略し、本発明の主な特徴であるソケット４００を中心に説明する。テストユニット１００とハンドラ２００とは、一般的な構造と相異する部分のみ説明する。

ソケット４００は、ハウジング４２０、第１連結ユニット４４０、及び第２連結ユニット４６０を有する。ハウジング４２０は、ハンドラ２００とテストボード１２０との間に位置され、検査進行時に検査対象物１０が置かれる空間を提供する。第１連結ユニット４４０は、検査対象物１０の第１連結端子１４の電気的連結状態を測定するために提供される。第２連結ユニット４６０は、検査対象物１０の第２連結端子１６の電気的連結状態を測定するために提供される。

第１連結ユニット４４０は、検査対象物１０の第１連結端子１４とテストボード１２０の第１パッド１２２とを電気的に直接連結する複数の第１ピン３３０を有する。第１ピン３３０では、内部に弾性体が提供されたポゴピン(ｐｏｇｏ ｐｉｎｓ）が使用される。各々の第１ピン３３０の一端は、検査対象物１０の第１連結端子１４と接触され、各々の第１ピン３３０の他端は、テストボード１２０の第１パッド１２２と接触される。

第２連結ユニット４６０は、ソケット基板３６０、第２ピン３５０、及び良品の電子部品３８０を有する。良品の電子部品３８０は、検査対象物１０と電気的信号をやり取りすることができる半導体素子である。本実施形態の場合、良品の電子部品３８０は、第１半導体素子パッケージ１０上に積層しようとする第２半導体素子パッケージ２０である。選択的に良品の電子部品３８０は、第２半導体素子パッケージ２０に内蔵された第２半導体素子２２である。良品の電子部品３８０は、第１半導体素子パッケージ１０に提供された第１半導体素子１２と電気的に連結するメモリチップを含む。

ソケット基板３６０は、第１パッド３６２と第２パッド３６４とを有し、ソケット基板３６０には第１パッド３６２と第２パッド３６４とを電気的に連結する配線(図示せず)が形成される。第２ピン３５０は、ソケット基板３６０の第１パッド３６２と検査対象物１０の第２連結端子１６とを電気的に直接連結する。第２ピン３５０では、内部に弾性体(図示せず)が提供されたポゴピンが使用される。各々の第２ピン３５０の一端は、検査対象物１０の第２連結端子１６と接触され、各々の第２ピン３５０の他端は、ソケット基板３６０の第１パッド３６２と接触される。

良品の電子部品３８０は、ソケット基板３６０の第２パッド３６４と電気的に接触されるようにソケット基板３６０に装着される。良品の電子部品３８０は、ハンダ付けによってソケット基板３６０に固定装着できる。これはソケット基板３６０の第２パッド３６４と良品の電子部品３８０との間に接触信頼度を向上させる。選択的に良品の電子部品３８０は、ねじなどのような締結部材によってソケット基板３６０に脱着可能に装着できる。これは良品の電子部品３８０の交替を容易にする。

このような構成を有する検査装置２を使用して検査対象物１０の連結端子の電気的連結状態を検査する方法は、次の通りである。実施形態によれば、テストボード１２０から提供された入力された信号は、順次に第１ピン３３０、検査対象物１０の第１連結端子１４、検査対象物１０内の第１半導体素子１２、第２連結端子１６、第２ピン３５０、ソケット基板３６０、良品の電子部品３８０をかけた後、またソケット基板３６０、第２ピン３５０、第２連結端子１６、検査対象物１０内の第１半導体素子１２、及び第１連結端子１４を通してテストボード１２０に出力される。テストユニット１００は、出力信号から検査対象物１０の第１連結端子１４及び第２連結端子１６の連結状態などのような電気的特性が良好であるか否かを判別する。

次に、詳述したソケット４００の構成の構造を詳細に説明する。
ハウジング４２０は、第１ボディ３２０と第２ボディ３４０とを有し、第１ボディ３２０と第２ボディ３４０とは互いに脱着可能な構造を有する。第１ボディ３２０は、テストユニット１００に固定設置され、第２ボディ３４０は、ハンドラ２００に固定設置される。テストユニット１００上には、第１ボディ３２０をテストユニット１００に固定する支持台２４０が装着される。支持台２４０は、大体中央に通穴が形成された直六面体形状を有する。第１ボディ３２０は、支持台２４０内に提供された通穴に挿入設置される。第１ボディ３２０の上面中央には検査対象物１０が置かれる溝３２８が形成される。第１ボディ３２０には、複数の第１ホール３２２が形成される。第１ホール３２２は、溝３２８の底面と第１ボディ３２０の底面とを上下方向に貫通するように形成される。第１ホール３２２は、テストボード１２０の第１パッド１２２及び第１ボディ３２０の溝３２８内に置かれた検査対象物１０の第１連結端子１４と対向するように位置される。第１ホール３２２には、詳述した第１ピン３３０が挿入される。

ソケット基板３６０は、第２ボディ３４０とハンドラ２００との間に位置される。ソケット基板３６０と第２ボディ３４０とは、ねじ(図示せず)などのような締結手段によってハンドラ２００に固定設置される。

第２ボディ３４０には、複数の第２ホール３４２が形成される。第２ホール３４２は、第２ボディ３４０の上面と下面とを上下方向に貫通するように形成される。第２ホール３４２は、第１ボディ３２０の溝３２８内に置かれた検査対象物１０の上面に提供された第２連結端子１６及びソケット基板３６０の第１パッド１２２と対向されるように位置される。第２ホール３４２には、第２ピン３５０が挿入される。ソケット基板３６０と第２ボディ３４０の中央には、ハンドラ２００によって検査対象物１０が真空吸着できるように真空ホール２０２が提供される。図２及び図３示すように、第２ボディ３４０の上面には、良品の電子部品３８０が挿入される溝３４８を提供することができる。これと異なって、ソケット基板３６０は、第２ボディ３４０に比べてより広い表面的を有し、良品の電子部品３８０は、第２ボディ３４０の外側に位置するようにソケット基板３６０に装着できる。

詳述した例においては、良品の電子部品３８０がソケット基板３６０の第２パッド３６４に直接接触される構造を有すると説明した。しかしながら、これと異なって、良品の電子部品３８０とソケット基板３６０の第２パッド３６４とは、ポゴピン(図示せず)を通して互いに電気的に連結するように提供することができる。

検査対象物１０と第１ピン３３０との電気的接触信頼度を向上させるために、第２ボディ３４０は第１ボディ３２０上の既設定された位置に正確に結合するべきである。このために、第２ボディ３４０の下面には、整列ピン３４４が下方向に突出されるように設置され、第１ボディ３２０の上面には、整列ピン３４４が挿入される整列ホール３２４が形成される。これと反対に、第１ボディ３２０に整列ピンが設置され、第２ボディ３４０に整列溝を形成することができる。また、ハンドラ２００には、下方向に突出されるように整列ピン２２０が設置され、支持台２４０の上面には整列ピン２２０が挿入される整列ホール２４２が形成される。これと反対に、ハンドラ２００に整列溝が形成され、支持台２４０に整列ピンが設置されることができる。整列溝と整列ピンとは、第１ボディ３２０と第２ボディ３４０にのみ提供され、又は支持台２４０とハンドラ２００にのみ提供されることができる。

図２と図３においては、第１ボディ３２０に検査対象物１０が位置される溝３２８が形成されると説明した。しかしながら、これと異なって、図４に示すように、第２ボディ３４０の底面に溝３２８が形成され、検査対象物１０は第２ボディ３４０に形成された溝３２８内に位置させることができる。

また、詳述した実施形態には検査対象物１０がロジックチップを有する半導体素子を含み、良品の電子部品３８０がメモリチップを有する半導体素子を含み、検査対象物１０と良品の電子部品３８０とが互いに電気的に信号をやり取りする構造であると説明した。しかしながら、これと異なって、検査対象物１０と良品の電子部品３８０は、すべてメモリチップを有する半導体素子である。この場合、検査対象物１０内には、第１連結端子１４と第２連結端子１６とを直接連結する配線を形成することができる。

第１実施形態によれば、検査対象物１０の下面に提供された連結端子１４の電気的連結状態と上面に提供された連結端子１６の電気的連結状態とを同時に検査できる。また、検査対象物１０である第１半導体素子パッケージ１０と第２半導体素子パッケージ２０とがソルダボール３０を媒介として直接積層がなされない状態でも、積層がなされたのと類似の条件で検査を行なうことができる。また、検査対象物１０が積層型半導体素子パッケージ１でロジックチップを有する半導体素子を含む半導体素子パッケージである場合、ソケット４００にメモリチップを直接提供することによってアットスピードテスト(Ａｔ ｓｐｅｅｄ Ｔｅｓｔ)まで可能である。

図５は、本発明の第２実施形態による検査装置３の分解図であり、図６は、検査対象物１０が提供された状態の検査装置３の結合図である。
図５と図６とに示すように、検査装置３は、テストユニット１００、ハンドラ２００、及びソケット４００ａを有する。テストユニット１００は、検査対象物１０に所定の入力信号を印加し、検査対象物１０から出力される信号を受ける。テストユニット１００は、出力信号から検査対象物１０の不良であるか否かを判読する。テストユニット１００には、第１パッド１２２及び第２パッド１２４が形成されたテストボード１２０が提供される。第１パッド１２２は、検査対象物１０に入力信号を印加するために主に用い、第２パッド１２４は、検査対象物１０から出力信号を受けるために主に用いられる。ソケット４００ａは、検査対象物１０とテストボード１２０とを電気的に連結する。ハンドラ２００は、検査対象物１０をソケット４００ａへ移動させる。以下、テストユニット１００の一般な構造及びハンドラ２００に対する具体的な説明は省略し、本発明の主な特徴であるソケット４００ａを中心に説明し、テストユニット１００とハンドラ２００については一般な構造と相異した部分に対してのみ説明する。

ソケット４００ａは、ハウジング４２０ａ、第１連結ユニット４４０、及び第２連結ユニット４６０ａを有する。ハウジング４２０ａは、ハンドラ２００とテストボード１２０との間に位置され、検査進行時検査対象物１０が置かれる空間を提供する。第１連結ユニット４４０は、検査対象物１０の第１連結端子１４の電気的連結状態を測定するために提供される。第２連結ユニット４６０ａは、検査対象物１０の第２連結端子１６の電気的連結状態を測定するために提供される。

第１連結ユニット４４０は、検査対象物１０の第１連結端子１４とテストボード１２０の第１パッド１２２とを電気的に直接連結する複数の第１ピン３３０を有する。第１ピン３３０では、内部に弾性体が提供されたポゴピンが使用される。各々の第２ピン３５０の一端は、検査対象物１０の第１連結端子１４と接触され、各々の第１ピン３３０の他端はテストボード１２０の第１パッド１２２と接触される。

第２連結ユニット４６０ａは、ソケット基板３６０、第２ピン３５０、及び第３ピン３８０ａを有する。ソケット基板３６０は、第１パッド３６２と第２パッド３６４とを有し、ソケット基板３６０には、第１パッド３６２と第２パッド３６４とを電気的に連結する配線(図示せず)が形成される。第２ピン３５０は、ソケット基板３６０の第１パッド３６２と検査対象物１０の第２連結端子１６とを電気的に直接連結する。第２ピン３５０では、内部に弾性体が提供されたポゴピンが使用される。各々の第１ピン３３０の一端は、検査対象物１０の第２連結端子１６と接触され、各々の第２ピン３５０の他端は、ソケット基板３６０の第１パッド３６２と接触される。第３ピン３８０ａは、ソケット基板３６０の第２パッド３６４とテストボード１２０の第２パッド１２４を電気的に直接連結する。各々の第３ピン３８０ａの一端は、ソケット基板３６０の第２パッド３６４と接触され、各々の第３ピン３８０ａの他端は、テストボード１２０の第２パッド１２４と接触される。

このような構成によって検査対象物１０の連結端子１２、１４の電気的連結状態を検査する方法は、次の通りである。テストボード１２０から入力された信号は、順次に第１ピン３３０、検査対象物１０の第１連結端子１４、検査対象物１０内の第１半導体素子１２、第２連結端子１６、第２ピン３５０、ソケット基板３６０、及び第３ピン３８０ａを通してテストボード１２０に出力される。テストユニット１００は、出力信号から検査対象物１０の第１連結端子１４及び第２連結端子１６の連結状態などのような電気的特性が良好であるか否かを判別する。

次に、詳述したソケット４００ａの構成の構造を詳細に説明する。
ハウジング４２０ａは、第１ボディ３２０と第２ボディ３４０とを有し、第１ボディ３２０と第２ボディ３４０とは、互いに脱着可能な構造を有する。第１ボディ３２０は、テストユニット１００に固定設置され、第２ボディ３４０は、ハンドラ２００に固定設置される。テストユニット１００上には、第１ボディ３２０をテストユニット１００に固定する支持台２４０が装着される。支持台２４０は、大体中央に通穴が形成された直六面体形状を有する。第１ボディ３２０は、支持台２４０内に提供された通穴に挿入設置される。第１ボディ３２０の上面中央には、検査対象物１０が置かれる溝３２８が形成される。第１ボディ３２０には、複数の第１ホール３２２が形成される。第１ホール３２２は、溝３２８の底面と第１ボディ３２０の底面とを上下方向に貫通するように形成される。第１ホール３２２は、テストボード１２０の第１パッド及び第１ボディ３２０の溝３２８内に置かれた検査対象物１０の下面に提供された第１連結端子１４と対向するように位置される。第１ホール３２２には、詳述した第１ピン３３０が挿入される。第１ボディ３２０で溝３２８が形成された領域外側には、第３ホール３２６が形成される。第３ホール３２６は、第１ボディ３２０の上面と下面とを上下方向に貫通するように形成される。第３ホール３２６は、ソケット基板３６０の第２パッド３６４及びテストボード１２０の第２パッド１２４と対向するように位置される。第３ホール３２６には、詳述した第３ピン３８０ａが挿入される。

ソケット基板３６０は、第２ボディ３４０とハンドラ２００との間に位置される。ソケット基板３６０と第２ボディ３４０とは、ねじ(図示せず)などのように締結手段によってハンドラ２００に固定設置される。

第１ボディ３２０と第２ボディ３４０とが結合する時、第２ボディ３４０は、第１ボディ３２０の溝３２８内に位置される。第１ボディ３２０の上面と第２ボディ３４０の上面とは、大体同一水平面上に位置される。第２ボディ３４０には、複数の第２ホール３４２が形成される。第２ホール３４２は、第２ボディ３４０の上面と下面とを上下方向に貫通するように形成される。第２ホール３４２は、第１ボディ３２０の溝３２８内に置かれた検査対象物１０の第２連結端子１６及びソケット基板３６０の第１パッド３６２と対向するように位置される。第２ホール３４２には、第２ピン３５０が挿入される。ソケット基板３６０と第２ボディ３４０の中央には、ハンドラ２００によって検査対象物１０が真空吸着できるように真空ホール２０２が提供される。

検査対象物１０と第１ピン３３０、及びソケット基板３６０と第３ピン３８０ａとの間の電気的接触信頼度を向上させるために、第２ボディ３４０が第１ボディ３２０上の既設定された位置に正確に結合されなければならない。このために、第２ボディ３４０の下面には、整列ピン３４４が下方向に突出されるように設置され、第１ボディ３２０の溝３２８底面には、整列ピン３４４が挿入される整列ホール３２４が形成される。これと反対に、第１ボディ３２０に整列ピンが設置され、第２ボディ３４０に整列ホールが形成されるようにすることができる。また、ハンドラ２００には、下方向に突出されるように整列ピン２２０が設置され、支持台２４０の上面には整列ピン２２０が挿入される整列ホール２４２が形成される。これと反対に、ハンドラ２００に整列ホールが形成され、支持台２４０に整列ピンが設置されるようにすることができる。整列溝と整列ピンとは、第１ボディ３２０と第２ボディ３４０とにのみ提供され、又は支持台２４０とハンドラ２００とにのみ提供されることができる。

図５と図６においては、第１ボディ３２０に検査対象物１０が位置される溝３２８が形成されると説明した。しかしながら、これと異なって、図７に示すように、第２ボディ３４０の底面に溝３２８が形成され、検査対象物１０は、第２ボディ３４０に形成された溝３２８内に位置させることができる。この場合、第１ボディ３２０の底面と第２ボディ３４０の底面とは、同一水平面に位置される。また、この場合、第３ホール３２６は、第２ボディ３４０で溝３２８の外側領域に提供される。
第２実施形態によれば、検査対象物１０の下面に提供された連結端子１４の連結状態と上面に提供された連結端子１６の連結状態とを同時に検査できる。

積層型半導体素子パッケージの実施形態を概略的に示す正面図である。 本発明の第１実施形態による検査装置の分解断面図である。 検査対象物である半導体素子パッケージが提供された図２の検査装置の結合断面図である。 図３の検査装置の変形例である。 本発明の第２実施形態による検査装置の分解断面図である。 検査対象物である半導体素子パッケージが提供された図５の検査装置の結合断面図である。 図６の検査装置の変形例である。

符号の説明

１ 積層型半導体素子パッケージ
２、３ 検査装置
１０ 第１半導体素子パッケージ
２０ 第２半導体素子パッケージ
１００ テストユニット
１２０ テストボード
２００ ハンドラ
３００、３００a ソケット
３２０ 第１ボディ
３３０ 第１ピン
３４０ 第２ボディ
３５０ 第２ピン
３６０ ソケット基板
３８０ 良品の電子部品
３８０a 第３ピン

Claims (33)

1. 下面に第１連結端子が形成され、上面に第２連結端子が形成された検査対象物の電気的特性を検査する装置であって、
   一面に第１パッドが形成されたテストボードと、
   前記検査対象物と前記テストボードを電気的に連結するソケットと、
   前記ソケットで前記検査対象物を移送するハンドラとを備え、
   前記ソケットは、
   前記第１連結端子と電気的に連結する第１連結ユニットと、
   前記第２連結端子と電気的に連結する第２連結ユニットと、を含むことを特徴とする検査装置。
2. 前記第１連結ユニットは、
   前記テストボードの前記第１パッドと前記第１連結端子とを電気的に連結する第１ピンを有し、
   前記第２連結ユニットは、
   互いに電気的に連結する第１パッドと第２パッドを有するソケット基板と、
   前記ソケット基板の前記第１パッドと前記検査対象物の前記第２連結端子とを電気的に連結する第２ピンと、
   前記ソケット基板の前記第２パッドと電気的に連結され、前記検査対象物と電気信号をやり取りする良品の電子部品とを備えることを特徴とする請求項１に記載の検査装置。
3. 前記ソケットは、
   第１ボディと、
   前記第１ボディに着脱可能な第２ボディとを有し、
   前記第１ピンは前記第１ボディを上下に貫通するように形成された第１ホールに挿入設置され、前記第２ピンは前記第２ボディを上下に貫通するように形成された第２ホールに挿入設置され、
   前記ソケット基板は前記第２ボディの上部に配置されることを特徴とする請求項２に記載の検査装置。
4. 前記第１ボディの上面又は前記第２ボディの下面には前記検査対象物が挿入される溝が形成されることを特徴とする請求項３に記載の検査装置。
5. 前記良品の電子部品は前記ソケット基板にハンダ付けによって固定設置されることを特徴とする請求項２に記載の検査装置。
6. 前記良品の電子部品は前記ソケット基板に脱着可能に設置されることを特徴とする請求項２に記載の検査装置。
7. 前記ソケット基板と前記第２ボディとは前記ハンドラに固定設置されることを特徴とする請求項３に記載の検査装置。
8. 前記第１ボディと前記第２ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されることを特徴とする請求項７に記載の検査装置。
9. 前記検査装置は前記第１ボディが挿入される通穴が形成され、前記第１ボディを前記テストボードに固定する支持台をさらに含み、
   前記支持台と前記ハンドラのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されることを特徴とする請求項７に記載の検査装置。
10. 前記検査対象物は第１半導体素子が内蔵されたパッケージであり、
    前記良品の電子部品は前記第１半導体素子と電気的信号をやり取りする第２半導体素子と、を含むことを特徴とする請求項２に記載の検査装置。
11. 前記検査対象物は第１半導体素子が内蔵された第１半導体素子パッケージであり、
    前記良品の電子部品は前記第１半導体素子パッケージに積層しようとする第２半導体素子パッケージに提供される第２半導体素子を含むことを特徴とする請求項２に記載の検査装置。
12. 前記第１半導体素子はロジックチップを含み、前記第２半導体素子はメモリチップを含むことを特徴とする請求項１１に記載の検査装置。
13. 前記テストボードは第２パッドをさらに含み、
    前記第１連結ユニットは、
    前記テストボードと第１パッドと前記第１連結端子とを電気的に連結する第１ピンを有し、
    前記第２連結ユニットは、
    互いに電気的に連結される第１パッドと第２パッドとを有するソケット基板と、
    前記ソケット基板の前記第１パッドと前記検査対象物の前記第２連結端子とを電気的に連結する第２ピンと、
    前記ソケット基板の前記第２パッドと前記テストボードの第２パッドを電気的に連結する第３ピンを含むことを特徴とする請求項１に記載の検査装置。
14. 前記ソケットは、
    前記第１ピンが挿入設置されるように上下に貫通された第１ホールが形成された第１ボディと、
    前記第２ピンが挿入設置されるように上下に貫通された第２ホールが形成された第２ボディとを有し、
    前記第１ボディの上面又は前記第２ボディの下面には前記検査対象物が位置される溝が形成され、
    前記第１ボディと前記第２ボディのうち、前記溝が形成されたボディには前記溝外側に前記第３ピンが挿入設置される第３ホールが形成されたことを特徴とする請求項１３に記載の検査装置。
15. 前記ソケット基板と前記第２ボディとは前記ハンドラに固定設置されることを特徴とする請求項１４に記載の検査装置。
16. 前記第１ボディと前記第２ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されることを特徴とする請求項１５に記載の検査装置。
17. 前記検査装置には前記第１ボディが挿入される通穴が形成され、前記第１ボディを前記テストユニットに固定する支持台が提供され、
    前記支持台と前記ハンドラのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されることを特徴とする請求項１５に記載の検査装置。
18. 前記検査対象物は半導体素子パッケージであることを特徴とする請求項１３に記載の検査装置。
19. 検査対象物の電気的特性を検査する装置に使用されるソケットであって、
    検査対象物が置かれるハウジングと、
    前記ハウジングに置かれた前記検査対象物の下面に提供された第１連結端子と電気的に連結するように提供される第１連結ユニットと、
    前記ハウジングに置かれた前記検査対象物の上面に提供された第２連結端子と電気的に連結する第２連結ユニットと、を含むことを特徴とするソケット。
20. 前記ハウジングは、
    第１ボディと、
    前記第１ボディと結合及び分離が可能な第２ボディとを有し、
    前記第１連結ユニットは、
    前記第１ボディに上下方向に形成されたホール内に挿入設置される第１ピンを有し、
    前記第２連結ユニットは、
    互いに電気的に連結する第１パッドと第２パッドとを有するソケット基板と、
    前記ソケット基板の前記第１パッドと前記検査対象物の前記第２連結端子とを電気的に連結する第２ピンと、
    前記ソケット基板の前記第２パッドと電気的に連結され、前記検査対象物と電気信号をやり取りする良品の電子部品とを備えることを特徴とする請求項１９に記載のソケット。
21. 前記第１ボディの上面又は前記第２ボディの下面には前記検査対象物が挿入される溝が形成されることを特徴とする請求項２０に記載のソケット。
22. 前記第１ボディと前記第２ボディのうち、いずれか一つには整列ピンが形成され、他の一つには前記整列ピンが挿入される整列ホールが形成されたことを特徴とする請求項２０に記載のソケット。
23. 前記ハウジングは、
    第１ボディと、
    前記第１ボディと結合及び分離が可能な第２ボディとを有し、
    前記第１連結ユニットは、
    前記第１ボディに上下方向に形成された第１ホール内に挿入設置される第１ピンを有し、
    前記第２連結ユニットは、
    互いに電気的に連結する第１パッドと第２パッドとを有するソケット基板と、
    前記第２ボディに上下方向に形成された第２ホール内に挿入設置され、前記ソケット基板の前記第１パッドと前記検査対象物の前記第２連結端子とを電気的に連結する第２ピンと、
    前記ソケット基板の前記第２パッドと電気的に連結され、前記第１ボディ又は前記第２ボディに形成された第３ホールに挿入設置される第３ピンと、を備えることを特徴とする請求項１９に記載のソケット。
24. 前記第１ボディ又は前記第２ボディのうち、いずれか一つのボディには前記検査対象物が挿入される溝が形成され、検査時他の一つのボディは前記溝内に挿入されることを特徴とする請求項２３に記載のソケット。
25. 前記第１ボディと前記第２ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されたことを特徴とする請求項２３に記載のソケット。
26. 下面に第１連結端子が形成され、上面に第２連結端子が形成された検査対象物の電気的特性を検査する方法であって、
    前記検査対象物が置かれるソケットに前記第１連結端子と電気的に接触される第１ピンと、前記第２連結端子と電気的に接触される第２ピンとを同時に提供し、テストボードを通して前記第１ピンで電気信号を印加することによって前記検査対象物の前記第１連結端子及び前記第２連結端子が良好であるか否かを同時に検査することを特徴とする検査方法。
27. 前記検査対象物と電気信号をやり取りする電子部品及び前記第２ピンを電気的に連結するソケット基板を提供し、
    前記テストボードで印加される信号は順次に前記第１ピン、前記検査対象物、前記第２ピン、前記ソケット基板、前記電子部品、前記ソケット基板、前記第２ピン、前記検査対象物、かつ前記第１ピンを通して前記テストボードに出力されることを特徴とする請求項２６に記載の検査方法。
28. 前記検査対象物は第１半導体素子が内蔵された半導体素子パッケージであって、
    前記電子部品は前記第１半導体素子と電気的信号をやり取りする第２半導体素子を含むことを特徴とする請求項２７に記載の検査方法。
29. 前記検査対象物は第１半導体素子が内蔵された第１半導体素子パッケージであって、
    前記電子部品は前記第１半導体素子パッケージに積層しようとする第２半導体素子パッケージに提供される第２半導体素子を含むことを特徴とする請求項２７に記載の検査方法。
30. 前記１半導体素子はロジックチップを含み、前記第２半導体素子はメモリチップを含むことを特徴とする請求項２９に記載の検査方法。
31. 前記テストボードと接触される第３ピン、及び前記第２ピンと前記第３ピンを電気的に連結するソケット基板を提供し、
    前記テストボードで印加される信号は順次に前記第１ピン、前記検査対象物、前記第２ピン、前記ソケット基板、かつ第３ピンを通して前記テストボードに出力されることを特徴とする請求項２６に記載の検査方法。
32. 前記検査対象物は半導体素子パッケージであることを特徴とする請求項３１に記載の検査方法。
33. 前記検査対象物は積層型半導体素子パッケージに提供される半導体素子パッケージのうち、いずれか一つであることを特徴とする請求項３１に記載の検査方法。

Images