KR102102830B1 - 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드 - Google Patents

테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드 Download PDF

Info

Publication number
KR102102830B1
KR102102830B1 KR1020140042815A KR20140042815A KR102102830B1 KR 102102830 B1 KR102102830 B1 KR 102102830B1 KR 1020140042815 A KR1020140042815 A KR 1020140042815A KR 20140042815 A KR20140042815 A KR 20140042815A KR 102102830 B1 KR102102830 B1 KR 102102830B1
Authority
KR
South Korea
Prior art keywords
test
semiconductor device
insert
seating groove
pusher
Prior art date
Application number
KR1020140042815A
Other languages
English (en)
Other versions
KR20150117732A (ko
Inventor
나윤성
구태흥
정석
황정우
Original Assignee
(주)테크윙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테크윙 filed Critical (주)테크윙
Priority to KR1020140042815A priority Critical patent/KR102102830B1/ko
Priority to CN201510144784.XA priority patent/CN104971908B/zh
Priority to TW104110738A priority patent/TWI549219B/zh
Publication of KR20150117732A publication Critical patent/KR20150117732A/ko
Application granted granted Critical
Publication of KR102102830B1 publication Critical patent/KR102102830B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체소자를 테스트하는 데 사용하는 테스트핸들러 및 그 부속품과 테스터용 인터페이스보드에 관한 것이다.
본 발명에 따른 테스트핸들러는 반도체소자의 표면 저항을 측정하기 위해 반도체소자의 표면에 전기적으로 접촉할 수 있는 접촉부분을 가지며, 테스터용 인터페이스보드는 접촉부분과 전기적으로 연결될 수 있으면서 반도체소자의 표면 저항을 측정할 수 있는 신호를 출력하는 측정단자를 가진다. 여기서 테스트핸들러의 접촉부분은 푸싱장치나 테스트트레이와 같은 그 부속품에 구비될 수도 있다.
본 발명에 따르면 반도체소자의 표면 저항까지 측정할 수 있기 때문에 테스트에 대한 신뢰성을 향상시킬 수 있다.

Description

테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드{TEST HANDLER, PUSHING DEVICE AND TEST TRAY FOR TESTHANDLER, INTERFACE BOARD FOR TESTER}
본 발명은 반도체소자의 테스트에 사용되는 테스트핸들러, 테스트핸들러의 부속품인 푸싱장치와 테스트트레이, 테스터의 인터페이스보드에 관한 것이다.
테스트핸들러는 제조된 반도체소자를 테스터에 전기적으로 연결시킨다. 그리고 테스트핸들러는 반도체소자들을 테스트 결과에 따라 분류한다. 테스트핸들러는 대한민국 특허공개 2012-0106320호(이하 '제1 인용문헌'이라 함) 등에서 참조할 수 있다.
반도체소자를 테스터에 전기적으로 연결시키기 위해, 테스트핸들러는 테스트트레이와 푸싱장치를 구비한다.
테스트트레이는 반도체소자들을 실을 수 있다. 반도체소자는 테스트트레이에 구비된 인서트에 안착된다. 대한민국 특허공개 10-2011-0011462호(이하 '제2 인용문헌'이라 함)에서와 같이, 인서트는 안착된 반도체소자를 유지하기 위한 래치장치를 가진다. 래치장치는 유지레버(제2 인용문헌에는 '래치부재'로 명명됨)와 탄성부재(제2 인용문헌에는 '복원스프링'으로 명명됨)로 구성된다. 유지레버는 정역회전에 의해 반도체소자를 유지하거나 유지를 해제한다. 탄성부재는 유지레버가 반도체소자를 유지시키도록 하는 정방향으로 탄성력을 가한다. 참고로 유지레버가 반도체소자의 유지를 해제할 경우에는, 별도의 개방장치에 의해 유지레버에 역방향으로 외력이 가해진다.
푸싱장치는 테스트트레이에 실린 반도체소자를 밀어 테스터의 인터페이스보드에 전기적으로 연결시킨다. 제1 인용문헌에서와 같이, 푸싱장치는 푸셔(제1 인용문헌에는 '푸싱유닛'으로 명명됨), 푸셔설치판(제1 인용문헌에는 '설치판'으로 명명됨) 및 이동원으로 구성된다. 푸셔는 반도체소자를 인터페이스보드의 테스트소켓에 대향하여 지지하거나 가압한다. 푸셔설치판에는 푸셔들이 설치된다. 이동원은 푸셔설치판을 인터페이스보드 측으로 이동시키거나 반대 방향으로 이동시킨다.
인터페이스보드는 일반적으로 테스터의 본체로부터 이격된 상태로 테스트핸들러와 결합된다. 대한민국 공개실용신안 2009-0002814호에서와 같이, 인터페이스보드는 반도체소자와 전기적으로 연결될 수 있는 테스트소켓을 가진다. 따라서 푸셔에 의해 지지되거나 가압되는 반도체소자는 테스트소켓에 전기적으로 연결된다.
위의 테스트트레이, 푸싱장치 및 인터페이스보드의 관계는 인용문헌1에서 도2를 참조하여 설명되어 있다.
한편 반도체소자는 외부의 전기적인 영향을 받아 오작동될 수 있다. 이러한 문제는 전자부품의 밀집도가 높을수록 빈번해질 수 있다. 특히 근래에는 전자제품의 다양한 기능 구현을 위해 전자부품의 밀집도가 높다. 따라서 반도체소자의 표면을 차폐 처리한다. 반도체소자의 표면에 처리된 차폐층은 외부의 전기적인 작용에 따른 영향으로부터 반도체소자를 보호한다. 즉, 외부의 전기적인 작용은 접지된 차폐층을 통해 소거된다.
차폐층을 만드는 하나의 방법은 얇은 금속판으로 반도체소자의 표면을 덮는 것이다. 그러나 금속판으로 반도체소자의 표면을 덮는 공정이 번거롭고 생산성이 떨어진다.
차폐층을 만드는 다른 방법은 전도성 재질로 반도체소자의 표면을 코팅하는 것이다. 이 방법은 공정이 단순하고 생산성은 좋다. 그러나 코팅불량이 있을 경우 확인이 곤란하다.
코팅불량은 반도체소자의 전기적인 특성 테스트에 영향을 미치지 않는다. 그래서 테스트를 통과한 코팅불량인 반도체소자가 전자제품에 적용될 수 있다. 이러한 경우, 코팅불량은 전자제품 자체의 불량으로 확대될 수 있다.
본 발명의 목적은 반도체소자의 전기적인 특성을 검사하는 과정에서 반도체소자의 표면에 차폐층이 적절히 형성되었는지를 확인할 수 있는 기술을 제공하는 것이다.
본 발명에 따른 테스트핸들러용 푸싱장치는, 반도체소자를 테스터의 인터페이스보드에 구비된 테스트소켓에 대향하여 지지함으로써 반도체소자를 상기 테스트소켓에 전기적으로 연결시키는 푸셔; 상기 푸셔가 설치되는 푸셔설치판; 상기 푸셔설치판을 상기 인터페이스보드 측으로 이동시키는 이동원; 상기 푸셔에 의해 상기 테스트소켓에 전기적으로 연결된 반도체소자의 표면에 접촉되는 접촉단자; 및 상기 접촉단자를 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 전기적으로 연결시키는 연결회로; 를 포함한다.
상기 접촉단자 및 연결회로는 상기 푸셔에 설치될 수 있다.
상기 접촉단자를 테스트소켓에 전기적으로 연결시키기 위한 연결단자; 를 더 포함할 수도 있고, 상기 연결회로는 상기 접촉단자와 상기 연결단자를 전기적으로 연결시킨다.
본 발명에 따른 테스트핸들러는, 반도체소자가 안착될 수 있으며, 다수의 이송장치에 의해 정해진 폐쇄경로를 순환하는 테스트트레이; 상기 테스트트레이에 반도체소자를 로딩(loading)시키는 로딩장치; 상기 로딩장치에 의해 상기 테스트트레이에 로딩된 반도체소자를 테스터와 전기적으로 연결시키기 위해 상기 테스트트레이를 테스터의 인터페이스보드 측으로 미는 푸싱장치; 및 로딩되어 있는 반도체소자들의 테스트가 완료된 테스트트레이로부터 반도체소자를 언로딩(unloading)시키는 언로딩장치; 를 포함하며, 상기 푸싱장치는 상기한 접촉단자와 연결회로를 가지는 테스트핸들러용 푸싱장치이다.
본 발명에 따른 테스터용 인터페이스보드는, 반도체소자에 전기적으로 연결되는 테스트소켓; 상기 테스트소켓이 설치되는 소켓설치판; 및 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자; 를 포함한다.
상기 측정단자는 상기 테스트소켓에 설치될 수 있다.
상기 측정단자는 상기 테스트소켓과 별개로 독립되어서 상기 소켓설치판에 설치될 수도 있다
상기 측정단자는 반도체소자의 표면에 접속되는 접속단이 외력에 의해 휘어지거나 또는 회전될 수도 있으며, 이러한 경우 탄성 복원될 수 있다.
본 발명에 따른 테스트핸들러용 테스트트레이는, 반도체소자가 안착될 수 있는 안착홈을 가지는 인서트; 및 상기 인서트가 설치되는 설치프레임; 을 포함하고, 상기 인서트는, 상기 안착홈이 형성된 인서트바디; 상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키거나 유지를 해제하며, 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 반도체소자의 표면을 전기적으로 연결시키는 유지레버; 및 상기 유지레버가 반도체소자를 상기 안착홈에 유지시키도록 하는 방향으로 탄성력을 가하는 탄성부재; 를 포함하며, 상기 유지레버는, 상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키거나 유지를 해제하며, 반도체소자의 유지 시에 반도체소자의 표면에 접촉되는 유지단; 및 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 접촉되는 접촉단; 을 포함한다.
본 발명에 따른 테스트핸들러용 푸싱장치는, 반도체소자가 안착될 수 있으며, 다수의 이송장치에 의해 정해진 폐쇄경로를 순환하는 테스트트레이; 상기 테스트트레이에 반도체소자를 로딩(loading)시키는 로딩장치; 상기 로딩장치에 의해 상기 테스트트레이에 로딩된 반도체소자를 테스터와 전기적으로 연결시키기 위해 상기 테스트트레이를 테스터의 인터페이스보드 측으로 미는 푸싱장치; 및 로딩되어 있는 반도체소자들의 테스트가 완료된 테스트트레이로부터 반도체소자를 언로딩(unloading)시키는 언로딩장치; 를 포함하며, 상기 테스트트레이는 상기한 접촉단이 있는 유지레버를 가지는 테스트핸들러용 테스트트레이이다.
본 발명에 따르면 반도체소자의 전기적인 특성을 검사하는 과정에서 반도체소자 표면의 차폐층이 적절히 형성되었는지 여부를 확인할 수 있다. 따라서 다음과 같은 효과가 있다.
첫째, 테스트의 신뢰성을 향상시킬 수 있다.
둘째, 차폐층의 검사가 전기적인 특성 검사와 함께 이루어지기 때문에 별도의 검사 과정을 거칠 필요가 없다.
도1은 본 발명에 따른 테스트핸들러와 인터페이스보드에 대한 개략적인 평면도이다.
도2는 도1의 테스트핸들러에 적용된 테스트트레이에 대한 개략적인 평면도이다.
도3 및 도4는 본 발명의 제1 실시예의 특징 부분에 대한 개념도이다.
도5 및 도6은 본 발명의 제2 실시예의 특징 부분에 대한 개념도이다.
도7 및 도8은 본 발명의 제3 실시예의 특징 부분에 대한 개념도이다.
도9는 도7의 인터페이스보드에 적용된 테스트소켓의 접속단에 대한 다른 변형예이다.
도10 및 도11은 본 발명의 제4 실시예의 특징 부분에 대한 개념도이다.
도12는 본 발명에 따른 테스트핸들러와 측정기 및 인터페이스보드에 대한 개략적인 구성도이다.
도13은 테스트핸들러의 다른 부속품에 접촉부분인 접촉단자가 설치되는 예를 도시하고 있다.
본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 설명의 간결함을 위해 중복되는 설명은 가급적 생략하거나 압축한다.
<테스트핸들러 및 인터페이스보드의 기본 구성에 대한 설명>
도1은 본 발명에 따른 테스트핸들러(100)와 인터페이스보드(200)에 대한 개략적인 평면도이다.
테스트핸들러(100)는 테스트트레이(110), 로딩장치(120), 소크챔버(130, SOAK CHAMBER), 테스트챔버(140, TEST CHAMBER), 푸싱장치(150), 디소크챔버(160, DESOAK CHAMBER), 언로딩장치(170) 등을 포함한다.
테스트트레이(110)는 로딩위치(LP : LOADING POSITION), 테스트위치(TP : TEST POSITION), 언로딩위치(UP : UNLOADING POSITION)를 경유하는 폐쇄경로(C)를 따라 순환한다. 이러한 테스트트레이(110)에는 반도체소자들이 실릴 수 있다. 도2의 평면도에서와 같이 테스트트레이(110)는 복수개의 인서트(111)와 설치프레임(112)을 포함한다. 복수개의 인서트(111)는 설치프레임(112)에 설치된다. 반도체소자는 인서트(111)의 안착홈(S)에 안착된다. 물론, 배경기술에서처럼 인서트(111)는 유지레버와 탄성부재를 가진다.
로딩장치(120)는 고객트레이(CT1)의 반도체소자를 로딩위치(LP)의 테스트트레이(110)로 로딩(loading)시킨다.
소크챔버(130)는 로딩위치(LP)로부터 온 테스트트레이(110)의 반도체소자를 테스트 조건에 따라 예열(豫熱) 또는 예냉(豫冷)시키기 위해 마련된다.
테스트챔버(140)는 소크챔버(130)를 거쳐 테스트위치(TP)로 온 테스트트레이(110)의 반도체소자를 테스트하기 위해 마련된다.
푸싱장치(150)는 테스트챔버(140) 내에 있는 테스트트레이(110)를 테스터의 인터페이스보드(200) 측으로 민다. 이에 따라 테스트트레이(110)에 실린 반도체소자들이 인터페이스보드(200)에 전기적으로 연결된다. 물론, 배경기술에서처럼 푸싱장치(150)는 푸셔, 푸셔설치판 및 이동원(153)을 가진다.
디소크챔버(160)는 테스트챔버(140)로부터 온 테스트트레이(110)의 반도체소자를 상온(常溫)으로 회귀시키기 위해 마련된다.
언로딩장치(170)는 디소크챔버(160)로부터 언로딩위치(UP)로 온 테스트트레이(110)의 반도체소자를 언로딩(unloading)시킨다. 이 때, 언로딩장치(170)는 반도체소자들을 테스트 등급별로 분류하여 고객트레이(CT2, CT3, CT4)에 적재한다.
반도체소자의 표면에 형성된 차폐층의 불량 여부는 저항 측정을 통해 확인될 수도 있다. 즉, 반도체소자의 표면 저항이 기준 이상인지 이하인지에 따라 차폐층의 불량 여부를 확인할 수 있는 것이다.
따라서 테스트핸들러(100)는 반도체소자의 표면에 전기적으로 접촉할 수 있는 접촉부분을 가질 수도 있다. 접촉부분은 반도체소자의 표면 저항을 측정하는 데 이용된다. 이러한 접촉부분은 테스트트레이(110)나 푸싱장치(150)와 같은 부속품에 선택적으로 구성될 수도 있다.
테스트핸들러(100)에 표면 저항을 측정하기 위한 접촉부분이 구비된 경우, 언로딩장치(150)의 분류 작동이 다양해 질 수 있다. 예를 들면, 도1에서 전기적 특성 테스트에서 불량 처리된 반도체소자는 부호 CT3의 고객트레이에 분류시키고, 표면 저항 측정에서 불량 처리된 반도체소자는 부호 CT4의 고객트레이에 분류시키며, 표면 저항 측정과 전기적 특성 테스트 모두 불량 처리된 반도체소자는 부호 CT5의 고객트레이에 분류시킬 수 있다. 물론, 전기적 특성 테스트에서의 불량 여부와 표면 저항 측정에서의 불량 여부를 구분하지 않고 전체적인 불량 여부만으로 분류시킬 수도 있다.
한편, 인터페이스보드(200)는 테스트소켓(210) 및 소켓설치판(220)을 포함한다.
테스트소켓(210)은 반도체소자의 인출단자들에 전기적으로 연결되는 다수의 테스트단자를 가진다.
소켓설치판(220)에는 테스트소켓(210)들이 설치된다.
그리고 본 발명에 따른 인터페이스보드(200)는 측정단자를 더 가질 수도 있다. 측정단자는 반도체소자의 표면 저항을 측정하기 위한 신호를 출력한다. 이러한 측정단자는 포고핀의 형태로 구비될 수 있다.
위와 같은 기본 구성을 가지는 테스트핸들러(100)와 인터페이스보드(200)의 구체적인 실시예들에 대하여 설명한다.
<제1 실시예>
도3은 제1 실시예의 특징 부분에 대한 개념도이다.
본 실시예에서는 접촉부분이 푸싱장치(150)의 푸셔(151)에 설치되고, 측정단자(MT)는 인터페이스보드(200)의 테스트소켓(210)에 설치된다.
푸셔(151)에는 접촉단자(CT)와 연결회로(CC)가 설치된다. 여기서 접촉단자(CT)와 연결회로(CC)는 테스트핸들러(100)에 구비되는 접촉부분이다.
접촉단자(CT)는 반도체소자(D)의 표면에 접촉된다. 접촉단자(CT)는 포고핀의 형태로 구비될 수 있다.
연결회로(CC)는 접촉단자(CT)를 인터페이스보드(200)의 측정단자(MT)에 전기적으로 연결시키기 위해 구비된다.
도4는 반도체소자(D)가 테스트소켓(210)에 전기적으로 연결된 상태를 도시하고 있다.
인서트(111)에 안착된 반도체소자(D)의 인출단자(OT)들은 테스트소켓(210)의 테스트단자(TT)들에 전기적으로 연결된다. 그리고 푸셔(151)에 설치된 접촉단자(CT)는 반도체소자(D)의 표면에 접촉되고, 측정단자(MT)는 연결회로(CC)에 접촉된다. 따라서 테스터에 의해 반도체소자의 전기적 특성과 표면 저항의 테스트가 함께 이루어진다.
<제2 실시예>
도5는 제2 실시예의 특징 부분에 대한 개념도이다.
본 실시예에서는 접촉부분으로서 인서트(111)의 유지레버(111a)가 활용된다. 여기서 유지레버(111a)는 테스트핸들러(100)에 구비되는 접촉부분이다.
유지레버(111a)는 전도성재질의 금속으로 구비된다. 이러한 유지레버(111a)는 회전점(LP)을 기준으로 양 측에 유지단(HP)과 접촉단(CP)을 가진다.
유지단(HP)은 인서트바디(111c)의 안착홈(S)에 안착된 반도체소자(D)를 유지시키거나 유지를 해제한다. 물론, 탄성부재(111b)는 반도체소자(D)를 안착홈(S)에 유지시키도록 하는 방향으로 유지레버(111a)에 탄성력을 가한다. 그리고 유지단(HP)은 반도체소자의 표면에 접촉된다.
접촉단(CP)은 안착홈(S)의 바깥 측으로 돌출된다. 이러한 접촉단(CP)은 측정단자(MT)에 접촉되기 위해 마련된다.
도6은 반도체소자(D)가 테스트소켓(210)에 전기적으로 연결된 상태를 도시하고 있다. 즉, 인터페이스보드(200)의 측정단자(MT)는 유지레버(111a)를 통해 반도체소자(D)의 표면에 연결될 수 있다.
참고로 유지레버(111a)는 반도체소자(D)에 접촉되는 부분과 측정단자(MT)에 접촉되는 부분만 전도성재질이고, 양 측을 연결하는 배선을 가지도록 구현될 수도 있다. 즉, 유지레버(111a)가 반도체소자(D)의 표면과 측정단자(MT)를 전기적으로 연결시킬 수만 있으면 족하다.
<제3 실시예>
도7은 제3 실시예의 특징 부분에 대한 개념도이다.
본 실시예에서는 인터페이스보드(200)의 측정단자(MT)에 특징이 있다.
측정단자(MT)는 그 끝단에 접속단(MTa)을 가진다. 양 접속단(MTa)은 서로 마주보는 방향으로 기울어진 상태를 유지한다.
도8은 반도체소자(D)가 테스트소켓(210)에 전기적으로 연결된 상태를 도시하고 있다.
본 실시예에서는 푸셔(151)에 의해 인서트(111)가 테스트소켓(210) 측으로 이동하면서 접속단(MTa)에 외력을 가한다. 따라서 접속단(MTa)이 반도체소자(D)의 표면에 직접 접속된다.
본 실시예에서의 접속단(MTa)은 휘어진 후 탄성 복원되는 경우를 상정하였다. 그러나 도9에서와 같이 측정단자(MT)의 접속단(MTa)이 외력에 의해 회전된 후 복원스프링(RS)에 의해 탄성 복원될 수 있도록 구비될 수도 있다.
<제4 실시예>
도10은 제4 실시예의 특징 부분에 대한 개념도이다.
본 실시예에서는 푸싱장치(150)의 푸셔설치판(152)에 설치되는 연결단자(LT)를 더 구비한다. 연결단자(LT)는 연결회로(CC)를 통해 푸셔(151)에 설치된 접촉단자(CT)와 전기적으로 연결된다. 그리고 측정단자(MT)는 인터페이스보드(200)의 소켓설치판(220)에 설치된다. 여기서 연결단자(LT)와 측정단자(MT)는 서로 대응되는 지점에 위치한다. 따라서 측정단자(MT)는 테스트소켓(210)과 별개로 독립되게 설치된다. 물론 도면에서와 같이 여러 개의 연결단자(LT)나 여러 개의 측정단자(MT)는 각각 하나의 소켓으로 묶여 함께 구비되는 것이 바람직하다.
도11은 반도체소자(D)가 테스트소켓(210)에 전기적으로 연결된 상태를 도시하고 있다.
푸셔(151)에 설치된 접촉단자(CT)는 반도체소자(D)의 표면에 접촉되고, 측정단자(MT)는 연결단자(LT)에 접속된다. 물론 접촉단자(CT)와 연결단자(LT)는 연결회로(CC)에 의해 연결된다.
본 실시예에서는 접촉단자(CT), 연결회로(CC) 및 연결단자(LT)가 테스트핸들러(100)에 구비되는 접촉부분이 된다.
위의 실시예들에서 접촉단자(CT)와 측정단자(MT)는 접촉 오류를 방지하기 위해 예를 들면 켈빈 프로브(Kelvin probe) 구조로 적용될 수 있다.
그리고 위의 제1 실시예, 제2 실시예 및 제4 실시예는 테스트핸들러(100)에 선택적으로 적용될 수 있다.
참고로 상술한 실시예에서는 반도체소자의 전기적 특성 테스트와 반도체소자의 표면 저항 측정을 함께 수행하는 것을 설명하고 있다. 그러나 장비의 운용에 따라서는 반도체소자의 표면 저항 측정과 반도체소자의 전기적 특성 테스트를 선택적으로 수행하도록 할 수도 있다. 즉, 반도체소자의 전기적 특성 테스트와 표면 저항 측정을 병행하거나, 반도체소자의 전기적 특성 테스트와 표면 저항 측정 중 어느 하나만 선택적으로 수행하는 운용 방식을 취할 수 있다.
한편, 위의 실시예들은 테스터가 전기특성 테스트용 신호와 표면 저항 측정용 신호를 함께 출력시키는 경우를 가정하였다.
그러나 실시하기에 따라서는 도12에서와 같이 테스터(TESTER)와는 다른 측정기(RTA)를 구비할 수도 있다. 측정기(RTA)는 반도체소자의 표면 저항을 측정하기 위한 신호를 출력한다. 이러한 예에서는 제1 실시예, 제2 실시예 및 제4 실시예에서 제시된 테스트핸들러(100)의 접촉부분은 측정기(RTA)와 관계된다. 따라서 인터페이스보드(200)에는 측정단자가 구비되지 않는다.
또한, 상기한 실시예들에서는 접촉부분이 테스트트레이(110)나 푸싱장치(150)에 구성되는 예들만을 설명하고 있다. 그러나 실시하기에 따라서는 접촉부분이 테스트핸들러(100)의 다른 부속품들에 설치될 수도 있을 것이다. 물론, 접촉부분이 테스트핸들러(100)의 기존 부속품들과는 별개로 독립적으로 구비될 수도 있을 것이다. 예를 들면, 도13에서는 로딩장치나 언로딩장치에 구비되는 픽커(P)에 접촉단자(CT)를 구비시킬 수 있다. 여기서 픽커(P)는 진공 흡착에 의해 반도체소자(D)를 파지하거나 파지를 해제하는 소자이다. 도13과 같은 실시예에서는 반도체소자(D)의 전기적 특성 테스트와 표면 저항 측정이 동시에 수행되지 않고, 시간 간격을 두고 별도로 수행된다.
상술한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌다. 그러나 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이다. 따라서 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 된다.
100 : 테스트핸들러
110 : 테스트트레이
111 : 인서트
111a : 유지레버 111b : 탄성부재
111c : 인서트바디
S : 안착홈 HP : 유지단
CP : 접촉단
112 : 설치프레임
120 : 로딩장치
150 : 푸싱장치
151 : 푸셔 152 : 푸셔설치판
153 : 이동원
170 : 언로딩장치
CT : 접촉단자 CC : 연결회로
200 : 인터페이스보드
210 : 테스트소켓
220 : 소켓설치판
MT : 측정단자
MTa : 접속단

Claims (10)

  1. 폐쇄된 경로를 따라 순환하며 설치판과 인서트로 이루어진 테스트트레이의 인서트 안착된 반도체소자를 테스터의 인터페이스보드에 구비된 테스트소켓에 대향하여 지지함으로써 반도체소자를 상기 테스트소켓에 전기적으로 연결시키는 푸셔;
    상기 푸셔가 설치되는 푸셔설치판;
    상기 푸셔설치판을 상기 인터페이스보드 측으로 이동시키는 이동원;
    상기 푸셔에 의해 상기 테스트소켓에 전기적으로 연결된 반도체소자의 표면에 접촉되며, 상기 푸셔에 설치되는 접촉단자; 및
    상기 접촉단자를 반도체소자의 표면에 있는 차폐층의 저항을 측정하기 위한 신호를 출력하는 상기 인터페이스보드의 테스트소켓에 구비된 측정단자에 전기적으로 연결시키며, 상기 푸셔에 설치되는 연결회로; 를 포함하며
    상기 인서트는 반도체소자가 안착되는 안착홈이 형성된 인서트바디, 상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키는 유지레버 및 상기 유지레버가 반도체소자를 상기 안착홈에 유지시키도록 하는 방향으로 탄성력을 가하는 탄성부재를 가지며,
    상기 인서트는 반도체소자가 상기 유지레버에 의해 상기 안착홈에 유지된 상태에서 상기 푸셔와 상기 테스트소켓 사이에 배치되며,
    상기 접촉단자는 상기 인서트를 통과하여 상기 연결회로에 전기적으로 연결되고,
    상기 인서트에 안착된 반도체소자의 인출단자들은 상기 테스트소켓의 테스트단자들에 전기적으로 연결되고, 상기 측정단자는 상기 연결회로에 전기적으로 연결되어서 테스터에 의해 반도체소자의 전기적 특성과 표면 저항의 테스트가 함께 이루어지며, 표면 저항의 테스트를 통해 차폐층 형성의 불량여부를 판단할 수 있게 하는 것을 특징으로 하는
    테스트핸들러용 푸싱장치.
  2. 폐쇄된 경로를 따라 순환하며 설치판과 인서트로 이루어진 테스트트레이의 인서트 안착된 반도체소자를 테스터의 인터페이스보드에 구비된 테스트소켓에 대향하여 지지함으로써 반도체소자를 상기 테스트소켓에 전기적으로 연결시키는 푸셔;
    상기 푸셔가 설치되는 푸셔설치판;
    상기 푸셔설치판을 상기 인터페이스보드 측으로 이동시키는 이동원;
    상기 푸셔에 의해 상기 테스트소켓에 전기적으로 연결된 반도체소자의 표면에 접촉되며, 상기 푸셔에 설치되는 접촉단자; 및
    상기 접촉단자를 반도체소자의 표면에 있는 차폐층의 저항을 측정하기 위한 신호를 출력하는 상기 인터페이스보드의 측정단자에 전기적으로 연결시키기 위한 연결단자;
    상기 접촉단자와 상기 연결단자를 전기적으로 연결시키며, 상기 푸셔설치판에 설치되는 연결회로; 를 포함하며,
    상기 인서트는 반도체소자가 안착되는 안착홈이 형성된 인서트바디, 상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키는 유지레버 및 상기 유지레버가 반도체소자를 상기 안착홈에 유지시키도록 하는 방향으로 탄성력을 가하는 탄성부재를 가지며,
    상기 인서트는 반도체소자가 상기 유지레버에 의해 상기 안착홈에 유지된 상태에서 상기 푸셔와 상기 테스트소켓 사이에 배치되고,
    상기 인서트에 안착된 반도체소자의 인출단자들은 상기 테스트소켓의 테스트단자들에 전기적으로 연결되고, 상기 측정단자는 상기 연결회로에 전기적으로 연결되어서 테스터에 의해 반도체소자의 전기적 특성과 표면 저항의 테스트가 함께 이루어지며, 표면 저항의 테스트를 통해 차폐층 형성의 불량여부를 판단할 수 있게 하는 것을 특징으로 하는
    테스트핸들러용 푸싱장치.
  3. 삭제
  4. 반도체소자가 안착될 수 있으며, 다수의 이송장치에 의해 정해진 폐쇄경로를 순환하며, 설치판과 인서트로 이루어진 테스트트레이;
    상기 테스트트레이에 반도체소자를 로딩(loading)시키는 로딩장치;
    상기 로딩장치에 의해 상기 테스트트레이에 로딩된 반도체소자를 테스터와 전기적으로 연결시키기 위해 상기 테스트트레이를 테스터의 인터페이스보드 측으로 미는 푸싱장치; 및
    로딩되어 있는 반도체소자들의 테스트가 완료된 테스트트레이로부터 반도체소자를 언로딩(unloading)시키는 언로딩장치; 를 포함하며,
    상기 푸싱장치는 제1항 내지 제2항 중 어느 한 항에 따른 테스트핸들러용 푸싱장치인 것을 특징으로 하는
    테스트핸들러.
  5. 차폐층이 형성된 반도체소자에 전기적으로 연결되는 테스트소켓;
    상기 테스트소켓이 설치되는 소켓설치판; 및
    상기 차폐층이 형성된 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자; 를 포함하며,
    상기 차폐층이 형성된 반도체소자의 전기적 특성 검사와 상기 차폐층에 대한 표면저항을 측정할 수 있는 상기 반도체소자는 테스트트레이의 인서트에 안착된 상태에서 상기 반도체소자의 인출단자가 테스트소켓과 전기적으로 연결되고, 상기 인서트는 반도체소자가 안착되는 안착홈이 형성된 인서트바디, 상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키는 유지레버 및 상기 유지레버가 반도체소자를 상기 안착홈에 유지시키도록 하는 방향으로 탄성력을 가하는 탄성부재를 가지며,
    상기 측정단자는 푸싱장치의 푸셔 또는 테스트트레이의 인서트에 의해서 상기 차폐층에 전기적으로 연결됨으로써, 상기 인서트에 안착된 반도체소자가 테스터에 의해 반도체소자의 전기적 특성과 표면 저항의 테스트가 함께 이루어지며, 표면 저항의 테스트를 통해 차폐층 형성의 불량여부를 판단할 수 있게 하며 상기 측정단자는 상기 테스트소켓에 설치되는 것을 특징으로 하는
    테스터용 인터페이스보드.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 반도체소자가 안착될 수 있는 안착홈을 가지는 인서트; 및
    상기 인서트가 설치되는 설치프레임; 을 포함하고,
    상기 인서트는,
    상기 안착홈이 형성된 인서트바디;
    상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키거나 유지를 해제하며, 반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 반도체소자의 표면을 전기적으로 연결시키는 유지레버; 및
    상기 유지레버가 반도체소자를 상기 안착홈에 유지시키도록 하는 방향으로 탄성력을 가하는 탄성부재; 를 포함하며,
    상기 유지레버는,
    상기 안착홈에 안착된 반도체소자를 상기 안착홈에 유지시키거나 유지를 해제하며, 반도체소자의 유지 시에 반도체소자의 표면에 접촉되는 유지단; 및
    반도체소자의 표면 저항을 측정하기 위한 신호를 출력하는 측정단자에 접촉되는 접촉단; 을 포함하는 것을 특징으로 하는
    테스트핸들러용 테스트트레이.
  10. 반도체소자가 안착될 수 있으며, 다수의 이송장치에 의해 정해진 폐쇄경로를 순환하는 테스트트레이;
    상기 테스트트레이에 반도체소자를 로딩(loading)시키는 로딩장치;
    상기 로딩장치에 의해 상기 테스트트레이에 로딩된 반도체소자를 테스터와 전기적으로 연결시키기 위해 상기 테스트트레이를 테스터의 인터페이스보드 측으로 미는 푸싱장치; 및
    로딩되어 있는 반도체소자들의 테스트가 완료된 테스트트레이로부터 반도체소자를 언로딩(unloading)시키는 언로딩장치; 를 포함하며,
    상기 테스트트레이는 제9항에 따른 테스트핸들러용 테스트트레이인 것을 특징으로 하는
    테스트핸들러.



KR1020140042815A 2014-04-10 2014-04-10 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드 KR102102830B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140042815A KR102102830B1 (ko) 2014-04-10 2014-04-10 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드
CN201510144784.XA CN104971908B (zh) 2014-04-10 2015-03-30 测试分选机及其推进装置、测试托盘以及测试机用接口板
TW104110738A TWI549219B (zh) 2014-04-10 2015-04-01 Test sorting machine and its propulsion device, test tray and test machine interface board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140042815A KR102102830B1 (ko) 2014-04-10 2014-04-10 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드

Publications (2)

Publication Number Publication Date
KR20150117732A KR20150117732A (ko) 2015-10-21
KR102102830B1 true KR102102830B1 (ko) 2020-04-23

Family

ID=54269190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140042815A KR102102830B1 (ko) 2014-04-10 2014-04-10 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드

Country Status (3)

Country Link
KR (1) KR102102830B1 (ko)
CN (1) CN104971908B (ko)
TW (1) TWI549219B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102470315B1 (ko) * 2016-01-29 2022-11-25 (주)테크윙 테스트핸들러용 인서트
KR102473315B1 (ko) * 2016-02-19 2022-12-02 (주)테크윙 전자부품 테스트용 핸들러의 가압장치
KR102664951B1 (ko) * 2016-09-09 2024-05-10 (주)테크윙 전자부품 테스트용 핸들러
CN107931154B (zh) * 2016-10-13 2019-07-26 泰克元有限公司 电子部件测试用分选机及其示教点调整方法
TWI631066B (zh) * 2016-12-23 2018-08-01 典泰科技股份有限公司 Bundling mechanism for strapping Tray disc fixing strap
CN108325863B (zh) * 2018-01-19 2019-10-18 温州职业技术学院 半导体制冷片综合测试设备的分拣装置
CN109013402B (zh) * 2018-09-26 2020-08-07 通富微电子股份有限公司 一种半导体测试系统、测试分选机、测试机
KR102642193B1 (ko) 2018-10-24 2024-03-05 삼성전자주식회사 반도체 소자 테스트 장치, 방법 및 테스트 핸들러
KR20200071357A (ko) * 2018-12-11 2020-06-19 (주)테크윙 전자부품 테스트용 핸들러
KR102185035B1 (ko) * 2019-07-02 2020-12-01 세메스 주식회사 반도체 패키지 테스트 장치
JP6685526B1 (ja) * 2019-10-11 2020-04-22 ハイソル株式会社 プローバ装置、及び計測用治具
KR102144806B1 (ko) * 2020-04-24 2020-08-14 티씨에스 주식회사 전자부품 검사장치용 소켓
KR20210156053A (ko) * 2020-06-17 2021-12-24 (주)테크윙 전자부품 테스트용 핸들링시스템
CN116273994B (zh) * 2023-05-26 2023-07-21 北京京瀚禹电子工程技术有限公司 一种具有智能上料分拣功能的电器老炼测试设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946866B2 (en) 2003-05-30 2005-09-20 Lsi Logic Corporation Measurement of package interconnect impedance using tester and supporting tester
JP2007163463A (ja) * 2005-11-16 2007-06-28 Matsushita Electric Ind Co Ltd 検査装置および検査方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325052A (en) * 1990-11-30 1994-06-28 Tokyo Electron Yamanashi Limited Probe apparatus
JP4018254B2 (ja) * 1998-08-20 2007-12-05 株式会社アドバンテスト 電子部品の試験方法
JP2008076308A (ja) * 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
KR101341566B1 (ko) * 2007-07-10 2013-12-16 삼성전자주식회사 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법
KR101532952B1 (ko) * 2010-06-23 2015-07-01 (주)테크윙 테스트핸들러용 인서트 및 조작장치
KR101559419B1 (ko) * 2011-12-27 2015-10-13 (주)테크윙 테스트핸들러

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946866B2 (en) 2003-05-30 2005-09-20 Lsi Logic Corporation Measurement of package interconnect impedance using tester and supporting tester
JP2007163463A (ja) * 2005-11-16 2007-06-28 Matsushita Electric Ind Co Ltd 検査装置および検査方法

Also Published As

Publication number Publication date
KR20150117732A (ko) 2015-10-21
CN104971908A (zh) 2015-10-14
CN104971908B (zh) 2019-04-19
TW201539637A (zh) 2015-10-16
TWI549219B (zh) 2016-09-11

Similar Documents

Publication Publication Date Title
KR102102830B1 (ko) 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드
US7068039B2 (en) Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same
US11187747B2 (en) Inspection system and malfunction analysis/prediction method for inspection system
US8922233B2 (en) Apparatus for testing a semiconductor device and method of testing a semiconductor device
US7281181B2 (en) Systems, methods and computer programs for calibrating an automated circuit test system
JP4571076B2 (ja) 半導体装置の検査装置
CN110431431A (zh) 检查装置的诊断方法和检查系统
KR101731000B1 (ko) 회로 기판 검사용 프로브 유닛 및 회로 기판 검사 장치
CN108254671B (zh) 基于内插器的测试程序评估
KR20180001918A (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
TW201350885A (zh) 凱爾文感測探針校準
AU2018278163A1 (en) Reflectometry system for detecting faults on a hardened multipoint connector of an electrical network
US6894513B2 (en) Multipoint plane measurement probe and methods of characterization and manufacturing using same
KR20170119452A (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
JP2014020815A (ja) 基板検査装置および基板検査方法
KR101388246B1 (ko) 웨이퍼 수준 패키지의 테스트가 가능한 반도체 패키지 테스트용 소켓
JPH0513524A (ja) 半導体素子の検査方法
JPH039280A (ja) Ｉｃの検査方法
JP4863786B2 (ja) 接触試験装置および接触試験方法
KR102635806B1 (ko) 테스트 핸들러의 인서트 검사 방법
US20130335108A1 (en) Device and method for testing electronic component devices on a carrier or a substrate
US20060103369A1 (en) Apparatus and method for making ground connection
US7631420B2 (en) Apparatus for a wire wrapping process
NL2009490C2 (en) Testing device for printed circuit boards.
JP2014002140A (ja) 基板検査用ピン

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant