KR101388246B1 - 웨이퍼 수준 패키지의 테스트가 가능한 반도체 패키지 테스트용 소켓 - Google Patents

Abstract

본 발명은 반도체 패키지 테스트용 소켓에 있어서,
테스트하고자 하는 웨이퍼 수준의 패키지를 일렬 혹은 복수열로 로딩하는 패키지 안착부가 일렬 혹은 복수열로 형성된 어뎁터를 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 소켓을 제공한다.

Description

웨이퍼 수준 패키지의 테스트가 가능한 반도체 패키지 테스트용 소켓{SEMICONDUCTOR DEVICE TEST SOCKET CAPABLE OF TESTING WAFER LEVEL PACKAGE}

본 발명은 반도체 디바이스 테스트소켓에 관한 것으로, 보다 상세하게는 반도체 패키지의 성능 테스트에 있어서 다이싱되어진 개별 패키지 단위로 검사하지 않고, 다이싱 이전 단계의 웨이퍼 수준의 반도체 패키지를 대상으로 동시에 성능 테스트를 수행할 수 있어 대량의 패키지에 대한 신속한 테스트가 가능한 반도체 패키지 테스트용 소켓에 관한 것이다.

일반적으로, IC 장치나 IC 패키지 등과 같은 표면 실장형 반도체 장치는 LGA(Land Grid Array), BGA(Ball Grid Array), CSP(Chip Sized Package) 타입 등으로 이루어져 있으며, 이들은 고객에게 출하되기 전에 신뢰성 확인을 위해 번인 테스트(burn-in test) 등의 소정의 테스트를 거치게 된다.

예를 들어 번인 테스트는 반도체 디바이스가 해당 전자기기에 적용되기 전에 해당 반도체 디바이스에 대해 평상시의 작동조건보다 높은 온도와 전압을 가했을 경우 해당 반도체 디바이스가 그러한 조건을 만족시키는 지의 여부를 가리는 과정을 말한다.

이와 같이 반도체 디바이스의 테스트 공정에서 디바이스의 내구성 및 신뢰성을 검증하기 위하여 반도체 디바이스를 번인소켓과 같은 테스트소켓에 장착하고, 이를 DUT(Device under Test) 보드에 결합한 후 특정한 조건하에(예를 들어, 번인테스트의 경우 120℃ 부근의 고온에서) 테스트 보드와 전기적으로 연결하여 테스트를 수행하게 된다.

종래 반도체 디바이스(패키지)의 테스트를 위한 장치로 도 1에 도시된 바와 같이, 파츠피더(10), 로딩장치(20), 테스터부(30) 및 패키지 자동공급장치(40)로 이루어진 테스트 장치가 사용되어 왔다.

동 장치에 의하면 파츠피더(10) 혹은 패키지 자동공급장치(40)를 통해 패키지가 로딩장치(20)에 공급되고, 로딩장치(20)은 턴테이블(31)과 그 위에 형성된 안착부(32)로 구성된 테스터부(30)에 패키지를 로딩한다. 패키지는 로딩장치(20)에 의해 안착부(32)에 로딩된 후 테스트가 이루어지게 된다.

하지만, 이와 같이 종래 통상적으로 사용되어지는 테스트 장치는 개별 패키지 단위마다 하나의 안착부(소켓)에 패키지를 로딩하고, 테스트를 거쳐야 한다. 즉, 종래에는 패키지 단위마다 개별적으로 모두 웨이퍼 상에서 전부 다이싱한 후에 이송하여 소켓에 안착시키고, 각 테스트 소켓 마다 테스트 작업을 수행하여 양품과 불량품을 선별하여야 하므로 테스트에 소요되는 시간이 많고, 작업량이 많은 문제가 지적된다.

본 발명은 상기한 바와 같은 종래기술이 가지는 문제를 해결하기 위해 안출된 것으로, 그 목적은 반도체 패키지의 성능 테스트에 있어서 다이싱되어진 개별 패키지 단위로 검사하지 않고, 다이싱 이전 단계의 웨이퍼 수준의 반도체 패키지를 대상으로 동시에 성능 테스트를 수행할 수 있어 대량의 패키지에 대한 신속한 테스트가 가능한 반도체 패키지 테스트용 소켓을 제공함에 있다.

상기한 바와 같은 본 발명의 기술적 과제는 다음과 같은 수단에 의해 달성되어진다.

(1) 반도체 패키지 테스트용 소켓에 있어서,

테스트하고자 하는 웨이퍼 수준의 패키지를 일렬 혹은 복수열로 로딩하는 패키지 안착부가 일렬 혹은 복수열로 형성된 어뎁터를 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

(2) 상기 (1)에 있어서,

상기 어뎁터 상부에 결합되며, 어뎁터의 안착부가 노출되는 개구부가 형성된 커버부재;

상기 어뎁터 하부에 결합되어 어뎁터가 재치되는 중간부재;

상기 중간부재의 하부에 결합되고, 컨택핀의 하단이 고정되어지는 베이스부재;를 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

(3) 상기 (2)에 있어서,

상기 커버부재의 일측 표면에 정렬핀이 형성된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

(4) 상기 (2)에 있어서,

상기 어뎁터와 중간부재의 사이에 결합되어 반도체 패키지가 로딩시 어뎁터에 가해지는 충격을 완화시키는 탄성부재가 더 포함된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.

상기와 같이 본 발명에 의하면, 반도체 패키지의 성능 테스트에 있어서 다이싱되어진 개별 패키지 단위로 검사하지 않고, 다이싱 이전 단계의 웨이퍼 수준의 반도체 패키지를 대상으로 동시에 성능 테스트를 수행할 수 있어 대량의 패키지에 대한 신속한 테스트가 가능하다.

도 1은 종래 일반적인 반도체 디바이스 테스트 소켓의 구성도
도 2는 본 발명에 따른 반도체 디바이스 테스트 소켓의 분해사시도
도 3은 본 발명에 따른 반도체 디바이스 테스트 소켓에 반도체 디바이스를 로딩한 상태의 예시도
도 4 및 5는 본 발명에 따른 반도체 디바이스 테스트 소켓의 실시예

본 발명은 반도체 패키지 테스트용 소켓에 있어서,

테스트하고자 하는 웨이퍼 수준의 패키지를 일렬 혹은 복수열로 로딩하는 패키지 안착부가 일렬 혹은 복수열로 형성된 어뎁터를 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 소켓을 제공한다.

이하 본 발명의 내용을 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.

도 2는 본 발명에 따른 반도체 패키지 테스트용 소켓의 분해사시도를 나타낸다.

상기 본 발명에 따른 반도체 패키지 테스트용 소켓은 검사하고자 하는 패키지를 동시에 로딩하여 그 하부단자와 컨택핀의 상단을 전기적으로 접촉시켜주는 어뎁터를 포함한다. 보다 구체적으로 도 2에 도시된 바와 같이 본 발명에서는 테스트하고자 하는 웨이퍼 수준의 패키지를 일렬 혹은 복수열로 로딩하는 패키지 안착부(111)가 일렬 혹은 복수열로 형성된 어뎁터(110)를 포함한다.

상기와 같이 패키지 안착부(111)는 일렬 혹은 복수열로 어뎁터(110) 상에 형성되어짐에 따라 웨이퍼 수준의 패키지를 다이싱하기 이전 단계에서 일괄적으로 동시에 로딩하여 테스트하는 것이 가능하다.

상기 어뎁터(110)의 안착부(111)은 컨택핀의 상단이 관통할 수 있도록 제1관통홀(110a)가 형성되어 있다.

또한, 본 발명에 따른 반도체 패키지 테스트용 소켓은 상기 어뎁터(110) 상부에 결합되며, 어뎁터의 안착부(111)가 노출되는 개구부(100b)가 형성된 커버부재(100)를 포함한다.

상기 커버부재(100)는 어뎁터(110) 상에 결합되어 테스트하고자 하는 반도체 디바이스가 어뎁터의 안착부(111)에 정확하게 정렬하여 로딩할 수 있도록 해주며, 이를 위해 바람직하게는 그 일측 표면에 정렬핀(100a)이 형성된다.

따라서, 반도체 패키지가 형성된 웨이퍼의 일측에 고정홈(300a)을 두어 상기 커버부재(100)의 정렬핀(100a)이 삽입될 수 있도록 하며, 이들 고정홈과 정렬핀의 결합에 의해 반도체 디바이스가 어뎁터의 안착부(111)에 정확하게 정렬하여 로딩될 수 있도록 해준다.

본 발명의 반도체 패키지 테스트용 소켓은 상기 어뎁터(110) 하부에 결합되어 어뎁터(110)가 재치되어지는 중간부재(120)를 더 포함하는 것이 바람직하다.

상기 중간부재(120)는 어뎁터(110)를 하부에서 지지하되, 완충작용을 제공할 수 있도록 하는 것이 바람직하다. 이를 위해 상기 중간부재(120)의 상면과 상기 어뎁터(110)의 하면의 사이에 탄성부재(130)를 매개할 수 있다. 이에 의해 상기 어뎁터(110)에 테스트하고자 하는 반도체 패키지(310)가 로딩시 어뎁터(110)에 가해지는 충격을 완화시킬 수 있다.

또한, 상기 중간부재(120)는 컨택핀(150)이 관통할 수 있도록 제2관통홀(120a)이 형성되어 베이스부재(140)에 고정된 컨택핀(150)이 관통하여 컨택핀의 상단이 상기 어뎁터의 안착부(111)의 제1관통홀에 통과될 수 있도록 해준다.

본 발명에 따른 반도체 패키지 테스트용 소켓은 상기 중간부재(120)의 하부에 결합되고, 컨택핀(150)의 하단이 고정되어지는 베이스부재(140)를 포함한다.

상기 베이스부재(140)는 그 상면에 컨택핀(150)을 하부에서 지지하고, 하단이 관통하여 테스트보드(미도시)와 전기적으로 접촉할 수 있도록 제3관통홀(140a)이 형성되어 있다.

도 3은 본 발명에 따른 반도체 디바이스 테스트 소켓에 반도체 디바이스를 로딩한 상태의 예시도이다.

웨이퍼 수준의 패키지(300)를 캐리어 혹은 픽업(미도시) 등을 이용하여 본 발명에 따른 반도체 패키지 테스트용 소켓의 상부로 이동시키고, 웨이퍼 수준의 패키지의 일측에 형성된 결합홈(300a)을 반도체 디바이스 테스트 소켓의 정렬핀(100a)에 삽입하여 위치를 정렬시킨다.

이에 의해 복수개의 개별 패키지(310) 들은 어뎁터(110) 상의 안착부(111)에 정확하게 동시에 로딩이 되어지고, 각 패키지의 하단에 형성된 하부단자(예로, 볼단자)는 안착부의 제1관통홀(110a)을 관통한 컨택핀(150)의 상단 접촉부와 전기적으로 접촉할 수 있게 된다.

도 4 및 도 5에 도시된 바와 같이 본 발명에 따른 반도체 패키지 테스트용 소켓은 테스트하고자 하는 웨이퍼 수준의 패키지를 구성하는 각 패키지를 복수개의 열을 동시에 로딩할 수 있도록 다양한 형태로 구현되어질 수 있다.

상기와 같이 본 발명에 의하면, 반도체 패키지의 성능 테스트에 있어서 다이싱되어진 개별 패키지 단위로 검사하지 않고, 다이싱 이전 단계의 웨이퍼 수준의 반도체 패키지를 대상으로 동시에 성능 테스트를 수행할 수 있어 대량의 패키지에 대한 신속한 테스트가 가능한 장점을 제공한다.

이상, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 커버부재
100a: 정렬핀
100b: 개구부
110: 어뎁터
110a: 제1관통홀
111: 안착부
120: 중간부재
120a: 제2관통홀
130: 탄성부재
140: 베이스부재
140a: 제3관통홀
150: 컨택핀

Claims (4)

1. 반도체 패키지 테스트용 소켓에 있어서,
   테스트하고자 하는 다이싱 이전 단계의 복수개의 반도체 패키지를 일렬 혹은 복수열로 로딩하는 패키지 안착부가 일렬 혹은 복수열로 형성된 어뎁터;
   상기 어뎁터 상부에 결합되며, 어뎁터의 안착부가 노출되는 개구부가 형성된 커버부재;
   상기 어뎁터 하부에 결합되어 어뎁터가 재치되는 중간부재; 및
   상기 중간부재의 하부에 결합되고, 컨택핀의 하단이 고정되어지는 베이스부재;를 포함하는 것을 특징으로 하는 반도체 패키지 테스트용 소켓.
2. 삭제
3. 제 1항에 있어서,
   상기 커버부재의 일측 표면에 정렬핀이 형성된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.
4. 제 1항에 있어서,
   상기 어뎁터와 중간부재의 사이에 결합되어 반도체 패키지가 로딩시 어뎁터에 가해지는 충격을 완화시키는 탄성부재가 더 포함된 것을 특징으로 하는 반도체 패키지 테스트용 소켓.
   

Images