CN108254671B - 基于内插器的测试程序评估 - Google Patents

基于内插器的测试程序评估 Download PDF

Info

Publication number
CN108254671B
CN108254671B CN201711315985.7A CN201711315985A CN108254671B CN 108254671 B CN108254671 B CN 108254671B CN 201711315985 A CN201711315985 A CN 201711315985A CN 108254671 B CN108254671 B CN 108254671B
Authority
CN
China
Prior art keywords
test
integrated circuit
circuit device
switch
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711315985.7A
Other languages
English (en)
Other versions
CN108254671A (zh
Inventor
C·P·昂
H·S·贾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108254671A publication Critical patent/CN108254671A/zh
Application granted granted Critical
Publication of CN108254671B publication Critical patent/CN108254671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请涉及基于内插器的测试程序评估。一个示例包括测试系统(100)，该测试系统包含印刷电路板(102)和切换内插器板(104)。切换内插器板(104)包括探测点(108)、第一总线(112)、第二总线(114)和一组开关(106)。每个开关(106)包含第一端子(“1 COMM”)、第二端子(“2”)和第三端子(“4”)，第一端子(“1 COMM”)被耦合至集成电路器件(110)的相应引脚，第二端子(“2”)被耦合至第一总线(112)，第三端子(“4”)被耦合至第二总线(114)。该组开关(106)中的每一个具有第一状态和第二状态，该第一状态在短路测试期间通过第一总线(112)选择性地将集成电路器件(110)的一对引脚彼此耦合，并且该第二状态在电压电平尖峰测试期间通过第二总线(114)选择性地将集成电路器件(110)的至少一个引脚耦合至探测点(108)。

Description

基于内插器的测试程序评估
技术领域
本申请总体涉及测试系统，并且更具体地涉及基于内插器的测试程序评估。
背景技术
自动测试设备或自动化测试设备(ATE)是在集成电路器件(即所谓的被测器件(DUT))上执行测试的装置，其使用自动化技术来快速执行测试并评估测试结果。ATE可以是简单的计算机控制的数字万用表或者包含几十个能自动测试并诊断集成电路器件中的故障的复杂测试工具(真实的或模拟的电子测试设备)的复杂系统。在一些实施方式中，ATE被耦合至示波器以允许测试技术人员可视地查看测试的结果。
发明内容
一个示例包括一种测试系统，该测试系统包括印刷电路板和切换内插器板。印刷电路板包括耦合至自动测试装置的输入/输出端子的端子。切换内插器板将印刷电路板的端子耦合至集成电路器件，并且包含探测点、第一总线、第二总线和一组开关。每个开关包含第一端子、第二端子和第三端子，第一端子被耦合至集成电路器件的相应引脚，第二端子被耦合至第一总线，并且第三端子被耦合至第二总线。该组开关中的每个开关具有第一状态和第二状态，该第一状态在评估由自动测试装置执行的测试程序的短路测试期间通过第一总线选择性地将集成电路器件的一对引脚彼此耦合，该第二状态在评估由自动测试装置执行的程序生成的信号的电压电平尖峰测试期间通过第二总线选择性地将集成电路器件的至少一个引脚耦合至探测点。
另一个示例包括一种测试方法。该测试方法包括将印刷电路板的端子耦合至自动测试装置的输入/输出端子。该测试方法进一步包括用包含一组开关的切换内插器板将印刷电路板的端子耦合至集成电路器件。该测试方法进一步包括将来自一组开关的每个开关在每个开关的第一端子处耦合至集成电路器件的相应引脚，在每个开关的第二端子处耦合至第一总线，并且在每个开关的第三端子处耦合至第二总线。该测试方法进一步包括：在每个开关的第一状态期间，在评估由自动测试装置执行的测试程序的短路测试期间，通过第一总线选择性地将所选的一对引脚彼此耦合。该测试方法进一步包括：在每个开关的第二状态期间，在评估由自动测试装置执行的测试程序产生的信号的电压电平尖峰测试期间，通过第二总线选择性地将集成电路器件的所选引脚耦合至切换内插器板的探测点。
另一个示例包括一种测试系统。该测试系统包括印刷电路板、切换内插器板、第一器件接触器和第二器件接触器以及手动致动器。印刷电路板包括耦合至自动测试装置的输入/输出端子的端子。切换内插器板将印刷电路板的端子耦合至集成电路器件，并且包含探测点、第一总线、第二总线和一组开关。该组开关中的每个开关具有第一状态和第二状态，该第一状态在评估由自动测试装置执行的测试程序的短路测试期间通过第一总线选择性地将集成电路器件的一对引脚彼此耦合，该第二状态在评估由自动测试装置执行的测试程序生成的信号的电压电平尖峰测试期间通过第二总线选择性地将集成电路器件的至少一个引脚耦合至探测点。第一器件接触器和第二器件接触器分别将印刷电路板耦合至切换内插器以及将内插器板耦合至集成电路器件。手动致动器将集成电路器件手动安装至切换内插器。
附图说明
图1示出测试系统的一个示例。
图2示出测试系统的另一个示例。
图3A-C示出与切换内插器板一起使用的开关的示例开关位置。
图4示出测试系统的另一个示例。
图5示出用于使集成电路封装件的两个引脚短路的示例测试系统配置。
图6示出用于在集成电路封装件的引脚处检测电压电平的示例测试系统配置。
图7示出与图1的测试系统相关的测试方法。
具体实施方式
在半导体集成电路测试中，测试工程师研发了用于自动化测试设备(ATE)装置的测试硬件和软件测试。测试程序指示ATE在输入/输出引脚处提供刺激和测量以测试集成电路功能，并且筛查组装缺陷，例如集成电路封装件中的开路(如断线)或短路(如短路线)。重要的是在发行测试程序用于大规模生产之前验证测试程序以确保测试程序在执行功能检查中的有效性，筛查集成电路中的组装开路或短路，以及确保测试程序不会引起可能在测试期间潜在损害或破坏
Z17111612EGCN器件的任何事情。
在测试程序被发行用于生产之前存在与功能测试一起使用的两种(2种)主要的测试程序验证。短路测试有效性确保测试程序能够筛查封装件中的引脚之间的短路。电压电平尖峰检测使用示波器在集成电路的每个引脚上捕获电压图，以确保在每个引脚上的测试程序电压/功率设定值不会超过集成电路的绝对最大额定值，发生超过额定值的情况可能潜在地损害或毁坏集成电路。通常在测试程序评估中，技术人员使用导线来短接被测集成电路器件的引脚。技术人员用集成电路器件的每个其他引脚来短接集成电路器件的每个引脚以检测测试程序的行为。此外，技术人员将探针连接至被测集成电路器件的每个点，从一个引脚移动到另一个引脚。这种短路和探针测试是极其耗时的，通常需要大概三天(3天)来完成。
为了克服上述耗时的测试程序评估，示例包含加速此类评估的切换内插器板。该切换内插器板将集成电路的两个引脚耦合在一起来模拟短路电路，而不是技术人员利用导线来短接集成电路的两个引脚。此外，该切换内插器板将被测引脚耦合至探测点，而不是技术人员将探针连接至被测集成电路器件的每个引脚并从一个引脚移动到另一个引脚。例如在通电或供电周期中或在测试系统执行期间，探针可以依然耦合至这个探测点以评估被测集成电路的引脚电压。
在包括切换内插器板的示例中，测试系统包括印刷电路板和切换内插器板，该印刷电路板包括可耦合至ATE的输入/输出端子的端子，该切换内插器板将集成电路器件的引脚耦合至印刷电路板的端子。该切换内插器板也选择性将集成电路器件的引脚彼此耦合来模拟短路以核实短路测试，或者可替代地在电压电平尖峰测试期间将单个引脚耦合至探测点以用于引脚信号测量。此外，该切换内插器板包含探测点、第一总线、第二总线和一组开关，该组开关能够选择性地将印刷电路板的引脚耦合至第一总线和第二总线中的一个。第一总线通过经由第一总线将集成电路器件的两个不同引脚彼此耦合而被用于短路测试。该耦合可以按顺序排列以针对这些引脚中的每一个测试单个引脚至集成电路上的每一个其他引脚。第二总线通过将单个引脚耦合至探测点来用于确认电压电平尖峰检查，该探测点可以由示波器探测以测量引脚在供电周期中的响应。所公开的切换内插器板在测试程序评估期间显著加速测试这种短路和电压电平尖峰，从而将测试缩短多于一半，以允许这种测试在大约一天(1天)至一天半(1.5天)完成。
图1示出用于测试被测集成电路器件110的测试系统100的示例。测试系统100包括印刷电路板(PCB)102、切换内插器板104、ATE 116以及由ATE 116执行的测试系统118。在一个示例中，PCB 102是ATE负载板。集成电路器件110可以是方形扁平无引线(QFN)集成电路封装件，其具有可能在集成电路封装件内的例如24个、36个、48个或任意其他数量的引脚。切换内插器板104可以与任意ATE平台或在同一QFN封装系列内的任意器件一起使用。因此，一个切换内插器板104可以与每个QFN封装组一起使用。切换内插器板104不影响生产测试的总性能，也不影响PCB 102的信号完整性并且不影响PCB 102的设计。
切换内插器板104包括一组或多个开关106a-f、探测点108以及相应的第一总线112和第二总线114。在一个示例中，开关106可以是滑动开关。在另一个示例中，开关106可以是拨动开关、摇臂开关以及选择性地将开关106的公共端子耦合至它的三个其他端子的任意其它开关106。在一个示例中，总线112和总线114被设置在切换内插器板104的表面上。在可替代的示例中，总线112和总线114被设置在切换内插器板104的一些层之间。
PCB 102包括允许集成电路器件110耦合至PCB 102的电耦合件。切换内插器板104的底面包含这种相同的电耦合件，该电耦合件允许切换内插器板104耦合至PCB 102而不是集成电路器件110。切换内插器板104的顶部包含这种相同的电耦合件，该电耦合件允许集成电路器件110耦合至切换内插器板104而不是PCB 102。
ATE 116耦合至PCB 102，PCB 102包括耦合至ATE 116的输入/输出端子的端子。ATE 116包括测试程序118，测试程序118生成用于评估集成电路器件110的测试信号。此外，测试程序118监控集成电路封装件110内的短路。当测试程序118被开发时，测试程序118被评估以确保它能够检测到集成电路封装内的短路。此外，当测试程序118执行时，技术人员评估测试程序118以确保测试程序118不指示ATE 116发送可能损害集成电路器件110的信号至集成电路器件110。在一个示例中，一旦测试程序118检测到短路或指示ATE 116发送可能损害集成电路器件110的信号，测试程序118被重置并且另一次测试被执行以进一步评估测试程序118。
为了便于确定测试程序118是否在集成电路器件110的引脚上检测到短路，切换内插器板104包括将集成电路器件110的成对引脚经由第一总线112耦合在一起的多个开关106a-f。为了便于在短路测试期间测试集成电路器件110的成对引脚上的电压电平，切换内插器板104包括将集成电路器件110的成对引脚经由第一总线112耦合在一起的多个开关106a-f。电压电平测量设备(例如，示波器或万用表)可以被耦合至第一总线112以在短路测试期间测量总线112上的电压电平。另外，为了便于确定测试程序118是否不指示ATE 116发送可能损害集成电路器件110的信号至集成电路器件110，切换内插器板104包含经由第二总线114将集成电路器件110的个体引脚耦合至探测点108的多个开关106a-f。电压电平测量设备(例如，示波器)可以被耦合至探测点108，以经由探测点108可视地识别集成电路器件110的个体引脚上的电压电平(例如电压尖峰)。
多个开关106a-f被手动切换到多个位置。多个位置分别将集成电路器件110的引脚耦合至第一总线112和第二总线114中的一个。第一开关的第一位置将集成电路器件110的特定引脚耦合至第一总线，而第二开关的第一位置将集成电路器件110的另一个引脚耦合至第一总线112以使第一引脚到第二引脚实质上短路。经由第一总线112耦合集成电路器件110的成对引脚允许用于短路测试。在集成电路器件110的第一引脚和第二引脚的这种短路测试期间，在第一总线112上所产生的电压电平应该是近似于0伏特。如果测试程序正常运行，则测试程序将捕捉这种短路电路以筛查集成电路器件110中的短路并捕捉集成电路器件110中的故障。
多个开关106a-f的第二位置可以用于经由第二总线114将集成电路器件110的个体引脚耦合至探测点108。将集成电路器件110的个体引脚耦合至探测点108允许测试由测试程序施加到该个体引脚的电压电平。按照顺序成对地切换多个开关106a-f以将不同的引脚对耦合至第一总线112允许集成电路器件110的每个引脚至集成电路器件110的每个其它引脚的短路测试，在集成电路器件110被测试的时间段内一次测试两个引脚。可替代地，顺序地切换多个开关106a-f以将个体引脚耦合至第二总线114允许集成电路器件110的每个个体引脚耦合至探测点108，以便在集成电路器件110被测试的时间段内分别测试引脚上的电压电平。
图2示出另一种示例测试系统200。该测试系统200进一步包括手动致动器202、第一器件接触器204a和第二器件接触器204b、探针206以及示波器208。第一器件接触器204a将集成电路器件110和切换内插器板104耦合。第二器件接触器204b将切换内插器板104和PCB 102耦合。器件接触器204b被电耦合至切换内插器板104的底部以及PCB 102的顶部。因为PCB 102上的电接触点和切换内插器板104上的电接触点非常靠近这些部件的顶部，所以第一器件接触器204a和第二器件接触器204b充当间隔件。这种间隔防止切换内插器板104与PCB 102接触，并且防止手动致动器202与切换内插器板104接触，这种接触有可能干扰这些部件的操作。
当集成电路器件110被放入手动致动器202中时，手动致动器202向集成电路器件110施加力以允许集成电路器件110与切换内插器板104实现临时电接触，其中手动致动器202与切换内插器板104电隔离。手动致动器202可以被铰接在手动致动器202的盖子的一侧上。降低盖子将集成电路器件110锁定到手动致动器202的电触点上。类似地，为了移除集成电路器件110，盖子被提升，以将集成电路器件110从手动致动器202解锁。
探针206被放置成与切换内插器板104的探测点108接触。探针206为将由示波器208从切换内插器板104读取的信号提供电气路径。示波器208可以在集成电路器件110的每个引脚上捕获电压图。开关106a-106f将集成电路器件110的个体引脚与总线114耦合和解耦。这种耦合允许示波器208经由探针206来测试被测集成电路器件110的个体引脚上的电压电平。
图3A-C示出与切换内插器板104一起使用的示例开关106的示例开关位置。开关106可以包括三个(3个)位置。图3A示出开关106的第一位置。在第一位置中，开关106提供在开关106的第一端子(端子“1COMM”)与该开关的第二端子(端子“2”)之间的电接触。图3B示出开关106的第二位置。在该第二位置中，开关106提供在开关106的第一端子(端子“1COMM”)与该开关的第三端子(端子“3”)之间的电接触。图3C示出开关106的第三位置。在该第三位置中，开关106提供在开关106的第一端子(端子“1COMM”)与该开关的第四端子(端子“4”)之间提供电接触。在一个示例中，端子“1COMM”被耦合至集成电路器件110的个体引脚，端子“2”被耦合至总线112，端子“3”是将开关106从形成任意电接触处解耦的中性位置，并且端子“4”被耦合至总线114。
图4示出测试系统400的另一个示例。在该示例中，集成电路器件110包括被显示为围绕集成电路器件110的周边的二十四个(24个)引脚。集成电路器件110包括在其每个侧边上的六个引脚，在其间隔开近似相等的距离。耦合至这些引脚中的每个引脚的是个体开关106，即二十四个(24个)开关106a-x。来自每个个体开关106a-x的端子“1COMM”被图示为耦合至集成电路器件110的个体引脚1-24。第一总线112和第二总线114包围集成电路器件110和开关106a-x。每个开关106a-x的端子“2”电耦合至总线112，其允许集成电路器件110的引脚被成对地彼此耦合，以便当成对的引脚被短接时在集成电路器件110上执行短路测试。图示为中性位置的端子“3”将开关106a-x从形成任意电接触处电解耦。每个开关106a-x的端子“4”电耦合至总线114和集成电路器件110的个体引脚，该端子也耦合至探测点108。
图5示出用于使集成电路器件110的两个引脚短路的示例测试系统配置500。例如，为了使集成电路器件110的引脚1和引脚5短路，开关106h被切换以耦合端子“1COMM”和开关106h的端子“2”。这种耦合将集成电路器件110的引脚5耦合至总线112。同样，开关106l被切换以耦合端子“1COMM”和端子“2”。这种耦合将集成电路器件110的引脚1耦合至总线112。将引脚1和引脚5耦合至相同的总线112允许在短接集成电路器件110的引脚1和引脚5的同时进行集成电路器件110的短路测试。这一过程可以被重复以通过类似地切换其它开关106将它们的引脚耦合至相同的总线112而分别使集成电路器件110的每个引脚至集成电路器件110的各个其它引脚短路。
图6示出用于测试集成电路封装件的引脚处的电压电平的示例测试系统配置600。例如，为了将集成电路器件110的引脚14耦合至探测点108以便测试引脚14处的电压电平，开关106w被切换以耦合端子“1COMM”和开关106w的端子“4”。这种耦合将集成电路器件110的引脚14耦合至探测点108。这一过程可以被重复以分别将集成电路器件110的其它引脚耦合至探测点108，从而允许示波器208在测试期间监控集成电路器件110的个体引脚处的电压电平。
鉴于上面描述的前述结构特征和功能特性，下面将参考图7更好地理解根据本发明的多个方面的方法。虽然为了简化说明将图7的方法示出并描述为顺序执行，但可以理解并认识到本发明并不限于所示次序，因为根据本发明的一些方面可以以不同的次序发生和/或与在此所示和所描述的其它方面同时发生。此外，可能不需要全部示出的特征来实现根据本发明的一个方面的方法。此外，为了简化说明，图7的方法可以包括未讨论的附加功能特性，并且参考在此示出的示例来描述图7。
图7示出与图1的测试系统100相关的测试方法700。在702处，印刷电路板102的端子耦合至ATE 116的输入/输出端子。在704处，印刷电路板102的端子耦合至集成电路器件110。这种耦合由包含一组开关106、第一总线112和第二总线114的切换内插器板104执行。
在706处，来自该组开关106的每个开关在第一端子“3”处耦合至集成电路器件110的相应引脚，在第二端子“3”处耦合至第一总线112，并且在第三端子“4”处耦合至第二总线114。在708处，在每个开关106的第一状态期间，所选的一对引脚在评估由ATE 116执行的测试程序118的短路测试期间经由第一总线112选择性地彼此耦合。
在710处，在每个开关106的第二状态期间，集成电路器件110的所选引脚在评估由ATE 116执行的测试程序118生成的信号的电压电平尖峰测试期间经由第二总线114选择性地耦合至切换内插器板104的探测点108。
上面描述的是本发明的示例。当然，不可能为了描述本发明而描述组件或方法的每个可设想的组合，但是本领域技术人员将认识到本发明的许多进一步组合和排列是可能的。相应地，本发明旨在涵盖落在本申请(包含随附的权利要求)的范围内的所有此类替换、修改和变化。

Claims (29)

1.一种测试系统，其包括：
印刷电路板，其包括耦合至自动测试装置的输入/输出端子的端子；以及
切换内插器板，其将所述印刷电路板的所述端子耦合至集成电路器件，所述切换内插器板包括：
探测点；
第一总线；
第二总线；以及
一组开关，每个开关包含第一端子、第二端子和第三端子，所述第一端子耦合至所述集成电路器件的相应引脚，所述第二端子耦合至所述第一总线，并且所述第三端子耦合至所述第二总线，所述一组开关中的每一个具有第一状态和第二状态，所述第一状态在评估由所述自动测试装置执行的测试程序的短路测试期间通过所述第一总线选择性地将所述集成电路器件的一对引脚彼此耦合，并且所述第二状态在评估由所述自动测试装置执行的所述测试程序生成的信号的电压电平尖峰测试期间通过所述第二总线选择性地将所述集成电路器件的至少一个引脚耦合至所述探测点。
2.根据权利要求1所述的测试系统，其中所述一组开关中的每个开关具有第三状态，所述第三状态选择性地将所述集成电路器件的相应引脚与所述第一总线和所述第二总线解耦。
3.根据权利要求1所述的测试系统，其进一步包含示波器，所述示波器在所述电压电平尖峰测试期间可视地识别所述探测点处的电压电平尖峰。
4.根据权利要求1所述的测试系统，其中所述一组开关是单刀三掷开关，每个开关具有所述第一状态和所述第二状态。
5.根据权利要求4所述的测试系统，其中所述单刀三掷开关是滑动开关。
6.根据权利要求1所述的测试系统，其进一步包括手动致动器，在评估由所述自动测试装置执行的所述测试程序的所述短路测试期间以及在评估由所述自动测试装置执行的所述测试程序产生的所述信号的所述电压电平尖峰测试期间，所述手动致动器将所述集成电路器件电耦合至所述切换内插器板。
7.根据权利要求1所述的测试系统，其中所述集成电路器件是方形扁平无引线集成电路封装件即QFN集成电路封装件。
8.根据权利要求7所述的测试系统，其中所述QFN集成电路封装件是24引脚QFN集成电路封装件、36引脚QFN集成电路封装件和48引脚QFN集成电路封装件中的一种。
9.一种测试方法，其包括：
将印刷电路板的端子耦合至自动测试装置的输入/输出端子；
用包含一组开关的切换内插器板将所述印刷电路板的所述端子耦合至集成电路器件；
将来自所述一组开关的每个开关在所述每个开关的第一端子处耦合至所述集成电路器件的相应引脚，在所述每个开关的第二端子处耦合至第一总线，并且在所述每个开关的第三端子处耦合至第二总线；
在所述每个开关的第一状态期间，在评估由所述自动测试装置执行的测试程序的短路测试期间，通过所述第一总线选择性地将所选的一对引脚彼此耦合；以及
在所述每个开关的第二状态期间，在评估由所述自动测试装置执行的所述测试程序生成的信号的电压电平尖峰测试期间，通过所述第二总线选择性地将所述集成电路器件的所选的引脚耦合至所述切换内插器板的探测点。
10.根据权利要求9所述的测试方法，其进一步包括：在第三状态期间，选择性地将所述集成电路器件的相应引脚与所述第一总线和所述第二总线解耦。
11.根据权利要求9所述的测试方法，其进一步包括在所述电压电平尖峰测试期间用示波器可视地识别在所述探测点处的电压电平尖峰。
12.根据权利要求9所述的测试方法，其中所述一组开关是是单刀三掷开关，每个开关具有所述第一状态和所述第二状态。
13.根据权利要求12所述的测试方法，其中所述单刀三掷开关是滑动开关。
14.根据权利要求9所述的测试方法，其进一步包括在评估由所述自动测试装置执行的所述测试程序的所述短路测试期间以及在评估由所述自动测试装置执行的所述测试程序的生成的所述信号的所述电压电平尖峰测试期间，用手动致动器将所述集成电路器件电耦合至所述切换内插器板。
15.根据权利要求9所述的测试方法，其进一步包括：
用第一器件接触器将所述印刷电路板与所述切换内插器板耦合在一起；以及
用第二器件接触器将所述切换内插器板与被测试的所述集成电路器件耦合在一起。
16.根据权利要求9所述的测试方法，其中所述集成电路器件是方形扁平无引线集成电路封装件即QFN集成电路封装件。
17.一种测试系统，其包括：
印刷电路板，其包括耦合至自动测试装置的输入/输出端子的端子；
切换内插器板，其将所述印刷电路板的所述端子耦合至集成电路器件，所述切换内插器板包括：
探测点；
第一总线；
第二总线；以及
一组开关，每个开关包含第一端子、第二端子和第三端子，所述第一端子耦合至所述集成电路器件的相应引脚，所述第二端子耦合至所述第一总线，并且所述第三端子耦合至所述第二总线，所述一组开关中的每个开关具有第一状态和第二状态，所述第一状态在评估由所述自动测试装置执行的测试程序的短路测试期间通过所述第一总线选择性地将所述集成电路器件的一对引脚彼此耦合，所述第二状态在评估由所述自动测试装置执行的所述测试程序生成的信号的电压电平尖峰测试期间通过所述第二总线选择性地将所述集成电路器件的至少一个引脚耦合至所述探测点；
第一器件接触器和第二器件接触器，其分别将所述印刷电路板耦合至所述切换内插器板以及将所述切换内插器板耦合至所述集成电路器件；以及
手动致动器，其用于手动安装所述集成电路器件至所述切换内插器板。
18.根据权利要求17所述的测试系统，其中所述一组开关是单刀三掷开关，每个开关具有所述第一状态和所述第二状态。
19.根据权利要求17所述的测试系统，其进一步包括示波器，所述示波器在所述电压电平尖峰测试期间可视地识别所述探测点处的电压电平尖峰。
20.根据权利要求17所述的测试系统，其中所述集成电路器件是方形扁平无引线集成电路封装件即QFN集成电路封装件。
21.一种用于测试集成电路器件的方法，其包括：
将印刷电路板的端子耦合至自动测试装置的输入/输出端子；
通过包含一组开关的切换内插器板将所述印刷电路板的所述端子耦合至集成电路器件；
在每个开关的第一状态期间，在评估由所述自动测试装置执行的测试程序的短路测试期间选择性地将所述集成电路器件的所选的一对引脚彼此耦合；以及
在每个开关的第二状态期间，在评估由所述自动测试装置执行的所述测试程序生成的信号的测试期间选择性地将所述集成电路器件的所选的引脚耦合至所述切换内插器板的探测点。
22.根据权利要求21所述的方法，其中所述测试是电压电平尖峰测试。
23.根据权利要求22所述的方法，其还包括在所述电压电平尖峰测试期间用示波器可视地识别所述探测点处的电压电平尖峰。
24.根据权利要求21所述的方法，其中所述一组开关是单刀三掷开关，每个开关具有所述第一状态和所述第二状态。
25.根据权利要求24所述的方法，其中所述单刀三掷开关是滑动开关。
26.根据权利要求21所述的方法，其还包括在评估由所述自动测试装置执行的所述测试程序的所述短路测试期间，用手动致动器将所述集成电路器件电耦合至所述切换内插器板。
27.根据权利要求22所述的方法，其还包括在评估由所述自动测试装置执行的所述测试程序的生成的所述信号的所述电压电平尖峰测试期间，用手动致动器将所述集成电路器件电耦合至所述切换内插器板。
28.根据权利要求21所述的方法，其还包括：
用第一器件接触器耦合所述印刷电路板与所述切换内插器板；以及
用第二器件接触器耦合所述切换内插器板与正在测试的所述集成电路器件。
29.根据权利要求21所述的方法，其中所述集成电路器件是方形扁平无引线集成电路封装件即QFN集成电路封装件。
CN201711315985.7A 2016-12-27 2017-12-12 基于内插器的测试程序评估 Active CN108254671B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/391,535 2016-12-27
US15/391,535 US10302694B2 (en) 2016-12-27 2016-12-27 Interposer based test program evaluation

Publications (2)

Publication Number Publication Date
CN108254671A CN108254671A (zh) 2018-07-06
CN108254671B true CN108254671B (zh) 2022-01-11

Family

ID=62629615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711315985.7A Active CN108254671B (zh) 2016-12-27 2017-12-12 基于内插器的测试程序评估

Country Status (2)

Country Link
US (1) US10302694B2 (zh)
CN (1) CN108254671B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11454665B2 (en) * 2018-07-26 2022-09-27 Texas Instruments Incorporated Integrated circuit spike check test point identification apparatus and method
US11573264B2 (en) * 2019-04-10 2023-02-07 Mediatek Inc. Device for testing chip or die with better system IR drop
US11639960B2 (en) * 2020-03-10 2023-05-02 Texas Instruments Incorporated Integrated circuit spike check apparatus and method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101166986A (zh) * 2005-04-15 2008-04-23 奇梦达股份公司 Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面
CN101268613A (zh) * 2005-07-22 2008-09-17 德克萨斯仪器股份有限公司 相位内插
CN102103185A (zh) * 2009-12-18 2011-06-22 特克特朗尼克公司 用于测量芯片间信号的方法和装置
CN102841288A (zh) * 2012-10-09 2012-12-26 江西联创电子有限公司 一种电容屏传感器测试电路板及测试方法
CN103038751A (zh) * 2010-05-28 2013-04-10 爱德万测试公司 具有可变并行性和固件可升级性的灵活存储接口测试器
CN103852714A (zh) * 2012-11-30 2014-06-11 联发科技股份有限公司 集成电路、测试设备及射频测试系统
CN103926521A (zh) * 2007-02-22 2014-07-16 泰拉丁公司 可测试性设计微探针
CN105044536A (zh) * 2015-03-20 2015-11-11 深圳康姆科技有限公司 一种新型的封装缺陷检测方法和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US20050229064A1 (en) * 2004-04-12 2005-10-13 Guidry David W Methods and systems for digital testing on automatic test equipment (ATE)

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101166986A (zh) * 2005-04-15 2008-04-23 奇梦达股份公司 Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面
CN101268613A (zh) * 2005-07-22 2008-09-17 德克萨斯仪器股份有限公司 相位内插
CN103926521A (zh) * 2007-02-22 2014-07-16 泰拉丁公司 可测试性设计微探针
CN102103185A (zh) * 2009-12-18 2011-06-22 特克特朗尼克公司 用于测量芯片间信号的方法和装置
CN103038751A (zh) * 2010-05-28 2013-04-10 爱德万测试公司 具有可变并行性和固件可升级性的灵活存储接口测试器
CN102841288A (zh) * 2012-10-09 2012-12-26 江西联创电子有限公司 一种电容屏传感器测试电路板及测试方法
CN103852714A (zh) * 2012-11-30 2014-06-11 联发科技股份有限公司 集成电路、测试设备及射频测试系统
CN105044536A (zh) * 2015-03-20 2015-11-11 深圳康姆科技有限公司 一种新型的封装缺陷检测方法和系统

Also Published As

Publication number Publication date
US10302694B2 (en) 2019-05-28
CN108254671A (zh) 2018-07-06
US20180180668A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US7924035B2 (en) Probe card assembly for electronic device testing with DC test resource sharing
CN108254671B (zh) 基于内插器的测试程序评估
US10451653B2 (en) Controlling a per-pin measurement unit
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
US7281181B2 (en) Systems, methods and computer programs for calibrating an automated circuit test system
US9684053B2 (en) Wafer for testing and a test system
US9383403B2 (en) TSVs connected to ground and combined stimulus and testing leads
JP3730340B2 (ja) 半導体試験装置
JP6918659B2 (ja) 回路基板検査装置
RU2534387C1 (ru) Способ автоматизированного контроля электрических цепей сложных технических изделий и устройство для реализации этого способа
US8928346B2 (en) Method for an improved checking of repeatability and reproducibility of a measuring chain for semiconductor device testing
JP6618826B2 (ja) 回路基板検査装置
US20150168482A1 (en) Configurable test equipment
JP6961385B2 (ja) 検査装置
JP3995079B2 (ja) 試験装置
US11639960B2 (en) Integrated circuit spike check apparatus and method
JP2014020815A (ja) 基板検査装置および基板検査方法
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP2005140555A (ja) 半導体集積回路検査装置および半導体集積回路検査方法
JP2008008716A (ja) 接触試験装置および接触試験方法
TW201009363A (en) Auto-testing equipment of wafer probe card station and its testing method
WO2009022305A1 (en) An integrated circuit having an analog circuit portion and a method for testing such an integrated circuit
JP2018040762A (ja) 検査装置、検査システム、検査方法、及び検査プログラム
JP2001108728A (ja) 半導体製品の検査装置
JPH0326973A (ja) 集積回路検査装置の検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant