CN101166986A - Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面 - Google Patents

Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面 Download PDF

Info

Publication number
CN101166986A
CN101166986A CNA2005800492861A CN200580049286A CN101166986A CN 101166986 A CN101166986 A CN 101166986A CN A2005800492861 A CNA2005800492861 A CN A2005800492861A CN 200580049286 A CN200580049286 A CN 200580049286A CN 101166986 A CN101166986 A CN 101166986A
Authority
CN
China
Prior art keywords
electroplax
chip
test
chip package
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800492861A
Other languages
English (en)
Inventor
约尔格·法拉斯
马尔金·吉内特
拉尔法·许耐德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101166986A publication Critical patent/CN101166986A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/07—Non contact-making probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body

Abstract

本发明提供了一种用于被设计成进行芯片的功能测试的介于集成电路芯片的测试访问端口和测试设备之间的界面。该界面包括在芯片和测试设备两侧上的电盘。该电盘被设置成当测试数据信号输入到其中一个电盘中时，以电容耦合的方式进行相互作用。优选地，取决于数据流的方向两个电盘与接收器连接或者与驱动器连接。与芯片一侧相关的电盘可以被设置在芯片封装件的布线基板中，尤其是沿着基板的边缘部分，该边缘部分围绕着形成有球栅阵列的基板内侧部分。本发明在应用于测试已经密集地封装了IC封装件的DRAM模块时变得特别有利。其中，球栅阵列的电访问无法简单完成。根据本发明，迄今为止在布线基板上未使用的空间可以被用于容纳电盘，该电盘在测试过程中形成电容器电极。

Description

IC芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面
技术领域
本发明涉及一种集成电路(IC)芯片封装件、测试该IC芯片封装件的测试设备以及用于提供该测试设备与IC芯片封装件之间通讯的特定界面。本发明尤其涉及一种在将集成电路组装成芯片封装件后，设计用于进行IC芯片功能性测试的通讯界面。
背景技术
在提供给消费者之前，通常将集成电路芯片(IC芯片)形成在集成电路芯片封装件中，并设置在印刷电路板(PCB)上。其中，该芯片功能的电访问(电存取，electrical access)是通过在将接触焊盘(pad)设置在芯片上，并将这些焊盘粘接在布线基板(布线衬底，wiring substrate)的重新分布层(再分布层)中所完成的，即通过粘接层安装在芯片上。为了保护芯片，它还被一种例如用塑料制造的外壳所包覆。重新分布层则用于提供从封装件外部至封装件内部的芯片电访问的大尺寸接触。
最近对于印刷电路板上的芯片和芯片封装件的高密度要求促进了芯片级封装的发展。这意味着板上的芯片封装件与该芯片区域的尺寸大致相符。因此，已经开始从以前的TSOP技术向球栅阵列(ball-grid-array)配置转变，其中各组接触件被设置在布线基板的下方而不是其边缘的位置。每个球状接触件都与设置在该印刷电路板上的对应焊盘相连接。每个球通过其直径来限定芯片封装件底侧和该印刷电路板之间的距离。因为在芯片封装件的边缘处没有TSOP布线，可以将临近的芯片封装件尽量彼此靠近放置。
在后端技术期间所进行的处理是一种在安装在板上的集成电路芯片的功能测试。这种测试通过特定的测试设备尤其是自动测试设备(ATE)进行。通常，测试数据和指令数据被传输到芯片封装件中的芯片，对这些数据开始进行要求的测试操作并从该芯片中获取这些操作的结果。
这些应获取的测试数据可以包括，例如内建自我测试的结果、制造商标识(vendorID)等。测试序列也可以包含用于测试目的的不同的内部芯片电压，以与预定规格进行比较。为了将这些数据传送到芯片并从芯片中获取过程数据，必须对所封装的芯片进行电访问。
通常这是通过接触芯片封装件的任意一侧的前端TSOP布线，或者通过接触设置在印刷电路板上的特定焊盘来完成，该印刷电路板提供进一步的对该对应芯片封装件球状电接触件访问。这种测试设备的接触则通过电极的方式完成，其可以出于大量生产的目的而以自动化操作的方式移动。
如上所述，板上的芯片封装件的密度增加以及将多数芯片封装件进一步堆叠的发展，目前对于该测试设备而言，已经造成了如何对封装件中的芯片进行电访问的问题。额外的引脚——或球脚(ball)——对于同时的标准化球栅阵列布图来说是十分昂贵的，而且PCB板也没有为这些额外的引脚准备布线。
因此，本发明的一个目标是改善测试设备的电极的电访问，以进行被封装并安装在印刷电路板上的集成电路芯片的功能测试。
本发明的另一个目标是降低向芯片封装件提供电访问的成本。
本发明的另一个目的是为了测试目的而通过继续努力对电路及其布线集成，以节省PCB上的芯片封装件的占用面积(footprint)，使其尽可能小。
发明内容
本发明的目的是通过集成电路芯片封装件得以解决的，其包括具有核心逻辑(core logic)以及用于对芯片电路和/或所述核心逻辑进行功能测试的测试访问端口(test access port)的集成电路芯片、用于保护所述芯片的外壳、用于提供对所述核心逻辑和所述测试访问端口的电访问的布线基板，其中提供至少一个电盘(电焊盘，electric pad)作为所述布线基板表面上的电容器电极，该电盘与测试访问端口电连接，并被设置成与外部测试设备的电盘相结合而形成电容器，用来以电容耦合的方式在测试设备和所述芯片的测试访问端口之间传送信号。
该目的进一步通过用于进行集成电路芯片的功能测试的界面得以解决，包括至少第一电盘和与该第一电盘相结合的驱动器电路、第二电盘和与该第二电盘相结合的接收器电路，其中两个电盘被设置成当彼此靠近时就会形成电容器，两个电盘中一个被设置在集成电路芯片封装件的布线基板表面上，两个电盘中的另一个被设置在设计用于进行集成电路芯片功能测试的测试设备上。
根据本发明，测试设备与芯片封装件中的集成电路芯片之间的通讯是通过电容耦合的方式完成的。相应的界面是通过形成盘(pad)或更精确地说是电盘(作为在界面两侧即在通讯双方之间的电容器电极)而构建的。
在芯片封装件的那侧上，电盘优选形成于布线基板上。已经发现大多数BGA芯片封装件(BGA：球栅阵列)在位于该芯片封装件的下方靠近边缘处，即在其底部侧仍有未使用过的表面区域。当芯片封装件被安装在PCB上时，该表面区域朝向PCB。因此，当电极试图接触根据一般技术应用到封装上的额外引脚时，此空间体积是无法进入的。
然而，集成在该布线基板上的电盘不会以任何小空间体积的形式消耗，并无需强机械压力就可以通过电极进行访问(access)。本发明对存储器元件是特别有利的，其中存储模块用存储芯片封装件密集地封装。在这种情况下，使用电极对接触件引脚或布线访问的传统方法严重受到这种密集封装的影响。
基于与上述说明同样的理由，本发明对于具有球栅阵列的芯片封装件也是特别有利的，但是本发明并不局限于这种情况。进行一般芯片功能和进行功能测试的差异，对于不同模式的电访问而言则更加突出，例如通过球状引脚的直接电接触对比通过电盘(其形成电容器电极)，该电盘提供所希望的电容耦合。
在该布线基板中形成的电盘或由测试设备的电极形成的电盘或甚至二者都可以被设置一层电介质材料，以形成电容器电介质。任何能够达到要求的电容器特性(即介电常数和/或厚度)的合适材料都可以使用。
使电盘形成不同于那些球状引脚的电容界面的电容器电极或提供直接访问芯片的核心模块(即没有电容耦合)的类似的接触另一种特征，分别为驱动器电路或接收器电路。通过电容界面传送的信号受到诸如寄生电容的各种影响，出于这个目的包含驱动器电路或接收器电路以便在传输后精确还原该信号。
根据本发明的一个具体实施方式，驱动器电路含有一个反相器(倒相器，inverter)，并且该接收器电路含有一个第一反相器和一个第二反相器，该第二反相器将来自第一反相器的信号输出反馈至其相应的信号输入。为实现这样的接收器电路，通过电容界面传送的信号达到某一信号水平，其可以在很长一段时间内保持恒定直到发生数字信号的下一次沿转变(边缘转变，edge transition)。
正如权利要求中所提供的，该目标可以进一步通过用于进行集成电路芯片的功能测试的测试设备和进行该集成电路芯片的功能测试的方法而得以解决。
参考特定的具体实施方式并与附图相结合，会使本发明更加清楚。
附图说明
图1为具有60个球脚的FBGA-封装件布线基板的投影布局图。
图2为作为实例具有布线基板边缘上的四个电盘的、84个球脚的FBGA-封装以及测试设备的两个示意性绘出的电极的投影布局。
图3为安装在PCB上、具有电盘的FBGA-芯片封装件的侧视图。
图4为举例说明根据本发明的JTAG-界面的简图。
图5为举例说明根据本发明的用于进行边界扫描测试的JTAG-界面的简图。
图6为根据本发明的驱动器电路和接收器电路的具体实施方式。
具体实施方式
为了举例说明本发明的思想，图1示出了具有60个球脚的FBGA-芯片封装件，或更明确地说：在布线基板表面的投影布局。该图示也可以被认为是芯片封装件底部透视图。球状电接触件20形成一种附着在该布线基板10表面上的微间距球栅阵列(FBGA)22。该芯片封装件的尺寸为10.5mm×10mm。每个球状接触件的直径大约为0.4-0.5mm。本文中所述的FBGA22对应于存储芯片的芯片封装件，尤其是对应于动态随机存取存储器(动态随机访问存储器，DRAM)的芯片。
在表面上分布有很多，例如60个球状接触件，其中每个球状接触件都可以用来通过连接线(键合线，bonding wires)提供遍布于布线基板10分布层上的特定数据线至芯片引脚的电访问。在这种情况下，存储控制器通过球状接触件20与存储芯片的核心逻辑通讯。在这种情况下，该核心逻辑代表其存储单元区域(memory cellfield)及其外围。
由于有很多数据线将存储控制器与存储芯片相连接，消耗了球栅阵列22上的大量区域。尽管如此，该规则的阵列结构在布线基板表面10的边缘处剩下一些闲置未使用的区域30。根据本发明，在布线基板10上的这一区域30用于容纳电盘32，图2中示出了四个容纳区域的情况。
为了说明目的，图2示出了一种具有84个球状接触件20的FBGA-芯片封装件1。与数据线将球状接触件20和存储芯片相连接类似，电盘32也通过重新分布层的布线与存储芯片相连接电连接——或至少是根据该电路为可连接。如同84个球状接触件20提供至存储芯片的核心逻辑的84条数据线，四个电盘32提供四条数据线至测试电路或存储芯片的测试访问端口。
每个电盘32都形成电容器的一个电极。彼此的电容器电极通过电盘34(其例如形成在自动测试设备(ATE)的臂40上)提供。为了提供测试界面，可移动的臂40将电盘34移动以使其接近电盘32，以使图2中所示的四个实例的每个中的两个电盘32和34形成电容器。可以通过电容耦合的方式在两个电盘中将信号输入至ATE和从ATE输出。
图2中清楚地示出，仅利用四个(或五个)电盘，由测试设备提供电盘34与由芯片封装件1所提供电盘32的水平对齐并不是关键的，因为它们的尺寸与球栅阵列的引脚相比是相对较大的。
图3示出了图2中示出的芯片封装件的侧视图。芯片封装件1包括通过球状电接触件20安装于PCB18上的集成电路芯片14。集成电路芯片14由塑料外壳包覆，并通过粘接层(其在图3中并未示出)粘接于布线基板10和12上。连接线17将金属线和形成在集成电路芯片14上的焊盘与在布线基板14的重新分布层中形成的数据线(未示出)相连接。那些连接该测试电路与具有电盘32的集成电路芯片14的测试访问端口的数据线，则相似地遍布于布线14、12的重新分布层中。
当芯片14的功能测试将要进行时，ATE的臂40就进入介于芯片封装件1与PCB18之间的小体积空间36，以使电盘32和34之间接近。如图3所示，由于相邻的芯片封装件1非常接近该芯片封装件1，臂40不必像图3中所示的一样从纵向边缘进入小体积空间36。也可以从横向侧面进入空间体积36。由于该空间体积对应于球状接触件的直径，因此其大约为0.5mm，而将臂40与该完整模块(complete module)垂直地精确对齐则是最基本的。
所需的电容器特性可以如图3所示，通过提供一种电介质材料33作为电盘32上的薄层来实现。电介质材料层33的厚度以及其介电常数可以根据电容测试界面的需要或要求适当选择。
图4描绘了提供ATE与集成电路芯片14之间通讯的电容测试界面。本文中实施的电容测试界面对应于JTAG边界扫描体系结构，其为具有IEEE编号1149的联合测试行动小组(Joint Test ActionGroup(JTAG))所编写的标准。该标准定义了4或5引脚的系列协议，以访问并获取在印刷电路板上和/或芯片封装件上进行的测试功能。
根据此标准，在ATE一侧的驱动器传输时钟信号CLK、输入数据信号TDI和使能/测试模式选择信号(enable/test mode selectsignal)TMS。每个信号都具有其本身的数据布线，并因而具有其本身的电容器电压，即电盘。当电盘34与在芯片封装件1的布线基板10、12中形成的电盘32相靠近时，对应的信号就通过电容耦合的方式传送到设置在芯片封装件1的一侧上的每个接收器中。该接收器可以形成在布线基板10、12或在芯片14中。
根据使能/TMS信号是否能够结合额外的测试复位信号(测试重设信号，test reset signal(TRST))或该信号是否具有其本身的数据线，第四或第五数据线执行输出测试数据的数据获取。该数据线由芯片14一侧上的驱动器所驱动。该信号通过电盘32、34传输至ATE一侧的接收器。集成电路芯片14的接收器和驱动器由测试访问端口TAP所控制。TAP控制在DRAM芯片14上进行的测试。
图5示出了分别为进行核心逻辑CL或DRAM芯片阵列14功能测试的边界扫描测试操作的工作原理。通过使能和时钟信号(enable and clock signal)TMS、CLK(或用于测试复位的TRST)对测试序列进行初始化，位于TAP的特定指令寄存器中的指令便运行以便处理连续包含于边界单元50中的数据。其中，这些数据的处理由或通过引脚52或通过核心逻辑CL的访问来进行。
最终处理过的数据随后通过数据线TDO以由电盘32、34所形成的界面的电容耦合的方式，传送回自动测试设备(ATE)。为了说明不同的访问模式，图5还在右手边示出了引脚52与球状接触件20的连接，提供其中形成有布线焊盘19的PCB18的连接。
图6示出了一种电容器测试界面的实施例。通过反相器61形成驱动器60。接收器65包括反相器63和反馈回路上用以延长接收器一侧的信号水平延迟的另一个反相器64。因此，该信号水平保持到数字信号(其为了测试目的而被传递)的下一沿转变达到接收器一侧。
图6中所示的界面可以通过芯片封装件一侧的接收器和ATE一侧的驱动器以及互补配置来实现。对于芯片封装件而言，也可以使接收器，或分别地驱动器，设置在芯片上的，而电盘则形成在布线基板上。其中，两个电盘与接收器或与驱动器之间相互通过遍布在该布线基板的重新分布层上的导电线路(conductive trace)彼此电连接。
虽然本发明已经在说明书中基于附图进行了说明，但是要强调的是本发明并不限于附图中描述的具体实施方式。本发明也同样包括与在本文中出现的具体实施方式不同，但包括在权利要求的范围内的衍生的具体实施方式。
主要元件符号说明
1IC芯片封装件            10、12布线基板
14芯片                   16外壳
17连接线                 18印刷电路板(PCB)
19PCB内的导电线路        20球栅阵列的引脚
22球栅阵列(BGA)
30沿着布线基板表面边缘的区域(到目前为止未使用过的，为电盘保留的)
32电盘(芯片封装件)       33电盘上的电介质层
34电盘(ATE，测试设备)
36由芯片封装件和印刷电路板包围的空间体积
40测试设备的臂           42ATE
50用于边界扫描测试的边界单元
52用于对芯片进行电访问的引脚  60驱动器
61驱动器的反相器
63接收器的第一反相器
64接收器的第二反馈反相器      65接收器

Claims (15)

1.集成电路芯片封装件(1)，包括：
-集成电路芯片(14)，具有核心逻辑(CL)和用于进行芯片电路和/或所述核心逻辑的功能测试的测试访问端口(TAP)；
-用于保护所述芯片(14)的外壳(16)；
-布线基板(12)，用于提供对所述核心逻辑(CL)和所述测试访问端口(TAP)的电访问，
其中提供至少一个电盘(32)作为在所述布线基板(12)表面上的电容器电极，其与所述测试访问端口(TAP)电连接并被设置成与外部测试设备(42)的外部电盘(34)相结合而形成电容器，用于以电容耦合的方式在所述测试设备(42)与所述芯片的所述测试访问端口(TAP)之间传输信号。
2.根据权利要求1所述的芯片封装件(1)，进一步包括用于将所述芯片电路和所述核心逻辑(CL)与印刷电路板电连接的球状电接触件(20)的组(22)，其中所述电接触件(20)的组(22)形成球栅阵列，所述球栅阵列与所述至少一个电盘(32)一起被设置在所述布线基板(12)的所述表面上。
3.根据权利要求2所述的芯片封装件(1)，其中设置所述球状电接触件(20)的组(22)以覆盖所述布线基板(12)表面的内侧部分，并沿着所述布线基板(12)的一边缘设置所述至少一个电盘(32)以覆盖所述表面的外侧部分(30)，以便提供用于测试设备(42)的外部电盘(34)对所述芯片封装件(1)的电盘(32)的访问，其中所述芯片封装件(1)被设计为安装在印刷电路板(18)上。
4.根据权利要求1至3任一项所述的芯片封装件(1)，进一步包括：
接收器电路(65)，其与在所述布线基板(32)上形成的至少一个所述电盘(32)相连接，用以接收通过电容耦合的方式从外部电盘(34)传递至所述电盘(32)的信号并将该信号转换为所述测试访问端口(TAP)可以检测并处理的信号。
5.根据权利要求1至4任一项所述的芯片封装件(1)，进一步包括：
驱动器电路(60)，其与在所述布线基板上形成的至少一个所述电盘(32)相连接，用以利用从所述测试访问端口(TAP)传递到所述电盘(32)上的信号来驱动在所述布线基板(12)的表面上形成的所述电盘(32)，以便通过电容耦合的方式朝向外部电盘(34)传输所述信号。
6.根据权利要求4或5任一项所述的芯片封装件(1)，其中：
所述接收器电路(65)包括第一反相器(63)和第二反相器(64)，所述第二反相器(64)被设置在反馈回路中，使得从所述第一反相器(63)中输出的信号通过第二反相器(64)得以逆转，并被反馈回所述第一反相器(63)的输入中，所述第一反相器的所述输入进一步与所述电盘(32)电连接。
7.根据权利要求5所述的芯片封装件(1)，其中：
所述驱动器电路包括反相器(61)。
8.根据权利要求1至7任一项所述的芯片封装件(1)，其中：
在所述布线基板的所述表面上仅提供一个电盘(32)，所述一个电盘被电连接到驱动器电路和接收器电路二者之中，并被设置成分别依次接收时钟信号(CLK)、测试数据输入信号(TDI)和测试模式选择信号(TMS)并通过电容耦合的方式对测试数据输出信号(TDO)进行传输。
9.根据权利要求1至7任一项所述的芯片封装件(1)，包括四个电盘，其中三个电盘被设置成通过电容耦合的方式分别接收每个时钟信号(CLK)、测试数据输入信号(TDI)和测试模式选择信号(TMS)，而且其中一个电盘被设置成对测试数据输出信号(TDO)进行传输。
10.根据权利要求1至9任一项所述的芯片封装件(1)，其中设置成与所述电盘(32)电连接的所述测试访问端口(TAP)也被设置成对所述芯片和/或所述核心逻辑(CL)的电路的边界扫描测试进行控制。
11.根据权利要求1至10任一项所述的芯片封装件(1)，其中所述至少一个电盘(32)被电介质材料层(33)所覆盖，以提供电容器电介质。
12.一种用于进行集成电路芯片(14)功能测试的界面，包括至少：
第一电盘(34)和与所述第一电盘(34)相结合的驱动器电路(60)；
第二电盘(32)和与所述第二电盘(32)相结合的接收器电路(65)，
其中两个电盘(32、34)被设置成当彼此靠近时形成电容器，两个电盘中的一个(32)被设置在集成电路芯片封装件(1)的布线基板(12)表面上，所述两个电盘(32、34)中的另一个(34)被设置在测试设备(42)上，所述测试设备被设计成进行集成电路芯片的所述功能测试。
13.一种用于进行集成电路芯片(14)的功能测试的测试设备(42)，其形成根据权利要求1至11任一项所述的芯片封装件(1)的组成部分，包括至少一个具有电盘(34)的电极，其中所述电盘(34)通过所述电盘(34)与在所述芯片封装件(1)的布线基板(12)表面上所形成的另一个电盘(32)电容耦合的方式，与用于将测试数据信号(TDI)传输至芯片的驱动器电路(60)相结合和/或与用于从所述芯片(14)接收测试数据信号(TDO)的接收器电路(65)相结合，并且与在所述芯片上的测试访问端口(TAP)电连接。
14.根据权利要求13所述的测试设备，进一步具有一组四个或五个电盘(34)以便进行所述集成电路芯片(14)的边界扫描测试。
15.一种进行集成电路芯片功能测试的方法，所述芯片被封装在根据权利要求1至11任一项所述的集成电路芯片封装件(1)中，并用根据权利要求13-14任一项所述的测试设备(42)安装在印刷电路板(18)上，包括下列步骤：
向所述测试设备(42)提供具有所述芯片封装件(1)的印刷电路板(18)；
使所述测试设备(42)的至少一个电盘(34)接近所述芯片封装件(1)相应的电盘(32)；
在所述电盘(32、34)之间通过电容耦合的方式将输入测试数据信号(TDI)输入到所述芯片封装件(1)中；
对包含在所述芯片封装件(1)中的集成电路芯片(14)进行功能测试，并获得响应于所述输入测试数据的输出测试数据(TDO)；
通过所述电盘(32、34)之间的电容耦合的方式，将从所述集成电路芯片(14)中获得的所述输出测试数据(TDO)输出至所述测试设备(42)；
将所述测试设备(42)的所述电盘(34)分别从所述芯片封装件(1)的所述电盘(32)移开；
根据所述输出测试数据(TDO)拒绝或接收所述集成电路芯片(14)。
CNA2005800492861A 2005-04-15 2005-04-15 Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面 Pending CN101166986A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2005/004039 WO2006108439A1 (en) 2005-04-15 2005-04-15 Ic chip package, test equipment and interface for performing a functional test of a chip contained within said chip package

Publications (1)

Publication Number Publication Date
CN101166986A true CN101166986A (zh) 2008-04-23

Family

ID=34965845

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800492861A Pending CN101166986A (zh) 2005-04-15 2005-04-15 Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面

Country Status (5)

Country Link
US (1) US20080079455A1 (zh)
CN (1) CN101166986A (zh)
DE (1) DE112005003538T5 (zh)
TW (1) TW200701415A (zh)
WO (1) WO2006108439A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105608243A (zh) * 2014-10-22 2016-05-25 三星电子株式会社 集成电路和设计集成电路的布局的方法
CN107957541A (zh) * 2017-11-21 2018-04-24 华北电力大学 一种功率半导体模块内部并联芯片筛选方法及系统
CN108254671A (zh) * 2016-12-27 2018-07-06 德克萨斯仪器股份有限公司 基于内插器的测试程序评估
CN110794289A (zh) * 2019-11-26 2020-02-14 英业达科技有限公司 主板的边界扫描和功能测试方法及装置
CN111077423A (zh) * 2020-01-07 2020-04-28 浙江大学 一种固体绝缘材料界面介电性能测试装置及方法
JP2022542155A (ja) * 2019-10-17 2022-09-29 長江存儲科技有限責任公司 限られた数の試験ピンを使用するメモリデバイスを試験する方法およびその方法を使用するメモリデバイス
CN116338442A (zh) * 2023-05-30 2023-06-27 深圳市微特精密科技股份有限公司 一种dut的边界扫描测试系统及自检测方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760183B2 (en) * 2008-11-14 2014-06-24 Teradyne, Inc. Fast open circuit detection for open power and ground pins
US20120324305A1 (en) * 2011-06-20 2012-12-20 Texas Instruments Incorporated Testing interposer method and apparatus
US10916493B2 (en) 2018-11-27 2021-02-09 International Business Machines Corporation Direct current blocking capacitors
WO2020240233A1 (en) * 2019-05-31 2020-12-03 Micron Technology, Inc. Memory component provided with a jtag test interface comprising a matrix of instruction registers
US11670578B2 (en) * 2020-06-02 2023-06-06 Micron Technology, Inc. Ball grid arrays and associated apparatuses and systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8328750D0 (en) * 1983-10-27 1983-11-30 Philp R Contact-less electronic connectors
BR8504950A (pt) * 1985-10-02 1987-05-12 Dalson Artacho Sistema de registro e leitura de dados em cartoes por campo eletrico
US6104198A (en) * 1997-05-20 2000-08-15 Zen Licensing Group Llp Testing the integrity of an electrical connection to a device using an onboard controllable signal source
US6536008B1 (en) * 1998-10-27 2003-03-18 Logic Vision, Inc. Fault insertion method, boundary scan cells, and integrated circuit for use therewith
US6430718B1 (en) * 1999-08-30 2002-08-06 Cypress Semiconductor Corp. Architecture, circuitry and method for testing one or more integrated circuits and/or receiving test information therefrom
US6597190B2 (en) * 2000-09-29 2003-07-22 Intel Corporation Method and apparatus for testing electronic devices
JP2004349558A (ja) * 2003-05-23 2004-12-09 Univ Of Tokyo 信号授受方式

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105608243A (zh) * 2014-10-22 2016-05-25 三星电子株式会社 集成电路和设计集成电路的布局的方法
CN105608243B (zh) * 2014-10-22 2019-07-12 三星电子株式会社 集成电路和设计集成电路的布局的方法
CN108254671A (zh) * 2016-12-27 2018-07-06 德克萨斯仪器股份有限公司 基于内插器的测试程序评估
CN108254671B (zh) * 2016-12-27 2022-01-11 德克萨斯仪器股份有限公司 基于内插器的测试程序评估
CN107957541A (zh) * 2017-11-21 2018-04-24 华北电力大学 一种功率半导体模块内部并联芯片筛选方法及系统
JP2022542155A (ja) * 2019-10-17 2022-09-29 長江存儲科技有限責任公司 限られた数の試験ピンを使用するメモリデバイスを試験する方法およびその方法を使用するメモリデバイス
JP7279258B2 (ja) 2019-10-17 2023-05-22 長江存儲科技有限責任公司 限られた数の試験ピンを使用するメモリデバイスを試験する方法およびその方法を使用するメモリデバイス
US11719748B2 (en) 2019-10-17 2023-08-08 Yangtze Memory Technologies Co., Ltd. Method of testing memory device employing limited number of test pins and memory device utilizing same
CN110794289A (zh) * 2019-11-26 2020-02-14 英业达科技有限公司 主板的边界扫描和功能测试方法及装置
CN111077423A (zh) * 2020-01-07 2020-04-28 浙江大学 一种固体绝缘材料界面介电性能测试装置及方法
CN111077423B (zh) * 2020-01-07 2021-03-05 浙江大学 一种固体绝缘材料界面介电性能测试装置及方法
CN116338442A (zh) * 2023-05-30 2023-06-27 深圳市微特精密科技股份有限公司 一种dut的边界扫描测试系统及自检测方法

Also Published As

Publication number Publication date
US20080079455A1 (en) 2008-04-03
DE112005003538T5 (de) 2008-03-06
TW200701415A (en) 2007-01-01
WO2006108439A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
CN101166986A (zh) Ic芯片封装件、对包含在所述芯片封装件内的芯片的进行功能测试的测试设备及界面
US9839127B2 (en) System of package (SoP) module and mobile computing device having the SoP
CN103094249B (zh) 三维集成电路连接结构和方法
EP1876644B1 (en) Semiconductor device and manufacturing method of same
US8242794B2 (en) Socket, and test apparatus and method using the socket
CN101504923B (zh) 半导体器件、半导体器件的制造方法及其测试方法
TWI497672B (zh) 堆疊器件中之信號傳遞
US20150380061A1 (en) Semiconductor device
US10056354B2 (en) Multi-chip semiconductor apparatus
US11211369B2 (en) Service module for SIP devices
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
US11043484B1 (en) Method and apparatus of package enabled ESD protection
US20220301952A1 (en) Semiconductor device including through-package debug features
US20080191704A1 (en) Method to Improve Isolation of an Open Net Fault in an Interposer Mounted Module
WO2017123456A1 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
KR101116325B1 (ko) 반도체 장치
US10028380B2 (en) Semiconductor package with dual second level electrical interconnections
US7093209B2 (en) Method and apparatus for packaging test integrated circuits
US8772085B2 (en) Integrated circuit package architecture
WO2011014434A2 (en) Bond and probe pad distribution and package architecture
US7041516B2 (en) Multi chip module assembly
Yew et al. Board on chip-ball grid array (BOC-BGA/sup TM/) package. A new design for high frequency application (package design and reliability)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080423