JP3730340B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP3730340B2 JP3730340B2 JP30929796A JP30929796A JP3730340B2 JP 3730340 B2 JP3730340 B2 JP 3730340B2 JP 30929796 A JP30929796 A JP 30929796A JP 30929796 A JP30929796 A JP 30929796A JP 3730340 B2 JP3730340 B2 JP 3730340B2
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- subo
- over
- wafer
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、ウエハテスト用半導体試験装置において、ウエハプローバに接続されるウエハ用マザーボード端までのシステム診断に関する。
【０００２】
【従来の技術】
半導体試験装置は装置内に膨大な回路を有して被試験チップやデバイスを検査試験する。この為デバイスの検査試験実施に先立って半導体試験装置側自身の機能が正常であるかをシステム診断プログラムを実行してチェックしている。このシステム診断の中で、テストヘッドに係るシステム診断を行う場合にはテストヘッドにシステム診断専用の診断ボードを装着して行う。
【０００３】
ＩＣ製造工程ではウエハ上のチップ回路の形成段階でも前工程試験としての電気的試験が行われている。この前工程試験での装置構成例を図２に示す。更に被試験チップを試験実施時のウエハ用マザーボード周辺の要部構造図を図３に示す。図３の構成は、テストヘッド４０と、ウエハ用マザーボード６０と、プローブカード２０と、ウエハ１２０と、ウエハプローバ１００で成る。
【０００４】
テストヘッド４０は、テストシステム９０の一部であり、主にＤＵＴの入出力ピンに接続して信号の授受を行うピンエレクトロニクス回路４２を搭載している。
ウエハ用マザーボード６０は、テストヘッド４０とプローブカード２０間を電気的に１対１で接続する回路構造体であり、汎用使用される。図４での構成例はパフォーマンスボード６２と、多数本の単線や同軸ケーブル６４と、ポゴピン６９を環状に配置支持するプロービングアッセンブリ６６と、これらの支持構造体で成る。
【０００５】
プローブカード２０は、円状基板であり、この上面に図５に示すように複数列環状ポゴピンパッド２２がプロービングアッセンブリ６６側と対向する位置に配列され、中央部下面には蝕針用の弾性を有する複数プローブピン２１があり、所望のピンとパッド間が配線使用される。複数プローブピン２１はウエハの被試験チップのボンディングパッドに対応して高密度集合配列されている。この為プローブカード２０は、被試験チップの品種毎に製作用意される。
【０００６】
次に、システム診断実行時のテストヘッド周辺の要部構造図を図４に示す。この状態はウエハプローバ１００から離脱させた後、テストヘッドに専用のシステム診断用パフォーマンスボード６２ｂを装着した状態である。
システム診断用パフォーマンスボード６２ｂは、図３のパフォーマンスボード６２と同様に、テストヘッド４０との電気的接続構造を有し、更にピンエレクトロニクス回路４２のシステム診断をする為のテストヘッド診断用回路６３が搭載されている。このシステム診断用パフォーマンスボード６２ｂを装着することで、テストヘッドに関する所定のシステム診断が実現される。ここでテストヘッド診断用回路６３についての説明は省略する。これにより実現される主な診断項目としては、ドライバ／コンパレータ入出力の接続診断や、ピンカードの入出力リレー／ＤＣリレーの診断、ＰＰＳ出力の診断、ＰＣＯＮ／ＬＣＯＮ／ＬＯＡＤ信号出力の診断、パフォーマンスボード上のコントロールワード信号の診断、パフォーマンスボード上の種類識別可否の診断、ＤＣラインのリーク電流の診断、その他がある。
【０００７】
ところで上記図４に示すように、従来のシステム診断では、図３のウエハ用マザーボード６０が外されて、代りにシステム診断用パフォーマンスボード６２ｂを装着してシステム診断を実施する形態である。これは、テストヘッド出力端子迄のシステム診断のみが可能である。従ってこの診断形態では次に示す難点がある。即ち、第１にウエハ用マザーボード６０自体の自動チェックが行われない点があり、他の検査手段で手動による単体検査する必要性がある。第２にテストヘッド４０とウエハ用マザーボード６０の装着状態における両接続点の電気的接触状態の良否チェックができない点がある。
【０００８】
ところでウエハ用マザーボード６０自体は、テストヘッド４０とプローブカード２０間を電気的に１対１で接続する比較的単純接続回路ではあるが、多数ポゴピンや機械的接触部分を有している為接続不具合を生じる可能性がある。更に高密度隣接配置されている為、隣接端子間が所定絶縁抵抗値以下となってデバイス測定時の誤差要因となったりする場合がある。いずれにしてもこれら要因により被試験チップが不良と判定されてしまったり、試験データの誤認を招く場合がある。このような不具合発生の可能性を有して使用することは、測定器である半導体試験装置としては好ましくない。またウエハ用マザーボード６０の手動による単体検査は専用の治具が必要であり、また多くの検査工数を要する難点がある。
【０００９】
【発明が解決しようとする課題】
そこで、本発明が解決しようとする課題は、ウエハプローバに接続されるウエハ用マザーボードのシステム診断において、ウエハ用マザーボードを装着した状態でのウエハ用マザーボードを含んだ自動システム診断が可能なプローブカード型診断用パフォーマンスボードの実現を目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の構成では、仲介回路構造体を装着したままで、プローブカード側の開放端にプローブカード２０と同一嵌合形状としたプローブカード型診断用パフォーマンスボード１０と、プローブカード型診断用パフォーマンスボード１０に半導体試験装置のテストヘッド診断用回路６３を設ける構成手段にする。
これにより、テストヘッド４０とプローブカード２０間を１対１の電気的な仲介接続をする仲介回路構造体を有して、ウエハプローバ１００に接続してウエハ上のチップの電気的試験をする半導体試験装置において、ウエハ用マザーボードを装着した状態での自動システム診断が可能となる。
【００１１】
前記仲介回路構造体は、テストヘッド４０とプローブカード２０間を１対１の電気的な仲介接続をする回路構造体の全てであって、一例としてはウエハ用マザーボード６０がある。
また、プローブカード型診断用パフォーマンスボード１０固有のボード識別ＩＤコードを付与し、これを読み出し可能とする回路をプローブカード型診断用パフォーマンスボード１０に追加す構成手段がある。
これにより、このボード識別ＩＤコードをシステムが読み出しプローブカード型診断用パフォーマンスボード１０の装着を確認し、対応するシステム診断プログラムを実行させることができる。
【００１２】
【発明の実施の形態】
以下に本発明の実施の形態を実施例と共に詳細に説明する。
【００１３】
【実施例】
本発明実施例について図１を示して説明する。
図１は本発明に係わるシステム診断実行時のテストヘッド周辺の要部構造図である。この状態はウエハプローバ１００から離脱させた後、テストヘッドにウエハ用マザーボード６０を装着したまま、本発明のプローブカード型診断用パフォーマンスボード１０をウエハ用マザーボード６０に装着した状態である。
【００１４】
プローブカード型診断用パフォーマンスボード１０は、仲介回路構造体であるウエハ用マザーボード６０の開放端に装着可能とした診断用ボードである。即ち、第１に外形はプローブカード２０と同一の円状基板であり、第２に図５の複数列環状ポゴピンパッド２２と同一のポゴピンパッドを有し、第３にこれに搭載している回路は従来と同一のテストヘッド診断用回路６３である。無論プローブピン２１は無い。逆にいえば従来のテストヘッドに装着されるシステム診断用パフォーマンスボード６２ｂの外形をプローブカード２０の嵌合形状に合わせた外形構造で成る。
【００１５】
ここで、プローブカード型診断用パフォーマンスボード１０に搭載するテストヘッド診断用回路６３は、ウエハ用マザーボード６０自体が単に電気的に１対１に接続された中継回路である為、従来と同一の回路を使用できる。
【００１６】
これによって電気的には同一である為、テストヘッドにウエハ用マザーボード６０を装着したままシステム診断が行える。従ってプローブカード２０接続端までのシステム診断が自動でできる利点が得られる。
更に電気的には同一である為、従来と同一のシステム診断プログラムを使用できる利点も得られる。即ち新たなシステム診断プログラムの作成は不要にできる利点が得られる。
【００１７】
なお、上記実施例の説明では、プローブカード型診断用パフォーマンスボード１０に搭載するテストヘッド診断用回路６３を従来と同一回路を搭載する場合で説明していたが、所望により当該診断用パフォーマンスボード１０固有のボード識別ＩＤコードを付与し、これを読み出し可能とする回路を追加して設け、このボード識別ＩＤコードをシステムが読み出し確認できるようにしても良い。
ところでプローブカード２０の自動着脱交換機能を設けた試験装置がある。これに前記識別ＩＤコードを利用して、当該診断用パフォーマンスボード１０を自動認識して、随時自動的にシステム診断が行えるようにすることも可能である。
【００１８】
また、上記実施例の説明では、プローブカード型診断用パフォーマンスボード１０に搭載するテストヘッド診断用回路６３を従来と同一回路を搭載する場合で説明していたが、所望によりテストヘッド４０出力端子から当該パフォーマンスボード１０迄の接触抵抗を測定する診断回路を当該パフォーマンスボード１０に追加し、これに対応して接触抵抗を測定診断するプログラムをシステム診断プログラムに追加して使用できるようにしても良い。
【００１９】
また、上記実施例の説明では、ウエハ用マザーボード６０とプローブカード２０間のポゴピン６９による電気的接続手段の具体例であったが、他のコネクタ等の電気的接続手段の場合でも良く、これに対応したプローブカード型診断用パフォーマンスボードとすることで同様に適用可能である。
【００２０】
【発明の効果】
本発明は、以上説明した内容から、下記に記載される効果を奏する。
プローブカード型診断用パフォーマンスボード１０により、ウエハ用マザーボード６０を装着した状態で従来と同一のシステム診断プログラムを適用できる利点が得られる。この結果、ウエハ用マザーボードを含んだ自動システム診断が容易に運用できる効果が得られる。
【図面の簡単な説明】
【図１】 本発明の、システム診断実行時のテストヘッド周辺の要部構造図である。
【図２】 従来の、一般的な前工程試験での装置要部構成例である。
【図３】 従来の、チップ試験実施時のウエハ用マザーボード周辺の要部構造図である。
【図４】従来の、システム診断実行時のテストヘッド周辺の要部構造図である。
【図５】プローブカードの外観図である。
【符号の説明】
１０ プローブカード型診断用パフォーマンスボード
２０ プローブカード
２１ プローブピン
２２ ポゴピンパッド
４０ テストヘッド
４２ ピンエレクトロニクス回路
６０ ウエハ用マザーボード
６２ パフォーマンスボード
６２ｂ システム診断用パフォーマンスボード
６３ テストヘッド診断用回路
６４ 同軸ケーブル
６６ プロービングアッセンブリ
６９ ポゴピン
９０ テストシステム
１００ ウエハプローバ
【発明の属する技術分野】
この発明は、ウエハテスト用半導体試験装置において、ウエハプローバに接続されるウエハ用マザーボード端までのシステム診断に関する。
【０００２】
【従来の技術】
半導体試験装置は装置内に膨大な回路を有して被試験チップやデバイスを検査試験する。この為デバイスの検査試験実施に先立って半導体試験装置側自身の機能が正常であるかをシステム診断プログラムを実行してチェックしている。このシステム診断の中で、テストヘッドに係るシステム診断を行う場合にはテストヘッドにシステム診断専用の診断ボードを装着して行う。
【０００３】
ＩＣ製造工程ではウエハ上のチップ回路の形成段階でも前工程試験としての電気的試験が行われている。この前工程試験での装置構成例を図２に示す。更に被試験チップを試験実施時のウエハ用マザーボード周辺の要部構造図を図３に示す。図３の構成は、テストヘッド４０と、ウエハ用マザーボード６０と、プローブカード２０と、ウエハ１２０と、ウエハプローバ１００で成る。
【０００４】
テストヘッド４０は、テストシステム９０の一部であり、主にＤＵＴの入出力ピンに接続して信号の授受を行うピンエレクトロニクス回路４２を搭載している。
ウエハ用マザーボード６０は、テストヘッド４０とプローブカード２０間を電気的に１対１で接続する回路構造体であり、汎用使用される。図４での構成例はパフォーマンスボード６２と、多数本の単線や同軸ケーブル６４と、ポゴピン６９を環状に配置支持するプロービングアッセンブリ６６と、これらの支持構造体で成る。
【０００５】
プローブカード２０は、円状基板であり、この上面に図５に示すように複数列環状ポゴピンパッド２２がプロービングアッセンブリ６６側と対向する位置に配列され、中央部下面には蝕針用の弾性を有する複数プローブピン２１があり、所望のピンとパッド間が配線使用される。複数プローブピン２１はウエハの被試験チップのボンディングパッドに対応して高密度集合配列されている。この為プローブカード２０は、被試験チップの品種毎に製作用意される。
【０００６】
次に、システム診断実行時のテストヘッド周辺の要部構造図を図４に示す。この状態はウエハプローバ１００から離脱させた後、テストヘッドに専用のシステム診断用パフォーマンスボード６２ｂを装着した状態である。
システム診断用パフォーマンスボード６２ｂは、図３のパフォーマンスボード６２と同様に、テストヘッド４０との電気的接続構造を有し、更にピンエレクトロニクス回路４２のシステム診断をする為のテストヘッド診断用回路６３が搭載されている。このシステム診断用パフォーマンスボード６２ｂを装着することで、テストヘッドに関する所定のシステム診断が実現される。ここでテストヘッド診断用回路６３についての説明は省略する。これにより実現される主な診断項目としては、ドライバ／コンパレータ入出力の接続診断や、ピンカードの入出力リレー／ＤＣリレーの診断、ＰＰＳ出力の診断、ＰＣＯＮ／ＬＣＯＮ／ＬＯＡＤ信号出力の診断、パフォーマンスボード上のコントロールワード信号の診断、パフォーマンスボード上の種類識別可否の診断、ＤＣラインのリーク電流の診断、その他がある。
【０００７】
ところで上記図４に示すように、従来のシステム診断では、図３のウエハ用マザーボード６０が外されて、代りにシステム診断用パフォーマンスボード６２ｂを装着してシステム診断を実施する形態である。これは、テストヘッド出力端子迄のシステム診断のみが可能である。従ってこの診断形態では次に示す難点がある。即ち、第１にウエハ用マザーボード６０自体の自動チェックが行われない点があり、他の検査手段で手動による単体検査する必要性がある。第２にテストヘッド４０とウエハ用マザーボード６０の装着状態における両接続点の電気的接触状態の良否チェックができない点がある。
【０００８】
ところでウエハ用マザーボード６０自体は、テストヘッド４０とプローブカード２０間を電気的に１対１で接続する比較的単純接続回路ではあるが、多数ポゴピンや機械的接触部分を有している為接続不具合を生じる可能性がある。更に高密度隣接配置されている為、隣接端子間が所定絶縁抵抗値以下となってデバイス測定時の誤差要因となったりする場合がある。いずれにしてもこれら要因により被試験チップが不良と判定されてしまったり、試験データの誤認を招く場合がある。このような不具合発生の可能性を有して使用することは、測定器である半導体試験装置としては好ましくない。またウエハ用マザーボード６０の手動による単体検査は専用の治具が必要であり、また多くの検査工数を要する難点がある。
【０００９】
【発明が解決しようとする課題】
そこで、本発明が解決しようとする課題は、ウエハプローバに接続されるウエハ用マザーボードのシステム診断において、ウエハ用マザーボードを装着した状態でのウエハ用マザーボードを含んだ自動システム診断が可能なプローブカード型診断用パフォーマンスボードの実現を目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の構成では、仲介回路構造体を装着したままで、プローブカード側の開放端にプローブカード２０と同一嵌合形状としたプローブカード型診断用パフォーマンスボード１０と、プローブカード型診断用パフォーマンスボード１０に半導体試験装置のテストヘッド診断用回路６３を設ける構成手段にする。
これにより、テストヘッド４０とプローブカード２０間を１対１の電気的な仲介接続をする仲介回路構造体を有して、ウエハプローバ１００に接続してウエハ上のチップの電気的試験をする半導体試験装置において、ウエハ用マザーボードを装着した状態での自動システム診断が可能となる。
【００１１】
前記仲介回路構造体は、テストヘッド４０とプローブカード２０間を１対１の電気的な仲介接続をする回路構造体の全てであって、一例としてはウエハ用マザーボード６０がある。
また、プローブカード型診断用パフォーマンスボード１０固有のボード識別ＩＤコードを付与し、これを読み出し可能とする回路をプローブカード型診断用パフォーマンスボード１０に追加す構成手段がある。
これにより、このボード識別ＩＤコードをシステムが読み出しプローブカード型診断用パフォーマンスボード１０の装着を確認し、対応するシステム診断プログラムを実行させることができる。
【００１２】
【発明の実施の形態】
以下に本発明の実施の形態を実施例と共に詳細に説明する。
【００１３】
【実施例】
本発明実施例について図１を示して説明する。
図１は本発明に係わるシステム診断実行時のテストヘッド周辺の要部構造図である。この状態はウエハプローバ１００から離脱させた後、テストヘッドにウエハ用マザーボード６０を装着したまま、本発明のプローブカード型診断用パフォーマンスボード１０をウエハ用マザーボード６０に装着した状態である。
【００１４】
プローブカード型診断用パフォーマンスボード１０は、仲介回路構造体であるウエハ用マザーボード６０の開放端に装着可能とした診断用ボードである。即ち、第１に外形はプローブカード２０と同一の円状基板であり、第２に図５の複数列環状ポゴピンパッド２２と同一のポゴピンパッドを有し、第３にこれに搭載している回路は従来と同一のテストヘッド診断用回路６３である。無論プローブピン２１は無い。逆にいえば従来のテストヘッドに装着されるシステム診断用パフォーマンスボード６２ｂの外形をプローブカード２０の嵌合形状に合わせた外形構造で成る。
【００１５】
ここで、プローブカード型診断用パフォーマンスボード１０に搭載するテストヘッド診断用回路６３は、ウエハ用マザーボード６０自体が単に電気的に１対１に接続された中継回路である為、従来と同一の回路を使用できる。
【００１６】
これによって電気的には同一である為、テストヘッドにウエハ用マザーボード６０を装着したままシステム診断が行える。従ってプローブカード２０接続端までのシステム診断が自動でできる利点が得られる。
更に電気的には同一である為、従来と同一のシステム診断プログラムを使用できる利点も得られる。即ち新たなシステム診断プログラムの作成は不要にできる利点が得られる。
【００１７】
なお、上記実施例の説明では、プローブカード型診断用パフォーマンスボード１０に搭載するテストヘッド診断用回路６３を従来と同一回路を搭載する場合で説明していたが、所望により当該診断用パフォーマンスボード１０固有のボード識別ＩＤコードを付与し、これを読み出し可能とする回路を追加して設け、このボード識別ＩＤコードをシステムが読み出し確認できるようにしても良い。
ところでプローブカード２０の自動着脱交換機能を設けた試験装置がある。これに前記識別ＩＤコードを利用して、当該診断用パフォーマンスボード１０を自動認識して、随時自動的にシステム診断が行えるようにすることも可能である。
【００１８】
また、上記実施例の説明では、プローブカード型診断用パフォーマンスボード１０に搭載するテストヘッド診断用回路６３を従来と同一回路を搭載する場合で説明していたが、所望によりテストヘッド４０出力端子から当該パフォーマンスボード１０迄の接触抵抗を測定する診断回路を当該パフォーマンスボード１０に追加し、これに対応して接触抵抗を測定診断するプログラムをシステム診断プログラムに追加して使用できるようにしても良い。
【００１９】
また、上記実施例の説明では、ウエハ用マザーボード６０とプローブカード２０間のポゴピン６９による電気的接続手段の具体例であったが、他のコネクタ等の電気的接続手段の場合でも良く、これに対応したプローブカード型診断用パフォーマンスボードとすることで同様に適用可能である。
【００２０】
【発明の効果】
本発明は、以上説明した内容から、下記に記載される効果を奏する。
プローブカード型診断用パフォーマンスボード１０により、ウエハ用マザーボード６０を装着した状態で従来と同一のシステム診断プログラムを適用できる利点が得られる。この結果、ウエハ用マザーボードを含んだ自動システム診断が容易に運用できる効果が得られる。
【図面の簡単な説明】
【図１】 本発明の、システム診断実行時のテストヘッド周辺の要部構造図である。
【図２】 従来の、一般的な前工程試験での装置要部構成例である。
【図３】 従来の、チップ試験実施時のウエハ用マザーボード周辺の要部構造図である。
【図４】従来の、システム診断実行時のテストヘッド周辺の要部構造図である。
【図５】プローブカードの外観図である。
【符号の説明】
１０ プローブカード型診断用パフォーマンスボード
２０ プローブカード
２１ プローブピン
２２ ポゴピンパッド
４０ テストヘッド
４２ ピンエレクトロニクス回路
６０ ウエハ用マザーボード
６２ パフォーマンスボード
６２ｂ システム診断用パフォーマンスボード
６３ テストヘッド診断用回路
６４ 同軸ケーブル
６６ プロービングアッセンブリ
６９ ポゴピン
９０ テストシステム
１００ ウエハプローバ
Claims (2)
- テストヘッドとプローブカード間を１対１の電気的な仲介接続をする仲介回路構造体を有して、ウエハプローバに接続してウエハ上のチップの電気的試験をする半導体試験装置において、
該仲介回路構造体を装着したままで、プローブカード側の開放端にプローブカードと同一嵌合形状としたプローブカード型診断用パフォーマンスボードと、
該プローブカード型診断用パフォーマンスボードに半導体試験装置のテストヘッド診断用回路を設けて該仲介回路構造体を含んでシステム診断可能としたことを特徴とする半導体試験装置。 - プローブカード型診断用パフォーマンスボードの種類毎に固有のボード識別番号コードを付与し、これを読み出し可能とする回路を該プローブカード型診断用パフォーマンスボードに設けたことを特徴とした請求項１記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30929796A JP3730340B2 (ja) | 1996-11-20 | 1996-11-20 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30929796A JP3730340B2 (ja) | 1996-11-20 | 1996-11-20 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150082A JPH10150082A (ja) | 1998-06-02 |
| JP3730340B2 true JP3730340B2 (ja) | 2006-01-05 |
Family
ID=17991314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30929796A Expired - Fee Related JP3730340B2 (ja) | 1996-11-20 | 1996-11-20 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730340B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476628B1 (en) * | 1999-06-28 | 2002-11-05 | Teradyne, Inc. | Semiconductor parallel tester |
| KR100347765B1 (ko) | 2000-10-18 | 2002-08-09 | 삼성전자 주식회사 | 웨이퍼의 전기적 특성을 검사하는 방법 및 장치 |
| JP3790175B2 (ja) * | 2002-03-01 | 2006-06-28 | 株式会社アドバンテスト | 基板異常検出回路付き装置 |
| JP4179823B2 (ja) * | 2002-08-06 | 2008-11-12 | イビデンエンジニアリング株式会社 | プリント配線板通電検査治具の検査装置 |
| JP4134940B2 (ja) * | 2004-04-22 | 2008-08-20 | トヨタ自動車株式会社 | パフォーマンスボードの診断方法と診断装置 |
| JP2006275986A (ja) | 2005-03-30 | 2006-10-12 | Advantest Corp | 診断プログラム、切替プログラム、試験装置、および診断方法 |
| JP4571534B2 (ja) | 2005-05-12 | 2010-10-27 | 株式会社アドバンテスト | 試験装置、診断プログラムおよび診断方法 |
| JP6758229B2 (ja) | 2017-03-16 | 2020-09-23 | 東京エレクトロン株式会社 | 検査装置の診断方法および検査システム |
| JP6804353B2 (ja) * | 2017-03-22 | 2020-12-23 | 東京エレクトロン株式会社 | ウエハ検査装置及びウエハ検査装置の診断方法 |
-
1996
- 1996-11-20 JP JP30929796A patent/JP3730340B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150082A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609082B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| KR20140019376A (ko) | 무선 프로브 카드 검증 시스템 및 방법 | |
| US20070171405A1 (en) | Inspection device of semiconductor device | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| JPH1048298A (ja) | 半導体装置の高速試験方法 | |
| JPH10142291A (ja) | Ｉｃ試験装置 | |
| JP2764854B2 (ja) | プローブカード及び検査方法 | |
| KR100683041B1 (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
| US20040251925A1 (en) | Measurement of package interconnect impedance using tester and supporting tester | |
| JPH01170857A (ja) | プローブカード | |
| KR940002455Y1 (ko) | 레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JP4863786B2 (ja) | 接触試験装置および接触試験方法 | |
| JPH1144734A (ja) | 電子回路アセンブリ試験方法及び試験装置及び該試験用アダプタ | |
| US20060181300A1 (en) | Method for testing a circuit unit and test apparatus | |
| JPH1145916A (ja) | 半導体ウェハ試験装置および半導体ウェハの試験方法 | |
| JPH0720193A (ja) | Ｄｕｔボード | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| JP2011220859A (ja) | 半導体装置の試験方法 | |
| CN110646649A (zh) | 分立器件测试方法 | |
| JPH0720150A (ja) | プローブカード及びこれを用いた試験装置 | |
| JPH05315411A (ja) | テストヘッド | |
| JPH05315416A (ja) | 論理検査端子付きｌｓｉ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040419 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |