JPH0720193A - Ｄｕｔボード - Google Patents
ＤｕｔボードInfo
- Publication number
- JPH0720193A JPH0720193A JP5161241A JP16124193A JPH0720193A JP H0720193 A JPH0720193 A JP H0720193A JP 5161241 A JP5161241 A JP 5161241A JP 16124193 A JP16124193 A JP 16124193A JP H0720193 A JPH0720193 A JP H0720193A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- dut
- board
- pin
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】ＤＵＴの品種を問わず、汎用的なＤＵＴボード
の提供。 【構成】パッケージに収納された半導体集積回路の検査
を行う半導体試験装置に用いられるＤＵＴボードであっ
て、前記半導体集積回路のパッケージの配線端子と、こ
の配線端子と１対１で電気的に接続した第１の端子と、
この第１の端子に並列した複数の第２の端子と、前記第
１の端子に対して並列した前記第２の端子を短絡した１
つの導通ラインとを備えたプリント基板と、前記第１の
端子とこれに対応する複数の第２の端子の１つを接続す
る手段とを有することにより、上記目的を達成する。
の提供。 【構成】パッケージに収納された半導体集積回路の検査
を行う半導体試験装置に用いられるＤＵＴボードであっ
て、前記半導体集積回路のパッケージの配線端子と、こ
の配線端子と１対１で電気的に接続した第１の端子と、
この第１の端子に並列した複数の第２の端子と、前記第
１の端子に対して並列した前記第２の端子を短絡した１
つの導通ラインとを備えたプリント基板と、前記第１の
端子とこれに対応する複数の第２の端子の１つを接続す
る手段とを有することにより、上記目的を達成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣやＬＳＩなどの様
な半導体集積回路からなる被測定対象（被テストデバイ
ス、以下「ＤＵＴ」（Device Under Test ）と呼ぶ）の
電気的特性、回路機能的特性を検査する際に用いられ
る、ＤＵＴと半導体試験装置との間の電気的接続を行う
インターフェースの役割をするＤＵＴボードに関する。
な半導体集積回路からなる被測定対象（被テストデバイ
ス、以下「ＤＵＴ」（Device Under Test ）と呼ぶ）の
電気的特性、回路機能的特性を検査する際に用いられ
る、ＤＵＴと半導体試験装置との間の電気的接続を行う
インターフェースの役割をするＤＵＴボードに関する。
【０００２】
【従来の技術】一般に、半導体集積回路はパッケージに
アセンブルした後、所望の電気的特性および回路機能を
備えているか否かが検査され、良品の選別が行われる。
アセンブルした後、所望の電気的特性および回路機能を
備えているか否かが検査され、良品の選別が行われる。
【０００３】この工程において、ＤＵＴは半導体試験装
置（以下テスタと呼ぶ）を用いて検査される。この時Ｄ
ＵＴの各ピンはテスタの決められたピンとＤＵＴボード
（インターフェースボード）を介して電気的接続がなさ
れる。
置（以下テスタと呼ぶ）を用いて検査される。この時Ｄ
ＵＴの各ピンはテスタの決められたピンとＤＵＴボード
（インターフェースボード）を介して電気的接続がなさ
れる。
【０００４】図５（ａ）および（ｂ）は、いずれも従来
用いられているＤＵＴボードの使用状態を示す模式図で
あり、３０および３１はＤＵＴボード、３２はＤＵＴ、
３３はテスタである。ＤＵＴボード３０および３１は、
ＩＣソケット３４、プリント基板３５そして配線３６で
構成されており、ＤＵＴ３２の信号ピン、電源ピン、接
地（グラウンド；以下、ＧＮＤともいう）ピンがそれぞ
れテスタに対応して接続される様に配線されている。
用いられているＤＵＴボードの使用状態を示す模式図で
あり、３０および３１はＤＵＴボード、３２はＤＵＴ、
３３はテスタである。ＤＵＴボード３０および３１は、
ＩＣソケット３４、プリント基板３５そして配線３６で
構成されており、ＤＵＴ３２の信号ピン、電源ピン、接
地（グラウンド；以下、ＧＮＤともいう）ピンがそれぞ
れテスタに対応して接続される様に配線されている。
【０００５】ここで、電源およびＧＮＤ線は、信号線と
配線材や伝送路が異なるため、特に信号線と区別して配
線する必要がある。
配線材や伝送路が異なるため、特に信号線と区別して配
線する必要がある。
【０００６】
【発明が解決しようとする課題】上述した従来のＤＵＴ
ボードは、ＤＵＴ１品種毎に専用の配線を施したＤＵＴ
ボードを用意する必要があるため、ＤＵＴの品種数によ
ってその保有数量が増大し、初期投資費用の増大のみな
らず、ライン能力に悪影響を及ぼす。
ボードは、ＤＵＴ１品種毎に専用の配線を施したＤＵＴ
ボードを用意する必要があるため、ＤＵＴの品種数によ
ってその保有数量が増大し、初期投資費用の増大のみな
らず、ライン能力に悪影響を及ぼす。
【０００７】さらに、ＤＵＴボード上で、ＤＵＴのピン
状態に合わせた配線もしくは、専用のプリント基板を作
成していたため、最近の多ピン化ＤＵＴにおいては、配
線ミスや、作成期間の増加という問題があった。
状態に合わせた配線もしくは、専用のプリント基板を作
成していたため、最近の多ピン化ＤＵＴにおいては、配
線ミスや、作成期間の増加という問題があった。
【０００８】本発明は、上記のような問題点を解消する
ためになされたもので、ＤＵＴの品種を問わず、汎用的
なＤＵＴボードを提供することを目的とする。
ためになされたもので、ＤＵＴの品種を問わず、汎用的
なＤＵＴボードを提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、パッケージに収納された半導体集積回路
の検査を行う半導体試験装置に用いられるＤＵＴボード
であって、前記半導体集積回路のパッケージの配線端子
と、この配線端子と１対１で電気的に接続した第１の端
子と、この第１の端子に並列した複数の第２の端子と、
前記第１の端子に対して並列した前記第２の端子を短絡
した１つの導通ラインとを備えたプリント基板と、前記
第１の端子とこれに対応する複数の第２の端子の１つを
接続する手段とを有することを特徴とするＤＵＴボード
を提供することにある。ここで、前記接続手段が、前記
プリント基板の少なくとも第１の端子およびこれに接続
される第２の端子と同一位置に互いに短絡され、前記第
１および第２の端子に挿着される導体ピンが設けられた
アダプタであるのが好ましい。また、前記接続手段が、
前記プリント基板のすべての第１および第２の端子と同
一位置にこれらに挿着される導体ピンが設けられたアダ
プタと、互いに接続される前記第１および第２の端子に
対応する２本の導体ピンを短絡する短絡用ピンとから構
成されるものであるのが好ましい。
に、本発明は、パッケージに収納された半導体集積回路
の検査を行う半導体試験装置に用いられるＤＵＴボード
であって、前記半導体集積回路のパッケージの配線端子
と、この配線端子と１対１で電気的に接続した第１の端
子と、この第１の端子に並列した複数の第２の端子と、
前記第１の端子に対して並列した前記第２の端子を短絡
した１つの導通ラインとを備えたプリント基板と、前記
第１の端子とこれに対応する複数の第２の端子の１つを
接続する手段とを有することを特徴とするＤＵＴボード
を提供することにある。ここで、前記接続手段が、前記
プリント基板の少なくとも第１の端子およびこれに接続
される第２の端子と同一位置に互いに短絡され、前記第
１および第２の端子に挿着される導体ピンが設けられた
アダプタであるのが好ましい。また、前記接続手段が、
前記プリント基板のすべての第１および第２の端子と同
一位置にこれらに挿着される導体ピンが設けられたアダ
プタと、互いに接続される前記第１および第２の端子に
対応する２本の導体ピンを短絡する短絡用ピンとから構
成されるものであるのが好ましい。
【００１０】
【発明の作用】本発明のＤＵＴボードは、プリント基板
上にＤＵＴピンに１対１に対応する第１の端子とそれに
並行して電源用端子、ＧＮＤ用端子および信号用端子か
らなる第２の端子を設け、この第１の端子とこれらの第
２の端子のうちの任意の１つを接続手段によって接続す
ることができる様に構成されているので、ＤＵＴのピン
の位置に合わせて電源、ＧＮＤ、信号系の伝送路を設定
することができ、プリント基板裏面にて、テスタ側の電
源、ＧＮＤおよび信号系に接続することができるもので
ある。すなはち、本発明のＤＵＴボードにおいては、Ｄ
ＵＴピンが電源ピン、ＧＮＤピン、信号ピンかによって
ＤＵＴピンに対応している第１の端子とそれぞれ目的の
第２の端子とを接続手段によって短絡させることによっ
て伝送路を決定することができる。
上にＤＵＴピンに１対１に対応する第１の端子とそれに
並行して電源用端子、ＧＮＤ用端子および信号用端子か
らなる第２の端子を設け、この第１の端子とこれらの第
２の端子のうちの任意の１つを接続手段によって接続す
ることができる様に構成されているので、ＤＵＴのピン
の位置に合わせて電源、ＧＮＤ、信号系の伝送路を設定
することができ、プリント基板裏面にて、テスタ側の電
源、ＧＮＤおよび信号系に接続することができるもので
ある。すなはち、本発明のＤＵＴボードにおいては、Ｄ
ＵＴピンが電源ピン、ＧＮＤピン、信号ピンかによって
ＤＵＴピンに対応している第１の端子とそれぞれ目的の
第２の端子とを接続手段によって短絡させることによっ
て伝送路を決定することができる。
【００１１】従って、本発明のＤＵＴボードを用いるこ
とにより、電源ピン、ＧＮＤピン、信号ピンの位置が異
なるＤＵＴであっても、ＤＵＴの電源ピン、ＧＮＤピ
ン、信号ピンをそれぞれテスタ側の電源、ＧＮＤ、信号
系に容易かつ確実に接続することができる。また、接続
手段として、プリント基板の第１および第２の端子と同
一位置に設けられ、必要に応じて固定的にもしくは専用
の短絡用ピンで短絡された導体ピンを備えたアダプタを
用いるものでは、アダプタまたは短絡用ピンもしくはそ
の両者のみを交換するだけで、電源ピン、ＧＮＤピン、
信号ピンの位置が異なるＤＵＴであっても、多種多様の
ＤＵＴに適用することができる。
とにより、電源ピン、ＧＮＤピン、信号ピンの位置が異
なるＤＵＴであっても、ＤＵＴの電源ピン、ＧＮＤピ
ン、信号ピンをそれぞれテスタ側の電源、ＧＮＤ、信号
系に容易かつ確実に接続することができる。また、接続
手段として、プリント基板の第１および第２の端子と同
一位置に設けられ、必要に応じて固定的にもしくは専用
の短絡用ピンで短絡された導体ピンを備えたアダプタを
用いるものでは、アダプタまたは短絡用ピンもしくはそ
の両者のみを交換するだけで、電源ピン、ＧＮＤピン、
信号ピンの位置が異なるＤＵＴであっても、多種多様の
ＤＵＴに適用することができる。
【００１２】
【実施例】本発明に係るＤＵＴボードを添付の図面に示
す好適実施例に基づいて以下に詳細に説明する。
す好適実施例に基づいて以下に詳細に説明する。
【００１３】図１は、本発明のＤＵＴボードの一実施例
の断面模式図であり、図２は、本発明のＤＵＴボードに
用いられるプリント基板の平面模式図である。図１に示
すＤＵＴボード１０は、プリント基板１２と、アダプタ
１４と、短絡用ピン１６とを有する。ここで、プリント
基板１２には、中央に図示しないＤＵＴを挿入するため
のＩＣソケット１８が設置され、このＩＣソケット１８
にはＤＵＴピン（図示せず）が挿着される配線端子２０
がＤＵＴピンに対応して設けられる。また、プリント基
板１２においては、ＩＣソケット１８の外側に各配線端
子２０に１対１に対応し、この配線端子２０と基板内部
を通って接続された第１の端子である端子Ａと、さらに
この端子Ａに並列する複数の第２の端子、図中では３つ
の端子Ｂ，ＣおよびＤとが設けられる。ここでは、この
３つの第２の端子は、例えば、それぞれ信号端子Ｂ、電
源端子Ｃ、接地（ＧＮＤ）端子Ｄとする。そして、信号
端子Ｂは、すべて図示しないテスタの信号ピンに繋がる
様基板裏面に抜けている。また、電源端子Ｃは、基板内
で他の電源端子Ｃと、接地端子Ｄも同様に基板内で他の
接地端子Ｄと電気的導通がとられており、それぞれ電源
用および接地用の１本のループ状の導通ラインを形成し
ており、これらの電源用および接地用導通ラインは、そ
れぞれ所定位置で図示しないテスタの電源ピンおよび接
地ピンに繋がる様基板裏面に抜けている。
の断面模式図であり、図２は、本発明のＤＵＴボードに
用いられるプリント基板の平面模式図である。図１に示
すＤＵＴボード１０は、プリント基板１２と、アダプタ
１４と、短絡用ピン１６とを有する。ここで、プリント
基板１２には、中央に図示しないＤＵＴを挿入するため
のＩＣソケット１８が設置され、このＩＣソケット１８
にはＤＵＴピン（図示せず）が挿着される配線端子２０
がＤＵＴピンに対応して設けられる。また、プリント基
板１２においては、ＩＣソケット１８の外側に各配線端
子２０に１対１に対応し、この配線端子２０と基板内部
を通って接続された第１の端子である端子Ａと、さらに
この端子Ａに並列する複数の第２の端子、図中では３つ
の端子Ｂ，ＣおよびＤとが設けられる。ここでは、この
３つの第２の端子は、例えば、それぞれ信号端子Ｂ、電
源端子Ｃ、接地（ＧＮＤ）端子Ｄとする。そして、信号
端子Ｂは、すべて図示しないテスタの信号ピンに繋がる
様基板裏面に抜けている。また、電源端子Ｃは、基板内
で他の電源端子Ｃと、接地端子Ｄも同様に基板内で他の
接地端子Ｄと電気的導通がとられており、それぞれ電源
用および接地用の１本のループ状の導通ラインを形成し
ており、これらの電源用および接地用導通ラインは、そ
れぞれ所定位置で図示しないテスタの電源ピンおよび接
地ピンに繋がる様基板裏面に抜けている。
【００１４】本発明においては、ＤＵＴがＩＣソケット
２０にセットされると、ＤＵＴの各ピンは基板内部を通
って端子Ａに接続されるので、ＤＵＴの各ピンの種類に
よって端子Ａと端子Ｂ，ＣおよびＤとの短絡を適当な接
続（短絡）手段を用いて行うことにより、テスタの同じ
種類のピンに繋ぐことを可能にする。例えばＤＵＴのピ
ンが信号ピンとして使用するピンである場合端子Ａと端
子Ｂとを、電源ピンである場合ＡとＣとを短絡して、そ
れぞれテスタの信号ピンおよび電源ピンに繋がるように
する。
２０にセットされると、ＤＵＴの各ピンは基板内部を通
って端子Ａに接続されるので、ＤＵＴの各ピンの種類に
よって端子Ａと端子Ｂ，ＣおよびＤとの短絡を適当な接
続（短絡）手段を用いて行うことにより、テスタの同じ
種類のピンに繋ぐことを可能にする。例えばＤＵＴのピ
ンが信号ピンとして使用するピンである場合端子Ａと端
子Ｂとを、電源ピンである場合ＡとＣとを短絡して、そ
れぞれテスタの信号ピンおよび電源ピンに繋がるように
する。
【００１５】本発明においては、端子間の短絡の方法と
して、ハードワイヤや接続（短絡）用ピン等の直接接続
手段を用いて、プリント基板１２上で直接短絡させても
よいが、この場合には、短絡するピン数が多くなると設
定が困難であるため、図示例のように短絡設定用のアダ
プタ１４を用いるのが好ましい。
して、ハードワイヤや接続（短絡）用ピン等の直接接続
手段を用いて、プリント基板１２上で直接短絡させても
よいが、この場合には、短絡するピン数が多くなると設
定が困難であるため、図示例のように短絡設定用のアダ
プタ１４を用いるのが好ましい。
【００１６】本発明に用いられるアダプタ１４の部分拡
大断面模式図を図３に、アダプタ１４の平面模式図を図
４に示す。このアダプタ１４には、プリント基板１２の
端子Ａ，Ｂ，ＣおよびＤと同じ位置にそれぞれ導体のピ
ンａ，ｂ，ｃおよびｄが固定されている。これらの導体
ピンａ，ｂ，ｃおよびｄは、アダプタ１４の上面におい
て短絡用ピン１６が挿着可能な端子部を構成している。
また、このアダプタ１４は、中央に、プリント基板１２
に装着する際にＩＣソケット１８を通すための開口２２
を有し、リング状をなす。このアダプタ１４上で専用の
短絡用ピン１６を用いて、もしくはハードワイヤや接続
ピン等の直接接続手段を用いて、使用するＤＵＴに合わ
せて導体ピンａと導体ピンｂ，ｃまたはｄとを短絡し、
それをプリント基板１２にとりつけることによってＤＵ
Ｔとテスタとの間の伝送路の設定をワンタッチで行うも
のである。
大断面模式図を図３に、アダプタ１４の平面模式図を図
４に示す。このアダプタ１４には、プリント基板１２の
端子Ａ，Ｂ，ＣおよびＤと同じ位置にそれぞれ導体のピ
ンａ，ｂ，ｃおよびｄが固定されている。これらの導体
ピンａ，ｂ，ｃおよびｄは、アダプタ１４の上面におい
て短絡用ピン１６が挿着可能な端子部を構成している。
また、このアダプタ１４は、中央に、プリント基板１２
に装着する際にＩＣソケット１８を通すための開口２２
を有し、リング状をなす。このアダプタ１４上で専用の
短絡用ピン１６を用いて、もしくはハードワイヤや接続
ピン等の直接接続手段を用いて、使用するＤＵＴに合わ
せて導体ピンａと導体ピンｂ，ｃまたはｄとを短絡し、
それをプリント基板１２にとりつけることによってＤＵ
Ｔとテスタとの間の伝送路の設定をワンタッチで行うも
のである。
【００１７】従って、ＤＵＴの電源ピン、接地ピンおよ
び信号ピンの配置に合わせたアダプタ１４を種々用意
し、それを使用時にＤＵＴに合わせて交換することによ
って、本発明のＤＵＴボード１０をＤＵＴとテスタとの
間のインターフェースボードとして汎用的に使うことが
できる。
び信号ピンの配置に合わせたアダプタ１４を種々用意
し、それを使用時にＤＵＴに合わせて交換することによ
って、本発明のＤＵＴボード１０をＤＵＴとテスタとの
間のインターフェースボードとして汎用的に使うことが
できる。
【００１８】本発明に係るＤＵＴボードは、基本的に以
上のように構成されるものであるが、本発明はこれに限
定されるわけではなく、プリント基板に設けられる配線
端子や第１および第２の端子の数や形状や配置は必ずし
もＤＵＴのピンの数や形状や配置に完全に対応している
必要はないし、また、第２の端子の種類も電源端子、接
地（ＧＮＤ）端子、信号端子の３つに限定されず、例え
ば、２種以上の同種の端子やその他の端子であってもよ
いし、また、ハンドラにも対応可能であるなど、本発明
の要旨を逸脱しない範囲において設計の変更や種々の改
良がなされてもよいことはもちろんである。
上のように構成されるものであるが、本発明はこれに限
定されるわけではなく、プリント基板に設けられる配線
端子や第１および第２の端子の数や形状や配置は必ずし
もＤＵＴのピンの数や形状や配置に完全に対応している
必要はないし、また、第２の端子の種類も電源端子、接
地（ＧＮＤ）端子、信号端子の３つに限定されず、例え
ば、２種以上の同種の端子やその他の端子であってもよ
いし、また、ハンドラにも対応可能であるなど、本発明
の要旨を逸脱しない範囲において設計の変更や種々の改
良がなされてもよいことはもちろんである。
【００１９】
【発明の効果】以上詳述したように、本発明によれば、
プリント基板上に、ＤＵＴ（被測定デバイス）のピンに
対応して電気的に接続されて設けられた第１の端子に対
し電源端子、ＧＮＤ端子、信号端子などの複数の第２の
端子を設け、それらと第１の端子とを接続手段により適
宜短絡することにより、以下の様なすぐれた効果をもた
らすことができる。 ＤＵＴの各ピンの使用（配置）状況にかかわらず、
特に、同一のパッケージであれば、同一のＤＵＴボード
を使用することができる。 接続手段としてアダプタを用いる場合には、プリン
ト基板には、ハードワイヤーによる配線が不要であり、
プリント基板を汎用的に使うことができる。 電源系などが２系統以上になっても、第２の端子の
数を増やすだけで、原理的に同じ構造でボードを構成で
きるため、拡張性がある。 接続手段としてアダプタを用いる場合には、ＤＵＴ
の品種数に応じて簡単な構成のアダプタのみをよういす
ればよいので、従来の専用のＤＵＴボードに比べて低コ
スト化および作成期間の短縮化を図ることができる。
プリント基板上に、ＤＵＴ（被測定デバイス）のピンに
対応して電気的に接続されて設けられた第１の端子に対
し電源端子、ＧＮＤ端子、信号端子などの複数の第２の
端子を設け、それらと第１の端子とを接続手段により適
宜短絡することにより、以下の様なすぐれた効果をもた
らすことができる。 ＤＵＴの各ピンの使用（配置）状況にかかわらず、
特に、同一のパッケージであれば、同一のＤＵＴボード
を使用することができる。 接続手段としてアダプタを用いる場合には、プリン
ト基板には、ハードワイヤーによる配線が不要であり、
プリント基板を汎用的に使うことができる。 電源系などが２系統以上になっても、第２の端子の
数を増やすだけで、原理的に同じ構造でボードを構成で
きるため、拡張性がある。 接続手段としてアダプタを用いる場合には、ＤＵＴ
の品種数に応じて簡単な構成のアダプタのみをよういす
ればよいので、従来の専用のＤＵＴボードに比べて低コ
スト化および作成期間の短縮化を図ることができる。
【図１】本発明に係るＤＵＴボードの一実施例の断面模
式図である。
式図である。
【図２】本発明に係るＤＵＴボードに用いられるプリン
ト基板の一実施例の平面模式図である。
ト基板の一実施例の平面模式図である。
【図３】本発明に係るＤＵＴボードに用いられるアダプ
タの一実施例の部分拡大断面模式図である。
タの一実施例の部分拡大断面模式図である。
【図４】本発明に係るＤＵＴボードに用いられるアダプ
タの一実施例の平面模式図である。
タの一実施例の平面模式図である。
【図５】（ａ）および（ｂ）は、いずれも従来のＤＵＴ
ボードの使用状態を示す模式図である。
ボードの使用状態を示す模式図である。
１０ ＤＵＴボード １２ プリント基板 １４ アダプター １６ 短絡用ピン １８ ＩＣソケット ２０ 配線端子 ２２ 開口 Ａ，Ｂ，Ｃ，Ｄ 端子 ａ，ｂ，ｃ，ｄ 導体ピン
Claims (3)
- 【請求項１】パッケージに収納された半導体集積回路の
検査を行う半導体試験装置に用いられるＤＵＴボードで
あって、前記半導体集積回路のパッケージの配線端子
と、この配線端子と１対１で電気的に接続した第１の端
子と、この第１の端子に並列した複数の第２の端子と、
前記第１の端子に対して並列した前記第２の端子を短絡
した１つの導通ラインとを備えたプリント基板と、前記
第１の端子とこれに対応する複数の第２の端子の１つを
接続する手段とを有することを特徴とするＤＵＴボー
ド。 - 【請求項２】前記接続手段が、前記プリント基板の少な
くとも第１の端子およびこれに接続される第２の端子と
同一位置に互いに短絡され、前記第１および第２の端子
に挿着される導体ピンが設けられたアダプタである請求
項１に記載のＤＵＴボード。 - 【請求項３】前記接続手段が、前記プリント基板のすべ
ての第１および第２の端子と同一位置にこれらに挿着さ
れる導体ピンが設けられたアダプタと、互いに接続され
る前記第１および第２の端子に対応する２本の導体ピン
を短絡する短絡用ピンとから構成されるものである請求
項１に記載のＤＵＴボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161241A JPH0720193A (ja) | 1993-06-30 | 1993-06-30 | Ｄｕｔボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161241A JPH0720193A (ja) | 1993-06-30 | 1993-06-30 | Ｄｕｔボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720193A true JPH0720193A (ja) | 1995-01-24 |
Family
ID=15731336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5161241A Withdrawn JPH0720193A (ja) | 1993-06-30 | 1993-06-30 | Ｄｕｔボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720193A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431322B1 (ko) * | 1996-11-06 | 2004-07-15 | 주식회사 하이닉스반도체 | 반도체디바이스검사용로드보드 |
| JP2009139182A (ja) * | 2007-12-05 | 2009-06-25 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
| KR20160004909A (ko) * | 2014-07-03 | 2016-01-13 | 가부시키가이샤 아드반테스트 | 시험용 캐리어 |
-
1993
- 1993-06-30 JP JP5161241A patent/JPH0720193A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431322B1 (ko) * | 1996-11-06 | 2004-07-15 | 주식회사 하이닉스반도체 | 반도체디바이스검사용로드보드 |
| JP2009139182A (ja) * | 2007-12-05 | 2009-06-25 | Hioki Ee Corp | 回路基板検査方法および回路基板検査装置 |
| KR20160004909A (ko) * | 2014-07-03 | 2016-01-13 | 가부시키가이샤 아드반테스트 | 시험용 캐리어 |
| US9817024B2 (en) | 2014-07-03 | 2017-11-14 | Advantest Corporation | Test carrier for mounting and testing an electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3045980B2 (ja) | アクセス可能なテスト・パッドを有するマルチ・チップ・モジュール、およびテスト固定装置 | |
| JP2691809B2 (ja) | 半導体デバイステスト装置 | |
| JP2000088920A (ja) | 検査装置用インターフェイスユニット | |
| US5825171A (en) | Universal burn-in board | |
| JP2006343316A (ja) | 半導体テストインタフェース | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| JPH0720193A (ja) | Ｄｕｔボード | |
| US7352197B1 (en) | Octal/quad site docking compatibility for package test handler | |
| CN201141871Y (zh) | 晶圆针测机的转换接口装置 | |
| US4152644A (en) | Fixture for testing integrated circuits | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| US20050146337A1 (en) | Method of manufacturing and testing semiconductor device using assembly substrate | |
| KR100868452B1 (ko) | 유니버셜 패키지 테스트 보드 어셈블리 | |
| JPS61182237A (ja) | プロ−ブカ−ド | |
| JP3589835B2 (ja) | 電子回路アセンブリ試験方法及び試験装置及び該試験用アダプタ | |
| CN216718593U (zh) | 集成电路分选机及分选系统 | |
| JPS626653B2 (ja) | ||
| JP2586335Y2 (ja) | マニュアル測定およびウエハ測定両用ｉｃ試験装置 | |
| JPH03120484A (ja) | 集積回路検査装置 | |
| CN118275963A (zh) | 校准系统及其校准载板 | |
| CN115728620A (zh) | Ic管脚焊接质量快速检测系统的检测方法 | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPS6317015Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |