JP3747649B2 - プリント回路板試験装置 - Google Patents
プリント回路板試験装置 Download PDFInfo
- Publication number
- JP3747649B2 JP3747649B2 JP26446398A JP26446398A JP3747649B2 JP 3747649 B2 JP3747649 B2 JP 3747649B2 JP 26446398 A JP26446398 A JP 26446398A JP 26446398 A JP26446398 A JP 26446398A JP 3747649 B2 JP3747649 B2 JP 3747649B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- circuit board
- boundary scan
- printed circuit
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バウンダリ・スキャンＩＣを実装したプリント回路板をバウンダリ・スキャン試験するプリント回路板試験装置に関する。
【０００２】
【従来の技術】
図６は従来のプリント回路板の一例を示す概念図である。図６中、１はプリント回路板本体、２−１〜２−４はバウンダリ・スキャンＩＣ実装箇所、Ｐ１〜Ｐｎは一般信号ピン、３は一般信号配線群、ＴＣＫはテスト・クロック・ピン、ＴＭＳはテスト・モード選択信号ピン、ＴＤＩは入力テスト・データ・ピン、ＴＤＯは出力テスト・データ・ピンである。
【０００３】
図６に示す従来のプリント回路板は、バウンダリ・スキャンＩＣ実装箇所２−１〜２−４の１以上の任意箇所にバウンダリ・スキャンＩＣを実装したバウンダリ・スキャンＩＣ実装プリント回路板を製造する場合に使用するというものである。
【０００４】
図７は図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の一例を示す概念図であり、バウンダリ・スキャンＩＣ実装箇所２−１〜２−４にバウンダリ・スキャンＩＣ４−１〜４−４を実装したオプション品を示している。なお、Ｂ１〜Ｂ８はバウンダリ・スキャンＩＣ４−１〜４−４の内部に搭載されているバウンダリ・スキャン・セルを示している。
【０００５】
図８は図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の他の例を示す概念図であり、バウンダリ・スキャンＩＣ実装箇所２−１、２−４にバウンダリ・スキャンＩＣ４−１、４−４を実装したオプション品を示している。
【０００６】
図９は従来のプリント回路板試験装置の一例を示す概念図である。図９中、５は試験装置本体、６は試験装置本体５と図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板とを接続するためのアダプタ（接続治具）である。
【０００７】
試験装置本体５において、Ｐ１〜Ｐｎは一般信号ピン、ＴＣＫはテスト・クロック・ピン、ＴＭＳはテスト・モード選択信号ピン、ＴＤＩは入力テスト・データ・ピン、ＴＤＯは出力テスト・データ・ピンである。
【０００８】
また、アダプタ６において、Ｐ１Ａ〜ＰｎＡは一般信号ピン、ＴＣＫＡはテスト・クロック・ピン、ＴＭＳＡはテスト・モード選択信号ピン、ＴＤＩＡは入力テスト・データ・ピン、ＴＤＯＡは出力テスト・データ・ピンである。
【０００９】
また、Ｐ１Ｂ〜ＰｎＢは一般信号ピン、ＴＣＫＢはテスト・クロック・ピン、ＴＭＳＢはテスト・モード選択信号ピン、ＴＤＩＢは入力テスト・データ・ピン、ＴＤＯＢは出力テスト・データ・ピンである。
【００１０】
図１０は図９に示す従来のプリント回路板試験装置を使用して図７に示す従来のバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【００１１】
図１０に示す例の場合、バウンダリ・スキャン試験に必要なバウンダリ・スキャン・チェーンは、試験装置本体５のＴＤＩピン→アダプタ６のＴＤＩＡピン→アダプタ６のＴＤＩＢピン→プリント回路板本体１のＴＤＩピン→ＩＣ４−１のＴＤＩピン→ＩＣ４−１のＴＤＯピン→・・・→ＩＣ４−４のＴＤＩピン→ＩＣ４−４のＴＤＯピン→プリント回路板本体１のＴＤＯピン→アダプタ６のＴＤＯＢピン→アダプタ６のＴＤＯＡピン→試験装置本体５のＴＤＯピンからなるパスで形成されている。
【００１２】
図１１は図９に示す従来のプリント回路板試験装置を使用して図８に示す従来のバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【００１３】
図１１中、７、８はバウンダリ・スキャンＩＣ４−１のＴＤＯピンとバウンダリ・スキャンＩＣ４−４のＴＤＩピンとを電気的に接続するために、バウンダリ・スキャンＩＣ実装箇所２−２、２−３のＴＤＩピン・ＴＤＯピン間に半田付けされたジャンパ線である。
【００１４】
図１１に示す例の場合、バウンダリ・スキャン・チェーンは、試験装置本体５のＴＤＩピン→アダプタ６のＴＤＩＡピン→アダプタ６のＴＤＩＢピン→プリント回路板本体１のＴＤＩピン→ＩＣ４−１のＴＤＩピン→ＩＣ４−１のＴＤＯピン→ジャンパ線７→ジャンパ線８→ＩＣ４−４のＴＤＩピン→ＩＣ４−４のＴＤＯピン→プリント回路板本体１のＴＤＯピン→アダプタ６のＴＤＯＢピン→アダプタ６のＴＤＯＡピン→試験装置本体５のＴＤＯピンからなるパスで形成されている。
【００１５】
図６に示す従来のプリント回路板においては、バウンダリ・スキャンＩＣ実装箇所２−１〜２−４にバウンダリ・スキャンＩＣ４−１〜４−４をフル実装しない場合には、バウンダリ・スキャン・チェーンを形成するために、たとえば、図１１に示すようにジャンパ線７、８を必要とするが、ジャンパ線を追加する場合には、ジャンパ線の半田付けによるプリント回路板上の電極間にショートのおそれ等が発生することによる信頼性の低下や、製品として見栄えが悪くなるという問題点があった。
【００１６】
また、ジャンパ線の追加は、人手による半田付けにより行わざるを得ないが、超高密度プリント回路板やＭＣＭ（マルチ・チップ・モジュール）においては、バウンダリ・スキャンＩＣ実装箇所に設けられる電極の間隔が超微細となっていることから、ジャンパ線の追加そのものが困難となっている。
【００１７】
そこで、ジャンパ線を使用せずに、プリント回路板にあらかじめコネクタを設置しておくことが考えられるが、このようにすると、実装面積の増大、部品代の増加、製造工程の増加などにより、価格の上昇を招いてしまうという問題点があった。
【００１８】
そこで、また、従来、図１２に示すようなプリント回路板が提案されている。図１２中、９はプリント回路板本体、１０−１〜１０−４はバウンダリ・スキャンＩＣ実装箇所、Ｐ１〜Ｐｎは一般信号ピン、１１は一般信号配線群である。
【００１９】
また、ＴＣＫはテスト・クロック・ピン、１２はテスト・クロック配線、ＴＭＳはテスト・モード選択信号ピン、１３はテスト・モード選択信号配線である。
【００２０】
また、ＴＤＩ１、ＴＤＯ１、１４−１及び１５−１は、それぞれ、バウンダリ・スキャンＩＣ実装箇所１０−１に実装されるバウンダリ・スキャンＩＣ用の入力テスト・データ・ピン、出力テスト・データ・ピン、入力テスト・データ配線及び出力テスト・データ配線である。
【００２１】
また、ＴＤＩ２、ＴＤＯ２、１４−２及び１５−２は、それぞれ、バウンダリ・スキャンＩＣ実装箇所１０−２に実装されるバウンダリ・スキャンＩＣ用の入力テスト・データ・ピン、出力テスト・データ・ピン、入力テスト・データ配線及び出力テスト・データ配線である。
【００２２】
また、ＴＤＩ３、ＴＤＯ３、１４−３及び１５−３は、それぞれ、バウンダリ・スキャンＩＣ実装箇所１０−３に実装されるバウンダリ・スキャンＩＣ用の入力テスト・データ・ピン、出力テスト・データ・ピン、入力テスト・データ配線及び出力テスト・データ配線である。
【００２３】
また、ＴＤＩ４、ＴＤＯ４、１４−４及び１５−４は、それぞれ、バウンダリ・スキャンＩＣ実装箇所１０−４に実装されるバウンダリ・スキャンＩＣ用の入力テスト・データ・ピン、出力テスト・データ・ピン、入力テスト・データ配線及び出力テスト・データ配線である。
【００２４】
図１２に示す従来のプリント回路板は、バウンダリ・スキャンＩＣ実装箇所１０−１〜１０−４の１箇所以上の任意箇所にバウンダリ・スキャンＩＣを実装したバウンダリ・スキャンＩＣ実装プリント回路板を製造する場合に使用されるものである。
【００２５】
図１３は図１２に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の一例を示す概念図であり、バウンダリ・スキャンＩＣ実装箇所１０−１〜１０−４にバウンダリ・スキャンＩＣ１６−１〜１６−４を実装したオプション品を示している。なお、Ｂ１〜Ｂ８はバウンダリ・スキャンＩＣ１６−１〜１６−４に搭載されているバウンダリ・スキャン・セルを示している。
【００２６】
図１４は図１２に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の他の例を示す概念図であり、バウンダリ・スキャンＩＣ実装箇所１０−１、１０−４にバウンダリ・スキャンＩＣ１６−１、１６−４を実装したオプション品を示している。
【００２７】
ここに、図１２に示す従来のプリント回路板においては、バウンダリ・スキャンＩＣ実装箇所１０−１〜１０−４に実装可能とされたバウンダリ・スキャンＩＣ１６−１〜１６−４の各々に対応させてＴＤＩ１ピン〜ＴＤＩ４ピン及びＴＤＯ１ピン〜ＴＤＯ４ピンを備えている。
【００２８】
したがって、図１２に示す従来のプリント回路板を使用してバウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板を製造する場合であっても、ＴＤＩ１ピン〜ＴＤＩ４ピン及びＴＤＯ１ピン〜ＴＤＯ４ピンの中から必要なＴＤＩピン及びＴＤＯピンを選択し、選択したＴＤＩピン及びＴＤＯピンを個々に外部で電気的に接続する場合には、バウンダリ・スキャン試験に必要なバウンダリ・スキャン・チェーンを形成することができる。
【００２９】
たとえば、図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板においては、ＴＤＯ１ピンとＴＤＩ２ピンとの間、ＴＤＯ２ピンとＴＤＩ３ピンとの間及びＴＤＯ３ピンとＴＤＩ４ピンとの間を、それぞれ、外部で電気的に接続する場合には、ＴＤＩ１ピンとＴＤＯ４ピンとの間に、バウンダリ・スキャン試験するために必要なバウンダリ・スキャン・チェーンを形成することができる。
【００３０】
また、図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板においては、ＴＤＯ１ピンとＴＤＩ４ピンとの間を外部で電気的に接続する場合には、ＴＤＩ１ピンとＴＤＯ４ピンとの間に、バウンダリ・スキャン試験するために必要なバウンダリ・スキャン・チェーンを形成することができる。
【００３１】
したがって、図１２に示す従来のプリント回路板によれば、バウンダリ・スキャンＩＣ実装箇所１０−１〜１０−４にバウンダリ・スキャンＩＣ１６−１〜１６−４をフル実装しない場合であっても、ジャンパ線の追加などの特別な作業を必要とせず、プリント回路板本体９はそのままの状態でバウンダリ・スキャン試験を行うことができる。
【００３２】
【発明が解決しようとする課題】
ここに、図１２に示す従来のプリント回路板を使用して構成したバウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに、内部配線の異なるアダプタを用意する場合には、図９に示す試験装置本体５を使用してバウンダリ・スキャン試験を行うことができる。
【００３３】
しかし、このようにする場合には、バウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに、構成の複雑なアダプタを用意しなければならないという問題点があった。
【００３４】
本発明は、かかる点に鑑み、複数のバウンダリ・スキャンＩＣ実装箇所を有すると共に、複数のバウンダリ・スキャンＩＣ実装箇所の各々のＴＤＩピン及びＴＤＯピンと１対１の関係で接続された外部接続用の複数のＴＤＩピン及びＴＤＯピンを有するプリント回路板の複数のバウンダリ・スキャンＩＣ実装箇所の１以上の任意箇所にバウンダリ・スキャンＩＣが実装されたバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験するプリント回路板試験装置であって、試験装置本体以外の部分を簡単な構成とすることができるようにしたプリント回路板試験装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明のプリント回路板試験装置は、複数のバウンダリ・スキャンＩＣ実装箇所を有すると共に、複数のバウンダリ・スキャンＩＣ実装箇所の各々のＴＤＩピン及びＴＤＯピンと１対１の関係で接続された外部接続用の複数のＴＤＩピン及びＴＤＯピンを有するプリント回路板の複数のバウンダリ・スキャンＩＣ実装箇所の１以上の任意箇所にバウンダリ・スキャンＩＣが実装されたバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験するプリント回路板試験装置であって、外部接続用のＴＤＩピン及びＴＤＯピンを有し、バウンダリ・スキャン試験が可能とされた試験装置本体と、試験装置本体とバウンダリ・スキャンＩＣ実装プリント回路板との間に介在させるアダプタと、バウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに用意され、試験するバウンダリ・スキャンＩＣ実装プリント回路板に対応する１個が前記アダプタに接続されて使用される複数の選択ユニットとを有しているというものである。
【００３６】
ここに、アダプタは、試験装置本体の外部接続用のＴＤＩピン及びＴＤＯピン並びにバウンダリ・スキャンＩＣ実装プリント回路板の外部接続用の複数のＴＤＩピン及びＴＤＯピンを選択ユニットの接続ピンに電気的に接続するための接続ピンを有するものである。
【００３７】
また、複数の選択ユニットは、それぞれ、アダプタに接続された場合、試験するバウンダリ・スキャンＩＣ実装プリント回路板に実装されているバウンダリ・スキャンＩＣを使用したバウンダリ・スキャン・チェーンが形成できるように所定の接続ピン間が電気的に接続されているものである。
【００３８】
本発明によれば、試験するバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験するために必要なバウンダリ・スキャン・チェーンを形成することができる選択ユニットを選択して使用することにより、試験するバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験することができる。
【００３９】
【発明の実施の形態】
図１は本発明の一実施形態を示す概念図である。図１中、１８は試験装置本体であり、図９に示す試験装置本体５と同一の従来周知のものである。
【００４０】
また、１９は試験装置本体１８と図１２示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板との間に介在させるためのアダプタである。
【００４１】
また、２０は図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する場合にアダプタ１９に装着する選択ユニット、２１は図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する場合にアダプタ１９に装着する選択ユニットである。
【００４２】
また、試験装置本体１８において、Ｐ１〜Ｐｎは一般信号ピン、ＴＣＫはテスト・クロック・ピン、ＴＭＳはテスト・モード選択信号ピン、ＴＤＩは入力テスト・データ・ピン、ＴＤＯは出力テスト・データ・ピンである。
【００４３】
また、アダプタ１９において、Ｐ１Ａ〜ＰｎＡは一般信号ピン、ＴＣＫＡはテスト・クロック・ピン、ＴＭＳＡはテスト・モード選択信号ピン、ＴＤＩＡは入力テスト・データピン、ＴＤＯＡは出力テスト・データ・ピンである。
【００４４】
また、ＴＤＩＢ、ＴＤＩ１Ａ〜ＴＤＩ４Ａは入力テスト・データ・ピン、ＴＤＯＢ、ＴＤＯ１Ａ〜ＴＤＯ４Ａは出力テスト・データ・ピンである。
【００４５】
また、Ｐ１Ｂ〜ＰｎＢは一般信号ピン、ＴＣＫＢはテスト・クロック・ピン、ＴＭＳＢはテスト・モード選択信号ピン、ＴＤＩ１Ｂ〜ＴＤＩ４Ｂは入力テスト・データ・ピン、ＴＤＯ１Ｂ〜ＴＤＯ４Ｂは出力テスト・データ・ピンである。
【００４６】
また、選択ユニット２０において、ＴＤＩ、ＴＤＩ１〜ＴＤＩ４は入力テスト・データ・ピン、ＴＤＯ、ＴＤＯ１〜ＴＤＯ４は出力テスト・データ・ピンであり、これら選択ユニット２０のＴＤＩピン、ＴＤＩ１ピン〜ＴＤＩ４ピン及びＴＤＯピン、ＴＤＯ１ピン〜ＴＤＯ４ピンは、アダプタ１９のＴＤＩＢピン、ＴＤＩ１Ａ〜ＴＤＩ４Ａ及びＴＤＯＢピン、ＴＤＯ１Ａピン〜ＴＤＯ４Ａピンと接続されるものである。
【００４７】
また、２２はＴＤＩピンとＴＤＩ１ピンとを接続する配線、２３はＴＤＯ１ピンとＴＤＩ２ピンとを接続する配線、２４はＴＤＯ２ピンとＴＤＩ３ピンとを接続する配線、２５はＴＤＯ３ピンとＴＤＩ４ピンとを接続する配線、２６はＴＤＯ４ピンとＴＤＯピンとを接続する配線である。
【００４８】
また、選択ユニット２１において、ＴＤＩ、ＴＤＩ１〜ＴＤＩ４は入力テスト・データ・ピン、ＴＤＯ、ＴＤＯ１〜ＴＤＯ４は出力テスト・データ・ピンであり、これら選択ユニット２１のＴＤＩピン、ＴＤＩ１ピン〜ＴＤＩ４ピン及びＴＤＯピン、ＴＤＯ１ピン〜ＴＤＯ４ピンは、アダプタ１９のＴＤＩＢピン、ＴＤＩ１Ａ〜ＴＤＩ４Ａ及びＴＤＯＢピン、ＴＤＯ１Ａピン〜ＴＤＯ４Ａピンと接続されるものである。
【００４９】
また、２７はＴＤＩピンとＴＤＩ１ピンとを接続する配線、２８はＴＤＯ１ピンとＴＤＩ４ピンとを接続する配線、２９はＴＤＯ４ピンとＴＤＯピンとを接続する配線である。
【００５０】
図２は本発明の一実施形態を使用して図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図であり、この場合には、バウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット２０が使用されている。
【００５１】
図２に示す例の場合、バウンダリ・スキャン・チェーンは、試験装置本体１８のＴＤＩピン→アダプタ１９のＴＤＩＡピン→アダプタ１９のＴＤＩＢピン→選択ユニット２０のＴＤＩピン→選択ユニット２０のＴＤＩ１ピン→アダプタ１９のＴＤＩ１Ａピン→アダプタ１９のＴＤＩ１Ｂピン→プリント回路板本体９のＴＤＩ１ピン→ＩＣ１６−１のＴＤＩピン→ＩＣ１６−１のＴＤＯピン→プリント回路板本体９のＴＤＯ１ピン→・・・→プリント回路板本体９のＴＤＩ４ピン→ＩＣ１６−４のＴＤＩピン→ＩＣ１６−４のＴＤＯピン→プリント回路板本体９のＴＤＯ４ピン→アダプタ１９のＴＤＯ４Ｂピン→アダプタ１９のＴＤＯ４Ａピン→選択ユニット２０のＴＤＯ４ピン→選択ユニット２０のＴＤＯピン→アダプタ１９のＴＤＯＢピン→アダプタ１９のＴＤＯＡピン→試験装置本体１８のＴＤＯピンからなるパスで形成されている。
【００５２】
図３は本発明の一実施形態を使用して図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図であり、この場合には、バウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット２１が使用されている。
【００５３】
図３に示す例の場合、バウンダリ・スキャン・チェーンは、試験装置本体１８のＴＤＩピン→アダプタ１９のＴＤＩＡピン→アダプタ１９のＴＤＩＢピン→選択ユニット２１のＴＤＩピン→選択ユニット２１のＴＤＩ１ピン→アダプタ１９のＴＤＩ１Ａピン→アダプタ１９のＴＤＩ１Ｂピン→プリント回路板本体９のＴＤＩ１ピン→ＩＣ１６−１のＴＤＩピン→ＩＣ１６−１のＴＤＯピン→プリント回路板本体９のＴＤＯ１ピン→・・・→プリント回路板本体９のＴＤＩ４ピン→ＩＣ１６−４のＴＤＩピン→ＩＣ１６−４のＴＤＯピン→プリント回路板本体９のＴＤＯ４ピン→アダプタ１９のＴＤＯ４Ｂピン→アダプタ１９のＴＤＯ４Ａピン→選択ユニット２１のＴＤＯ４ピン→選択ユニット２１のＴＤＯピン→アダプタ１９のＴＤＯＢピン→アダプタ１９のＴＤＯＡピン→試験装置本体１８のＴＤＯピンからなるパスで形成されている。
【００５４】
ちなみに、図４は本発明の一実施形態の外観を示す概略的斜視図であり、図４中、３１は被試験バウンダリ・スキャンＩＣ実装プリント回路板（図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板）である。
【００５５】
また、図５はアダプタ１９及び選択ユニット２０の内部配線を示す概略的断面図であり、図５中、アダプタ１９において、３２は試験装置本体１８と被試験バウンダリ・スキャンＩＣ実装プリント回路板とを電気的に接続するための配線、３３は試験装置本体１８と選択ユニット２０（２１）とを電気的に接続するための配線、３４は被試験バウンダリ・スキャンＩＣ実装プリント回路板３１と選択ユニット２０（２１）とを電気的に接続するために選択的に使用される配線である。
【００５６】
以上のように、本発明の一実施形態によれば、選択ユニット２０を使用する場合には、図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験することができ、選択ユニット２１を使用する場合には、図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験することができる。
【００５７】
なお、本発明の一実施形態においては、選択ユニットとして、バウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット２０と、バウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット２１とを準備した場合について説明したが、その他、バウンダリ・スキャンＩＣ１６−１のみを実装したバウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニットや、バウンダリ・スキャンＩＣ１６−１、１６−２を実装したバウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット等、種々の選択ユニットを準備することは容易に行うことができる。
【００５８】
【発明の効果】
以上のように、本発明によれば、試験装置本体及び１個のアダプタを用意すると共に、バウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに、構成の簡単な選択ユニットを用意すれば足りるので、試験装置本体以外の部分を簡単な構成とすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す概念図である。
【図２】本発明の一実施形態を使用して図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【図３】本発明の一実施形態を使用して図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【図４】本発明の一実施形態の外観を示す概略的斜視図である。
【図５】本発明の一実施形態が備えるアダプタ及び選択ユニットの内部配線を示す概略的断面図である。
【図６】従来のプリント回路板の一例を示す概念図である。
【図７】図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の一例を示す概念図である。
【図８】図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の他の例を示す概念図である。
【図９】従来のプリント回路板試験装置の一例を示す概念図である。
【図１０】図９に示す従来のプリント回路板試験装置を使用して図７に示す従来のバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【図１１】図９に示す従来のプリント回路板試験装置を使用して図８に示す従来のバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【図１２】従来のプリント回路板の他の例を示す概念図である。
【図１３】図１２に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の一例を示す概念図である。
【図１４】図１２に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の他の例を示す概念図である。
【符号の説明】
（図１）
１８ 試験装置本体
１９ アダプタ
２０、２１ 選択ユニット
Ｐ１〜Ｐｎ 一般信号ピン
ＴＣＫ テスト・クロック・ピン
ＴＭＳ テスト・モード選択信号ピン
ＴＤＩ 入力テスト・データ・ピン
ＴＤＯ 出力テスト・データ・ピン
【発明の属する技術分野】
本発明は、バウンダリ・スキャンＩＣを実装したプリント回路板をバウンダリ・スキャン試験するプリント回路板試験装置に関する。
【０００２】
【従来の技術】
図６は従来のプリント回路板の一例を示す概念図である。図６中、１はプリント回路板本体、２−１〜２−４はバウンダリ・スキャンＩＣ実装箇所、Ｐ１〜Ｐｎは一般信号ピン、３は一般信号配線群、ＴＣＫはテスト・クロック・ピン、ＴＭＳはテスト・モード選択信号ピン、ＴＤＩは入力テスト・データ・ピン、ＴＤＯは出力テスト・データ・ピンである。
【０００３】
図６に示す従来のプリント回路板は、バウンダリ・スキャンＩＣ実装箇所２−１〜２−４の１以上の任意箇所にバウンダリ・スキャンＩＣを実装したバウンダリ・スキャンＩＣ実装プリント回路板を製造する場合に使用するというものである。
【０００４】
図７は図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の一例を示す概念図であり、バウンダリ・スキャンＩＣ実装箇所２−１〜２−４にバウンダリ・スキャンＩＣ４−１〜４−４を実装したオプション品を示している。なお、Ｂ１〜Ｂ８はバウンダリ・スキャンＩＣ４−１〜４−４の内部に搭載されているバウンダリ・スキャン・セルを示している。
【０００５】
図８は図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の他の例を示す概念図であり、バウンダリ・スキャンＩＣ実装箇所２−１、２−４にバウンダリ・スキャンＩＣ４−１、４−４を実装したオプション品を示している。
【０００６】
図９は従来のプリント回路板試験装置の一例を示す概念図である。図９中、５は試験装置本体、６は試験装置本体５と図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板とを接続するためのアダプタ（接続治具）である。
【０００７】
試験装置本体５において、Ｐ１〜Ｐｎは一般信号ピン、ＴＣＫはテスト・クロック・ピン、ＴＭＳはテスト・モード選択信号ピン、ＴＤＩは入力テスト・データ・ピン、ＴＤＯは出力テスト・データ・ピンである。
【０００８】
また、アダプタ６において、Ｐ１Ａ〜ＰｎＡは一般信号ピン、ＴＣＫＡはテスト・クロック・ピン、ＴＭＳＡはテスト・モード選択信号ピン、ＴＤＩＡは入力テスト・データ・ピン、ＴＤＯＡは出力テスト・データ・ピンである。
【０００９】
また、Ｐ１Ｂ〜ＰｎＢは一般信号ピン、ＴＣＫＢはテスト・クロック・ピン、ＴＭＳＢはテスト・モード選択信号ピン、ＴＤＩＢは入力テスト・データ・ピン、ＴＤＯＢは出力テスト・データ・ピンである。
【００１０】
図１０は図９に示す従来のプリント回路板試験装置を使用して図７に示す従来のバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【００１１】
図１０に示す例の場合、バウンダリ・スキャン試験に必要なバウンダリ・スキャン・チェーンは、試験装置本体５のＴＤＩピン→アダプタ６のＴＤＩＡピン→アダプタ６のＴＤＩＢピン→プリント回路板本体１のＴＤＩピン→ＩＣ４−１のＴＤＩピン→ＩＣ４−１のＴＤＯピン→・・・→ＩＣ４−４のＴＤＩピン→ＩＣ４−４のＴＤＯピン→プリント回路板本体１のＴＤＯピン→アダプタ６のＴＤＯＢピン→アダプタ６のＴＤＯＡピン→試験装置本体５のＴＤＯピンからなるパスで形成されている。
【００１２】
図１１は図９に示す従来のプリント回路板試験装置を使用して図８に示す従来のバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【００１３】
図１１中、７、８はバウンダリ・スキャンＩＣ４−１のＴＤＯピンとバウンダリ・スキャンＩＣ４−４のＴＤＩピンとを電気的に接続するために、バウンダリ・スキャンＩＣ実装箇所２−２、２−３のＴＤＩピン・ＴＤＯピン間に半田付けされたジャンパ線である。
【００１４】
図１１に示す例の場合、バウンダリ・スキャン・チェーンは、試験装置本体５のＴＤＩピン→アダプタ６のＴＤＩＡピン→アダプタ６のＴＤＩＢピン→プリント回路板本体１のＴＤＩピン→ＩＣ４−１のＴＤＩピン→ＩＣ４−１のＴＤＯピン→ジャンパ線７→ジャンパ線８→ＩＣ４−４のＴＤＩピン→ＩＣ４−４のＴＤＯピン→プリント回路板本体１のＴＤＯピン→アダプタ６のＴＤＯＢピン→アダプタ６のＴＤＯＡピン→試験装置本体５のＴＤＯピンからなるパスで形成されている。
【００１５】
図６に示す従来のプリント回路板においては、バウンダリ・スキャンＩＣ実装箇所２−１〜２−４にバウンダリ・スキャンＩＣ４−１〜４−４をフル実装しない場合には、バウンダリ・スキャン・チェーンを形成するために、たとえば、図１１に示すようにジャンパ線７、８を必要とするが、ジャンパ線を追加する場合には、ジャンパ線の半田付けによるプリント回路板上の電極間にショートのおそれ等が発生することによる信頼性の低下や、製品として見栄えが悪くなるという問題点があった。
【００１６】
また、ジャンパ線の追加は、人手による半田付けにより行わざるを得ないが、超高密度プリント回路板やＭＣＭ（マルチ・チップ・モジュール）においては、バウンダリ・スキャンＩＣ実装箇所に設けられる電極の間隔が超微細となっていることから、ジャンパ線の追加そのものが困難となっている。
【００１７】
そこで、ジャンパ線を使用せずに、プリント回路板にあらかじめコネクタを設置しておくことが考えられるが、このようにすると、実装面積の増大、部品代の増加、製造工程の増加などにより、価格の上昇を招いてしまうという問題点があった。
【００１８】
そこで、また、従来、図１２に示すようなプリント回路板が提案されている。図１２中、９はプリント回路板本体、１０−１〜１０−４はバウンダリ・スキャンＩＣ実装箇所、Ｐ１〜Ｐｎは一般信号ピン、１１は一般信号配線群である。
【００１９】
また、ＴＣＫはテスト・クロック・ピン、１２はテスト・クロック配線、ＴＭＳはテスト・モード選択信号ピン、１３はテスト・モード選択信号配線である。
【００２０】
また、ＴＤＩ１、ＴＤＯ１、１４−１及び１５−１は、それぞれ、バウンダリ・スキャンＩＣ実装箇所１０−１に実装されるバウンダリ・スキャンＩＣ用の入力テスト・データ・ピン、出力テスト・データ・ピン、入力テスト・データ配線及び出力テスト・データ配線である。
【００２１】
また、ＴＤＩ２、ＴＤＯ２、１４−２及び１５−２は、それぞれ、バウンダリ・スキャンＩＣ実装箇所１０−２に実装されるバウンダリ・スキャンＩＣ用の入力テスト・データ・ピン、出力テスト・データ・ピン、入力テスト・データ配線及び出力テスト・データ配線である。
【００２２】
また、ＴＤＩ３、ＴＤＯ３、１４−３及び１５−３は、それぞれ、バウンダリ・スキャンＩＣ実装箇所１０−３に実装されるバウンダリ・スキャンＩＣ用の入力テスト・データ・ピン、出力テスト・データ・ピン、入力テスト・データ配線及び出力テスト・データ配線である。
【００２３】
また、ＴＤＩ４、ＴＤＯ４、１４−４及び１５−４は、それぞれ、バウンダリ・スキャンＩＣ実装箇所１０−４に実装されるバウンダリ・スキャンＩＣ用の入力テスト・データ・ピン、出力テスト・データ・ピン、入力テスト・データ配線及び出力テスト・データ配線である。
【００２４】
図１２に示す従来のプリント回路板は、バウンダリ・スキャンＩＣ実装箇所１０−１〜１０−４の１箇所以上の任意箇所にバウンダリ・スキャンＩＣを実装したバウンダリ・スキャンＩＣ実装プリント回路板を製造する場合に使用されるものである。
【００２５】
図１３は図１２に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の一例を示す概念図であり、バウンダリ・スキャンＩＣ実装箇所１０−１〜１０−４にバウンダリ・スキャンＩＣ１６−１〜１６−４を実装したオプション品を示している。なお、Ｂ１〜Ｂ８はバウンダリ・スキャンＩＣ１６−１〜１６−４に搭載されているバウンダリ・スキャン・セルを示している。
【００２６】
図１４は図１２に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の他の例を示す概念図であり、バウンダリ・スキャンＩＣ実装箇所１０−１、１０−４にバウンダリ・スキャンＩＣ１６−１、１６−４を実装したオプション品を示している。
【００２７】
ここに、図１２に示す従来のプリント回路板においては、バウンダリ・スキャンＩＣ実装箇所１０−１〜１０−４に実装可能とされたバウンダリ・スキャンＩＣ１６−１〜１６−４の各々に対応させてＴＤＩ１ピン〜ＴＤＩ４ピン及びＴＤＯ１ピン〜ＴＤＯ４ピンを備えている。
【００２８】
したがって、図１２に示す従来のプリント回路板を使用してバウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板を製造する場合であっても、ＴＤＩ１ピン〜ＴＤＩ４ピン及びＴＤＯ１ピン〜ＴＤＯ４ピンの中から必要なＴＤＩピン及びＴＤＯピンを選択し、選択したＴＤＩピン及びＴＤＯピンを個々に外部で電気的に接続する場合には、バウンダリ・スキャン試験に必要なバウンダリ・スキャン・チェーンを形成することができる。
【００２９】
たとえば、図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板においては、ＴＤＯ１ピンとＴＤＩ２ピンとの間、ＴＤＯ２ピンとＴＤＩ３ピンとの間及びＴＤＯ３ピンとＴＤＩ４ピンとの間を、それぞれ、外部で電気的に接続する場合には、ＴＤＩ１ピンとＴＤＯ４ピンとの間に、バウンダリ・スキャン試験するために必要なバウンダリ・スキャン・チェーンを形成することができる。
【００３０】
また、図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板においては、ＴＤＯ１ピンとＴＤＩ４ピンとの間を外部で電気的に接続する場合には、ＴＤＩ１ピンとＴＤＯ４ピンとの間に、バウンダリ・スキャン試験するために必要なバウンダリ・スキャン・チェーンを形成することができる。
【００３１】
したがって、図１２に示す従来のプリント回路板によれば、バウンダリ・スキャンＩＣ実装箇所１０−１〜１０−４にバウンダリ・スキャンＩＣ１６−１〜１６−４をフル実装しない場合であっても、ジャンパ線の追加などの特別な作業を必要とせず、プリント回路板本体９はそのままの状態でバウンダリ・スキャン試験を行うことができる。
【００３２】
【発明が解決しようとする課題】
ここに、図１２に示す従来のプリント回路板を使用して構成したバウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに、内部配線の異なるアダプタを用意する場合には、図９に示す試験装置本体５を使用してバウンダリ・スキャン試験を行うことができる。
【００３３】
しかし、このようにする場合には、バウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに、構成の複雑なアダプタを用意しなければならないという問題点があった。
【００３４】
本発明は、かかる点に鑑み、複数のバウンダリ・スキャンＩＣ実装箇所を有すると共に、複数のバウンダリ・スキャンＩＣ実装箇所の各々のＴＤＩピン及びＴＤＯピンと１対１の関係で接続された外部接続用の複数のＴＤＩピン及びＴＤＯピンを有するプリント回路板の複数のバウンダリ・スキャンＩＣ実装箇所の１以上の任意箇所にバウンダリ・スキャンＩＣが実装されたバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験するプリント回路板試験装置であって、試験装置本体以外の部分を簡単な構成とすることができるようにしたプリント回路板試験装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明のプリント回路板試験装置は、複数のバウンダリ・スキャンＩＣ実装箇所を有すると共に、複数のバウンダリ・スキャンＩＣ実装箇所の各々のＴＤＩピン及びＴＤＯピンと１対１の関係で接続された外部接続用の複数のＴＤＩピン及びＴＤＯピンを有するプリント回路板の複数のバウンダリ・スキャンＩＣ実装箇所の１以上の任意箇所にバウンダリ・スキャンＩＣが実装されたバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験するプリント回路板試験装置であって、外部接続用のＴＤＩピン及びＴＤＯピンを有し、バウンダリ・スキャン試験が可能とされた試験装置本体と、試験装置本体とバウンダリ・スキャンＩＣ実装プリント回路板との間に介在させるアダプタと、バウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに用意され、試験するバウンダリ・スキャンＩＣ実装プリント回路板に対応する１個が前記アダプタに接続されて使用される複数の選択ユニットとを有しているというものである。
【００３６】
ここに、アダプタは、試験装置本体の外部接続用のＴＤＩピン及びＴＤＯピン並びにバウンダリ・スキャンＩＣ実装プリント回路板の外部接続用の複数のＴＤＩピン及びＴＤＯピンを選択ユニットの接続ピンに電気的に接続するための接続ピンを有するものである。
【００３７】
また、複数の選択ユニットは、それぞれ、アダプタに接続された場合、試験するバウンダリ・スキャンＩＣ実装プリント回路板に実装されているバウンダリ・スキャンＩＣを使用したバウンダリ・スキャン・チェーンが形成できるように所定の接続ピン間が電気的に接続されているものである。
【００３８】
本発明によれば、試験するバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験するために必要なバウンダリ・スキャン・チェーンを形成することができる選択ユニットを選択して使用することにより、試験するバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験することができる。
【００３９】
【発明の実施の形態】
図１は本発明の一実施形態を示す概念図である。図１中、１８は試験装置本体であり、図９に示す試験装置本体５と同一の従来周知のものである。
【００４０】
また、１９は試験装置本体１８と図１２示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板との間に介在させるためのアダプタである。
【００４１】
また、２０は図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する場合にアダプタ１９に装着する選択ユニット、２１は図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する場合にアダプタ１９に装着する選択ユニットである。
【００４２】
また、試験装置本体１８において、Ｐ１〜Ｐｎは一般信号ピン、ＴＣＫはテスト・クロック・ピン、ＴＭＳはテスト・モード選択信号ピン、ＴＤＩは入力テスト・データ・ピン、ＴＤＯは出力テスト・データ・ピンである。
【００４３】
また、アダプタ１９において、Ｐ１Ａ〜ＰｎＡは一般信号ピン、ＴＣＫＡはテスト・クロック・ピン、ＴＭＳＡはテスト・モード選択信号ピン、ＴＤＩＡは入力テスト・データピン、ＴＤＯＡは出力テスト・データ・ピンである。
【００４４】
また、ＴＤＩＢ、ＴＤＩ１Ａ〜ＴＤＩ４Ａは入力テスト・データ・ピン、ＴＤＯＢ、ＴＤＯ１Ａ〜ＴＤＯ４Ａは出力テスト・データ・ピンである。
【００４５】
また、Ｐ１Ｂ〜ＰｎＢは一般信号ピン、ＴＣＫＢはテスト・クロック・ピン、ＴＭＳＢはテスト・モード選択信号ピン、ＴＤＩ１Ｂ〜ＴＤＩ４Ｂは入力テスト・データ・ピン、ＴＤＯ１Ｂ〜ＴＤＯ４Ｂは出力テスト・データ・ピンである。
【００４６】
また、選択ユニット２０において、ＴＤＩ、ＴＤＩ１〜ＴＤＩ４は入力テスト・データ・ピン、ＴＤＯ、ＴＤＯ１〜ＴＤＯ４は出力テスト・データ・ピンであり、これら選択ユニット２０のＴＤＩピン、ＴＤＩ１ピン〜ＴＤＩ４ピン及びＴＤＯピン、ＴＤＯ１ピン〜ＴＤＯ４ピンは、アダプタ１９のＴＤＩＢピン、ＴＤＩ１Ａ〜ＴＤＩ４Ａ及びＴＤＯＢピン、ＴＤＯ１Ａピン〜ＴＤＯ４Ａピンと接続されるものである。
【００４７】
また、２２はＴＤＩピンとＴＤＩ１ピンとを接続する配線、２３はＴＤＯ１ピンとＴＤＩ２ピンとを接続する配線、２４はＴＤＯ２ピンとＴＤＩ３ピンとを接続する配線、２５はＴＤＯ３ピンとＴＤＩ４ピンとを接続する配線、２６はＴＤＯ４ピンとＴＤＯピンとを接続する配線である。
【００４８】
また、選択ユニット２１において、ＴＤＩ、ＴＤＩ１〜ＴＤＩ４は入力テスト・データ・ピン、ＴＤＯ、ＴＤＯ１〜ＴＤＯ４は出力テスト・データ・ピンであり、これら選択ユニット２１のＴＤＩピン、ＴＤＩ１ピン〜ＴＤＩ４ピン及びＴＤＯピン、ＴＤＯ１ピン〜ＴＤＯ４ピンは、アダプタ１９のＴＤＩＢピン、ＴＤＩ１Ａ〜ＴＤＩ４Ａ及びＴＤＯＢピン、ＴＤＯ１Ａピン〜ＴＤＯ４Ａピンと接続されるものである。
【００４９】
また、２７はＴＤＩピンとＴＤＩ１ピンとを接続する配線、２８はＴＤＯ１ピンとＴＤＩ４ピンとを接続する配線、２９はＴＤＯ４ピンとＴＤＯピンとを接続する配線である。
【００５０】
図２は本発明の一実施形態を使用して図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図であり、この場合には、バウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット２０が使用されている。
【００５１】
図２に示す例の場合、バウンダリ・スキャン・チェーンは、試験装置本体１８のＴＤＩピン→アダプタ１９のＴＤＩＡピン→アダプタ１９のＴＤＩＢピン→選択ユニット２０のＴＤＩピン→選択ユニット２０のＴＤＩ１ピン→アダプタ１９のＴＤＩ１Ａピン→アダプタ１９のＴＤＩ１Ｂピン→プリント回路板本体９のＴＤＩ１ピン→ＩＣ１６−１のＴＤＩピン→ＩＣ１６−１のＴＤＯピン→プリント回路板本体９のＴＤＯ１ピン→・・・→プリント回路板本体９のＴＤＩ４ピン→ＩＣ１６−４のＴＤＩピン→ＩＣ１６−４のＴＤＯピン→プリント回路板本体９のＴＤＯ４ピン→アダプタ１９のＴＤＯ４Ｂピン→アダプタ１９のＴＤＯ４Ａピン→選択ユニット２０のＴＤＯ４ピン→選択ユニット２０のＴＤＯピン→アダプタ１９のＴＤＯＢピン→アダプタ１９のＴＤＯＡピン→試験装置本体１８のＴＤＯピンからなるパスで形成されている。
【００５２】
図３は本発明の一実施形態を使用して図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図であり、この場合には、バウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット２１が使用されている。
【００５３】
図３に示す例の場合、バウンダリ・スキャン・チェーンは、試験装置本体１８のＴＤＩピン→アダプタ１９のＴＤＩＡピン→アダプタ１９のＴＤＩＢピン→選択ユニット２１のＴＤＩピン→選択ユニット２１のＴＤＩ１ピン→アダプタ１９のＴＤＩ１Ａピン→アダプタ１９のＴＤＩ１Ｂピン→プリント回路板本体９のＴＤＩ１ピン→ＩＣ１６−１のＴＤＩピン→ＩＣ１６−１のＴＤＯピン→プリント回路板本体９のＴＤＯ１ピン→・・・→プリント回路板本体９のＴＤＩ４ピン→ＩＣ１６−４のＴＤＩピン→ＩＣ１６−４のＴＤＯピン→プリント回路板本体９のＴＤＯ４ピン→アダプタ１９のＴＤＯ４Ｂピン→アダプタ１９のＴＤＯ４Ａピン→選択ユニット２１のＴＤＯ４ピン→選択ユニット２１のＴＤＯピン→アダプタ１９のＴＤＯＢピン→アダプタ１９のＴＤＯＡピン→試験装置本体１８のＴＤＯピンからなるパスで形成されている。
【００５４】
ちなみに、図４は本発明の一実施形態の外観を示す概略的斜視図であり、図４中、３１は被試験バウンダリ・スキャンＩＣ実装プリント回路板（図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板）である。
【００５５】
また、図５はアダプタ１９及び選択ユニット２０の内部配線を示す概略的断面図であり、図５中、アダプタ１９において、３２は試験装置本体１８と被試験バウンダリ・スキャンＩＣ実装プリント回路板とを電気的に接続するための配線、３３は試験装置本体１８と選択ユニット２０（２１）とを電気的に接続するための配線、３４は被試験バウンダリ・スキャンＩＣ実装プリント回路板３１と選択ユニット２０（２１）とを電気的に接続するために選択的に使用される配線である。
【００５６】
以上のように、本発明の一実施形態によれば、選択ユニット２０を使用する場合には、図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験することができ、選択ユニット２１を使用する場合には、図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験することができる。
【００５７】
なお、本発明の一実施形態においては、選択ユニットとして、バウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット２０と、バウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット２１とを準備した場合について説明したが、その他、バウンダリ・スキャンＩＣ１６−１のみを実装したバウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニットや、バウンダリ・スキャンＩＣ１６−１、１６−２を実装したバウンダリ・スキャンＩＣ実装プリント回路板用の選択ユニット等、種々の選択ユニットを準備することは容易に行うことができる。
【００５８】
【発明の効果】
以上のように、本発明によれば、試験装置本体及び１個のアダプタを用意すると共に、バウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに、構成の簡単な選択ユニットを用意すれば足りるので、試験装置本体以外の部分を簡単な構成とすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す概念図である。
【図２】本発明の一実施形態を使用して図１３に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【図３】本発明の一実施形態を使用して図１４に示すバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【図４】本発明の一実施形態の外観を示す概略的斜視図である。
【図５】本発明の一実施形態が備えるアダプタ及び選択ユニットの内部配線を示す概略的断面図である。
【図６】従来のプリント回路板の一例を示す概念図である。
【図７】図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の一例を示す概念図である。
【図８】図６に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の他の例を示す概念図である。
【図９】従来のプリント回路板試験装置の一例を示す概念図である。
【図１０】図９に示す従来のプリント回路板試験装置を使用して図７に示す従来のバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【図１１】図９に示す従来のプリント回路板試験装置を使用して図８に示す従来のバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験する状態を示す概念図である。
【図１２】従来のプリント回路板の他の例を示す概念図である。
【図１３】図１２に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の一例を示す概念図である。
【図１４】図１２に示す従来のプリント回路板を使用したバウンダリ・スキャンＩＣ実装プリント回路板の他の例を示す概念図である。
【符号の説明】
（図１）
１８ 試験装置本体
１９ アダプタ
２０、２１ 選択ユニット
Ｐ１〜Ｐｎ 一般信号ピン
ＴＣＫ テスト・クロック・ピン
ＴＭＳ テスト・モード選択信号ピン
ＴＤＩ 入力テスト・データ・ピン
ＴＤＯ 出力テスト・データ・ピン
Claims (1)
- 複数のバウンダリ・スキャンＩＣ実装箇所を有すると共に、前記複数のバウンダリ・スキャンＩＣ実装箇所の各々のＴＤＩピン及びＴＤＯピンと１対１の関係で接続された外部接続用の複数のＴＤＩピン及びＴＤＯピンを有するプリント回路板の前記複数のバウンダリ・スキャンＩＣ実装箇所の１以上の任意箇所にバウンダリ・スキャンＩＣが実装されたバウンダリ・スキャンＩＣ実装プリント回路板をバウンダリ・スキャン試験するプリント回路板試験装置であって、
外部接続用のＴＤＩピン及びＴＤＯピンを有し、バウンダリ・スキャン試験が可能とされた試験装置本体と、
前記試験装置本体と前記バウンダリ・スキャンＩＣ実装プリント回路板との間に介在させるアダプタと、
バウンダリ・スキャンＩＣの実装個数及び実装箇所が異なるバウンダリ・スキャンＩＣ実装プリント回路板ごとに用意され、試験するバウンダリ・スキャンＩＣ実装プリント回路板に対応する１個が前記アダプタに接続されて使用される複数の選択ユニットとを備え、
前記アダプタは、前記試験装置本体の外部接続用のＴＤＩピン及びＴＤＯピン並びに前記バウンダリ・スキャンＩＣ実装プリント回路板の外部接続用の複数のＴＤＩピン及びＴＤＯピンを前記選択ユニットの接続ピンに電気的に接続するための接続ピンを有し、
前記複数の選択ユニットは、それぞれ、前記アダプタに接続された場合、試験するバウンダリ・スキャンＩＣ実装プリント回路板に実装されているバウンダリ・スキャンＩＣを使用したバウンダリ・スキャン・チェーンが形成できるように所定の接続ピン間が電気的に接続されていることを特徴とするプリント回路板試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26446398A JP3747649B2 (ja) | 1998-09-18 | 1998-09-18 | プリント回路板試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26446398A JP3747649B2 (ja) | 1998-09-18 | 1998-09-18 | プリント回路板試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000097999A JP2000097999A (ja) | 2000-04-07 |
| JP3747649B2 true JP3747649B2 (ja) | 2006-02-22 |
Family
ID=17403573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26446398A Expired - Fee Related JP3747649B2 (ja) | 1998-09-18 | 1998-09-18 | プリント回路板試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3747649B2 (ja) |
-
1998
- 1998-09-18 JP JP26446398A patent/JP3747649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000097999A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100500452B1 (ko) | 모듈기판 상에 실장된 볼 그리드 어레이 패키지 검사장치및 검사방법 | |
| JP2004523908A (ja) | プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ | |
| US5994894A (en) | Testboard for IC tester | |
| CN101553741A (zh) | 用于自动半导体晶片测试的半自动多路转接系统 | |
| US6181146B1 (en) | Burn-in board | |
| JPH10227830A (ja) | Ｉｃテスタ用テストボード | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JP2006234780A (ja) | 評価基板及びケーブルアッセンブリ評価方法 | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| JP2008261853A (ja) | 試験装置及び診断用パフォーマンスボード | |
| JP4147575B2 (ja) | 中継基板 | |
| KR20070050592A (ko) | 전자부품 실장 테스트용 접속장치 | |
| JP3978269B2 (ja) | プリント回路板の試験方法 | |
| US8203356B2 (en) | Device, system and method for testing and analyzing integrated circuits | |
| JP4083195B2 (ja) | プリント回路板の試験方法及びプリント回路板の製造方法 | |
| JPH1038972A (ja) | テスト用ｉｃソケット | |
| JP3046025B1 (ja) | Ｉｃウエハの検査装置 | |
| JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
| KR100950446B1 (ko) | Ｐｃｂ를 구비하는 스페이스 트랜스포머 및 이를 포함하는프로브 카드 | |
| JPH08293370A (ja) | Ｉｃソケット及びこれを用いた試験装置 | |
| JPH0720193A (ja) | Ｄｕｔボード | |
| JP4126127B2 (ja) | 電気的機能検査方法 | |
| TWM641395U (zh) | 校準系統及其校準載板 | |
| JPH09186418A (ja) | バウンダリスキャンテストにおけるプリント配線板の接続構造 | |
| JPS6340391A (ja) | 表面実装プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |