JPH09186418A - バウンダリスキャンテストにおけるプリント配線板の接続構造 - Google Patents
バウンダリスキャンテストにおけるプリント配線板の接続構造Info
- Publication number
- JPH09186418A JPH09186418A JP7342343A JP34234395A JPH09186418A JP H09186418 A JPH09186418 A JP H09186418A JP 7342343 A JP7342343 A JP 7342343A JP 34234395 A JP34234395 A JP 34234395A JP H09186418 A JPH09186418 A JP H09186418A
- Authority
- JP
- Japan
- Prior art keywords
- boundary scan
- board
- test
- scan test
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Tests Of Electronic Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来例のバウンダリスキャンテストにおける
構成方法では、複数の信号を制御するため、複数の接続
個所が必要になる。従って実装基板の種類によって接続
個所が異なる等の煩わしさがあり、また、接続不良によ
る不具合等の問題があった。 【解決手段】 バウンダリスキャンテストを行うプリン
ト配線板において、バウンダリスキャンテストデータを
入力するためのプローブ接続用パッドを、プリント配線
板上の固定した個所に設け、ＶＩＡとして配置したこと
によりロジックアナライザ等信号入出力装置からの基板
実装部品への接続を簡単にし、上記問題を解消する。
構成方法では、複数の信号を制御するため、複数の接続
個所が必要になる。従って実装基板の種類によって接続
個所が異なる等の煩わしさがあり、また、接続不良によ
る不具合等の問題があった。 【解決手段】 バウンダリスキャンテストを行うプリン
ト配線板において、バウンダリスキャンテストデータを
入力するためのプローブ接続用パッドを、プリント配線
板上の固定した個所に設け、ＶＩＡとして配置したこと
によりロジックアナライザ等信号入出力装置からの基板
実装部品への接続を簡単にし、上記問題を解消する。
Description
【０００１】
【発明の属する技術分野】本発明は、バウンダリスキャ
ンテストにおけるプリント配線板の接続構造に関する。
ンテストにおけるプリント配線板の接続構造に関する。
【０００２】
【従来の技術】従来、この種の接続構造は特開平６−１
８６３０１に開示されるものがあり、基板上にはオシロ
スコープのプローブと接続するプローブパッドを設け、
オシロスコープ及び回路切り換え装置を用いる等して基
板上の実装部品の波形観測及びバウンダリスキャンテス
トを含む検査を行っていた。
８６３０１に開示されるものがあり、基板上にはオシロ
スコープのプローブと接続するプローブパッドを設け、
オシロスコープ及び回路切り換え装置を用いる等して基
板上の実装部品の波形観測及びバウンダリスキャンテス
トを含む検査を行っていた。
【０００３】
【発明が解決しようとする課題】しかし、上記従来例の
構成の方法では、バウンダリスキャンテストにおいては
複数の信号を制御するため、複数の接続個所が必要とな
る。従って実装基板の種類によって接続個所が異なる等
の煩わしさがあり、また接続不良による不具合、例えば
テストができない、ＯＵＴＰＵＴが異なる等の問題があ
った。
構成の方法では、バウンダリスキャンテストにおいては
複数の信号を制御するため、複数の接続個所が必要とな
る。従って実装基板の種類によって接続個所が異なる等
の煩わしさがあり、また接続不良による不具合、例えば
テストができない、ＯＵＴＰＵＴが異なる等の問題があ
った。
【０００４】
【課題を解決するための手段】バウンダリスキャンテス
トを実施するプリント配線板において、バウンダリスキ
ャンテストデータを入力するためのプローブ接続用パッ
ドを、プリント配線板上の固定した個所に設け、ＶＩＡ
として配置した事によりロジックアナライザ等信号入出
力装置からの基板実装部品への接続を簡単にした。
トを実施するプリント配線板において、バウンダリスキ
ャンテストデータを入力するためのプローブ接続用パッ
ドを、プリント配線板上の固定した個所に設け、ＶＩＡ
として配置した事によりロジックアナライザ等信号入出
力装置からの基板実装部品への接続を簡単にした。
【０００５】
【発明の実施の形態】図１は本発明の実施形態のバウン
ダリスキャンを用いた回路図、図２はその接続方法を示
す図、図３はバウンダリスキャンに対応したＩＣを示す
図、図４は接続プローブを示す図である。
ダリスキャンを用いた回路図、図２はその接続方法を示
す図、図３はバウンダリスキャンに対応したＩＣを示す
図、図４は接続プローブを示す図である。
【０００６】以下、図にしたがって説明する。バウンダ
リスキャンテストの対象である基板１に実装されたＩＣ
（１）２、ＩＣ（２）３、ＩＣ（３）４、ＩＣ（４）５
はスキャンチェーンにより図１に示すようにシリアルに
接続されている。ここに示すＴＤＩ６、ＴＣＫ７、ＴＭ
Ｓ８、ＴＤＯ９はバウンダリスキャンテストに用いる信
号であり、その他の信号は図３で示すように入力、出力
等における通常の信号として使用されている。
リスキャンテストの対象である基板１に実装されたＩＣ
（１）２、ＩＣ（２）３、ＩＣ（３）４、ＩＣ（４）５
はスキャンチェーンにより図１に示すようにシリアルに
接続されている。ここに示すＴＤＩ６、ＴＣＫ７、ＴＭ
Ｓ８、ＴＤＯ９はバウンダリスキャンテストに用いる信
号であり、その他の信号は図３で示すように入力、出力
等における通常の信号として使用されている。
【０００７】ここで、前記４本の信号線を図２に示すよ
うに、ある特定の個所にある決められた手法、例えば
２．５４ｍｍ間隔で、バウンダリスキャンテスト用信号
が入力できるようにプローブ接続用のテストパッドをＶ
ＩＡとして基板上に配置する。ＶＩＡ（バイア）とは基
板同志の表面層と裏面層を継なぐパターンをいう。
うに、ある特定の個所にある決められた手法、例えば
２．５４ｍｍ間隔で、バウンダリスキャンテスト用信号
が入力できるようにプローブ接続用のテストパッドをＶ
ＩＡとして基板上に配置する。ＶＩＡ（バイア）とは基
板同志の表面層と裏面層を継なぐパターンをいう。
【０００８】まず、接続方法を示す図２の基板１にバウ
ンダリスキャンテストを実施する場合、基板１に対し、
バウンダリスキャン用テストデータをロジックアナライ
ザから入力するとした時、図４のようなプローブ１０を
ロジックアナライザのプローブとして用いる。そして前
述のＶＩＡで構成されているプローブ接続用テストパッ
ド１１に接触させる。
ンダリスキャンテストを実施する場合、基板１に対し、
バウンダリスキャン用テストデータをロジックアナライ
ザから入力するとした時、図４のようなプローブ１０を
ロジックアナライザのプローブとして用いる。そして前
述のＶＩＡで構成されているプローブ接続用テストパッ
ド１１に接触させる。
【０００９】次に、ロジックアナライザよりバウンダリ
スキャンテストデータを入力し、その出力結果の信号を
ロジックアナライザを使用して取り込み、バウンダリス
キャンテストとして実装部品の検査を行うことができ
る。
スキャンテストデータを入力し、その出力結果の信号を
ロジックアナライザを使用して取り込み、バウンダリス
キャンテストとして実装部品の検査を行うことができ
る。
【００１０】本実施形態では、１種類の基板に対して適
用した例を示し説明したが、複数の基板に対してバウン
ダリスキャンテストデータ入力テストパッドとして配置
個所、配置寸法を固定化する事により、バウンダリスキ
ャンテスト及びバウンダリスキャンテストデータのデバ
ックにおける基板への接続が極めて簡単となり、作業効
率が向上する。
用した例を示し説明したが、複数の基板に対してバウン
ダリスキャンテストデータ入力テストパッドとして配置
個所、配置寸法を固定化する事により、バウンダリスキ
ャンテスト及びバウンダリスキャンテストデータのデバ
ックにおける基板への接続が極めて簡単となり、作業効
率が向上する。
【００１１】
【発明の効果】以上説明したように本発明によれば、プ
ローブ接続用テストパッドを固定した個所、例えば２．
５４ｍｍの間隔で一列に基板上に配置した事により、ロ
ジックアナライザ等の信号入出力装置からの基板実装部
品への接続が簡単になる。
ローブ接続用テストパッドを固定した個所、例えば２．
５４ｍｍの間隔で一列に基板上に配置した事により、ロ
ジックアナライザ等の信号入出力装置からの基板実装部
品への接続が簡単になる。
【００１２】また、プローブをその配置に合わせたもの
にする事により、プローブの接触が安定し、接触不良が
低減する。
にする事により、プローブの接触が安定し、接触不良が
低減する。
【００１３】また、テストパッドをＶＩＡとして配置す
ることにより、インサーキットテスタとの接続において
基板のハンダ面からの接続を確保しつつ、ロジックアナ
ライザ等の接続のための部品面から接続も簡単となる。
ることにより、インサーキットテスタとの接続において
基板のハンダ面からの接続を確保しつつ、ロジックアナ
ライザ等の接続のための部品面から接続も簡単となる。
【００１４】さらに、プローブを複数本使用する形態か
ら１本にまとめたため、作業効率が向上する。
ら１本にまとめたため、作業効率が向上する。
【図１】本発明の実施形態のバウンダリスキャンを用い
た回路図
た回路図
【図２】本発明の実施形態の接続方法を示す図
【図３】本発明の実施形態のバウンダリスキャンに対応
したＩＣを示す図
したＩＣを示す図
【図４】接続用プローブを示す図
１ 基板 ２，３，４，５ ＩＣ ６，７，８，９ バウンダリスキャン用各種信号 １０ ロジックアナライザ用プローブ １１ プローブ接続用テストパッド
Claims (2)
- 【請求項１】 バウンダリスキャンテストを行うプリン
ト配線板において、 バウンダリスキャンテストデータを入力するためのプロ
ーブ接続用パッドを前記プリント配線板上の固定した個
所に設けたことを特徴とするバウンダリスキャンテスト
におけるプリント配線板の接続構造。 - 【請求項２】 バウンダリスキャンテストデータを入力
するためのプローブ接続用パッドをＶＩＡとしてプリン
ト配線板上に配置したことを特徴とする請求項１記載の
バウンダリスキャンテストにおけるプリント配線板の接
続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342343A JPH09186418A (ja) | 1995-12-28 | 1995-12-28 | バウンダリスキャンテストにおけるプリント配線板の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7342343A JPH09186418A (ja) | 1995-12-28 | 1995-12-28 | バウンダリスキャンテストにおけるプリント配線板の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186418A true JPH09186418A (ja) | 1997-07-15 |
Family
ID=18352997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7342343A Pending JPH09186418A (ja) | 1995-12-28 | 1995-12-28 | バウンダリスキャンテストにおけるプリント配線板の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09186418A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036058B1 (en) | 1999-11-09 | 2006-04-25 | Sharp Kabushiki Kaisha | Semiconductor device having integrally sealed integrated circuit chips arranged for improved testing |
| JP2007248120A (ja) * | 2006-03-14 | 2007-09-27 | Yokogawa Electric Corp | Ｊｔａｇテストシステム |
| JP2009204619A (ja) * | 2004-07-28 | 2009-09-10 | Fujitsu Ltd | 基板ユニット及びプリント回路板 |
-
1995
- 1995-12-28 JP JP7342343A patent/JPH09186418A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036058B1 (en) | 1999-11-09 | 2006-04-25 | Sharp Kabushiki Kaisha | Semiconductor device having integrally sealed integrated circuit chips arranged for improved testing |
| JP2009204619A (ja) * | 2004-07-28 | 2009-09-10 | Fujitsu Ltd | 基板ユニット及びプリント回路板 |
| JP2007248120A (ja) * | 2006-03-14 | 2007-09-27 | Yokogawa Electric Corp | Ｊｔａｇテストシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5487074A (en) | Boundary scan testing using clocked signal | |
| KR100297615B1 (ko) | Ic테스터용테스트헤드 | |
| Gillis et al. | Delay test of chip I/Os using LSSD boundary scan | |
| JPH09186418A (ja) | バウンダリスキャンテストにおけるプリント配線板の接続構造 | |
| US6865703B2 (en) | Scan test system for semiconductor device | |
| US5572669A (en) | Bus cycle signature system | |
| Fasang | Boundary scan and its application to analog-digital ASIC testing in a board/system environment | |
| JPH08304459A (ja) | 半導体ウェハ測定治具 | |
| JPH0843494A (ja) | 電子回路 | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| WO2001053845A1 (en) | A printed circuit assembly with configurable boundary scan paths | |
| JP3555679B2 (ja) | Ｉｃテスタ | |
| Zorian | Fundamentals of MCM testing and design-for-testability | |
| JP2003513287A (ja) | スキャンテストポイント監視システムおよび方法 | |
| Zorian | Multi-chip module technology | |
| JPS6235644A (ja) | 半導体装置 | |
| JP2827355B2 (ja) | 半導体集積装置およびその検査方法 | |
| US20020120908A1 (en) | Process and system for management of test access port (TAP) functions | |
| JP2669400B2 (ja) | 可動式プローブ型試験機 | |
| JPH1183946A (ja) | 被測定基板用テスト装置 | |
| JP2942353B2 (ja) | 半導体装置のテスト方法およびテスト回路 | |
| GB2268277A (en) | Testing electronic circuits | |
| JP3747649B2 (ja) | プリント回路板試験装置 | |
| JPH10186006A (ja) | プリント回路板の試験方法 | |
| KR20040057495A (ko) | 테스트 보드 시스템 및 입출력 신호선 분할을 통한 범프형식의 ｊｔａｇ 테스트 방법 |