KR100297615B1 - Ic테스터용테스트헤드 - Google Patents
Ic테스터용테스트헤드 Download PDFInfo
- Publication number
- KR100297615B1 KR100297615B1 KR1019970040381A KR19970040381A KR100297615B1 KR 100297615 B1 KR100297615 B1 KR 100297615B1 KR 1019970040381 A KR1019970040381 A KR 1019970040381A KR 19970040381 A KR19970040381 A KR 19970040381A KR 100297615 B1 KR100297615 B1 KR 100297615B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- test head
- tester
- waveform
- card
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
IC테스터로 복수개의 피측정 디바이스를 병렬측정 시험함에 있어서, 파형신호를 분배회로를 사용하지 않고 분배하는 IC테스터용 테스트헤드에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
파형발생부와 테스트헤드의 신호선 증가와, 테스트헤드의 대형화와 소비전력의 증대화를 억제하여 신호의 분배를 가능하게 하는 IC테스터용 테스터헤드를 제공하는 것이다.
3. 발명의 해결방법의 요지
테스트헤드(1)내의 백보드(3)의 프린트배선 패턴을 통하여 복수의 핀엘렉트로닉스 카드(2)를 접속하고, 파형발생부(4)에서 생성된 파형신호를 테스트헤드(1)내의 리시버카드(5)로 받고, 리시버카드(5)로부터 백보드(3)의 프린트배선 패턴을 통하여 복수의 핀 엘렉트로 닉스 카드(2)에 파형신호를 분배함과 동시에, 백보드(3)의 프린트 배선패턴의 끝부분을 끝단카드(6)로 끝맺음한다.
4. 발명의 중요한 용도
IC테스터로 복수개의 피측정 디바이스를 병렬측정시험하는 데 사용한다.
Description
본 발명은, IC테스터로 복수개의 피측정 디바이스를 병렬측정시험함에 있어서, 파형신호를 분배회로를 사용하지 않고 분배하는 IC테스터용 테스트헤드에 관한 것이다.
제2, 3도는 각각 IC테스터로 복수개의 피측정 디바이스를 병렬시험할 때 사용되는 종래의 IC테스터용 테스트헤드의 구성을 도시하는 구성설명도이다.
이 중, 제2도의 IC테스터용 테스트헤드로부터 설명하면, 제2도의 테스트헤드(1)에는, 백보드(3)가 배치되어 있으며, 이 백보드(3)에 복수의 핀 엘렉트로닉스 카드(2)가 전기적으로 접속되도록하여 연결되어 있다.
핀 엘렉트로닉스 카드(2)는, 도시가 생략된 피시험 디바이스(이하, DUT라 한다)와 도시가 생략된 시험장치를 접속하고, 이 DUT에 시험신호를 공급하도록 하고 있다.
또, 백보드(3)에는, 파형발생부(4)로부터 분배회로(도시생략)를 통하여, 파형발생부(4)에서 생성된 파형신호를 복수로 분배하여, 백보드(3)로 공급하도록 하고 있다.
이와 같이 구성함으로써, 예를 들면 하나의 테스트헤드(1)로 8개의 DUT를 병렬로 측정시험을 하는 경우, 8개의 DUT에 동일한 테스트파형을 인가하면 되므로, 파형발생부(4)에서 생성된 파형신호를 8신호로 분배하는데, 이때 파형발생부(4)의 출구에서 분배회로를 형성하고, 8신호로 분배하는한 후에 테스트헤드(1)의 핀 엘렉트로닉스 카드(2)에 백보드(3)를 통해서 신호를 공급한다.
이 제2도의 IC테스터용 테스트헤드의 경우에는, 파형발생부(4)와 테스트헤드(1)를 접속하는 신호선이 방대한 양으로 되는 과제가 있다.
그래서, 이와 같은 과제를 해결하기 위하여, 제3도와 같은 IC테스터용 테스트헤드가 제안되고 있다. 제3도에서 제2도와 동일한 부분에는 동일부호를 붙여서 설명하면, 제2도의 구성에 더하여 테스트헤드(1)내에 버퍼보드(8)를 설치하고, 버퍼보드(8)에 분배회로를 형성하여, 파형발생부(4)에서 생성된 파형신호를 버퍼보드(8)의 분배회로에서 분해하도록 하고 있다.
또한, 버퍼보드(8)와 백보드(3) 사이에 브랜치카드(7)를 개재시키고 있다. 기타의 구성은 제2도와 같다.
제3도의 IC테스터용 테스트헤드의 경우에는, 제2도의 예와 마찬가지로 하나의 테스트헤드로 8개의 DUT를 병렬로 측정시험을 하는 경우, 8개의 DUT에 같은 테스트파형을 인가하면 되므로, 파형발생부(4)에서 생성된 파형신호를 8신호로 분배하는데, 이 때 파형발생부(4)의 파형신호를 테스트헤드(1)의 버퍼보드(8)로 받고, 버퍼보드(8)에 분배회로를 형성하여, 8신호로 분배한 후에 브랜치카드(7)를 통하여 핀 엘렉트로닉스 카드(2)로 신호를 공급한다.
제3도의 IC테스터용 테스트헤드에서는, 제2도에서 문제가 되었던 신호선의 방대화는 해결되나, 테스트헤드속에 신호분배회로를 형성하여야만 하므로 테스트헤드(1)가 대형화되고, 나아가서는 테스트헤드(1)의 소비전력도 증대된다고 하는 과제가 있다.
제1도는 본 발명에 의한 IC테스터용 테스트헤드의 한 실시형태의 구성을 도시하는 구성도.
제2도는 종래의 IC테스터용 테스트헤드의 한 예의 구성을 도시하는 구성도.
제3도는 종래의 다른 IC테스터용 테스트헤드의 구성을 도시하는 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 테스트헤드 2 : 핀 엘렉트로닉스 카드
3 : 백보드 4 : 파형발생부
5 : 리시버카드 6 : 끝단카드
7 : 브랜치카드 8 : 버퍼보드
이와 같은 과제를 해결하기 위하여, 본 발명의 IC테스터용 테스트헤드는, 테스트헤드(1)에 설치되어서 피시험 디바이스와 시험장치를 접속하고, 상기 피시험 디바이스에 시험신호를 부여하는 핀 엘렉트로닉스 카드(2)와, 핀 엘렉트로닉스 카드(2)에 파형신호를 공급하기 위한 파형발생부(4)와, 테스트헤드(1)에 설치되고 핀 엘렉트로닉스 카드(2)에 파형신호를 프린트배선 패턴을 통해서 공급하는 백보드(3)와, 파형발생부(4)에서 생성된 파형신호를 받는 리시버카드(5)의 출력신호를 상기 백보드(3)의 프린트배선 패턴의 끝부분에서 끝맺음하는 끝단카드(6)를 구비한다.
본 발명의 IC테스터용 테스트헤드에 의하면, 파형발생부(4)에서 생성된 파형신호를 복수의 핀 엘렉트로닉스 카드(2)에 공급하는 경우에, 파형발생부(4)에서 생성된 파형신호를 리시버카드(5)로 받고, 리시버카드(5)의 출력을 백보드(3)의 프린트배선 패턴을 통하여 복수의 핀 엘렉트로닉스 카드(2)로 공급하며, 이 백보드(3)의 프린트배선 패턴의 끝부분을 끝단카드(6)로 끝맺음 한다.
다음에, 본 발명에 의한 IC테스터용 테스트헤드의 실시형태에 관하여 도면을 참조하면서 설명한다. 제1도는 그의 일실시형태의 구성을 도시하는 구성 설명도이다. 제1도에서 제2도, 제3도와 동일한 부분에는 동일부호를 부여하여 설명한다.
제1도의 테스트헤드(1)내에는 백보드(3)의 프린트배선패턴(도시 생략)을 통해서 파형발생부(4)로부터 생성된 파형신호를 복수의 핀 엘렉트 로닉스 카드(2)에 공급하도록 되어 있다.
핀 엘렉트로닉스 카드(2)는, 제1도에서는 도시가 생략된 DUT 및 시험장치에 접속되어서, DUT에 파형발생부(4)에서 생성된파 형신호를 시험 신호로서 공급하도록 하고 있다. 또, 테스트헤드(1)내에서 백보드(3) 하면에는 리시버카드(5)와 끝단카드(6)가 배치되어 있다.
리시버카드(5)는, 파형발생부(4)와 백보드(3)와의 사이에 접속되어 있으며, 파형발생부(4)에서 생성된 파형신호를 리시버카드(5)로 받고, 리시버카드(5)의 출력을 백보드(3)의 프린트배선 패턴을 통하여 파형신호를 복수의 핀 엘렉트로닉스 카드(2)로 공급할 수가 있도록 되어 있다.
끝단카드(6)는 백보드(3)의 프린트배선 패턴의 끝부분을 끝맺음하고 있으며, 이에 의하여 리시버카드(5)로부터의 파형신호를 이 프린트배선 패턴의 끝부분에서 끝맺음하도록 되어 있다.
다음에, 제1도의 동작에 관하여 설명한다. 예를 들면, 하나의 테스트헤드(1)로 8개의 DUT를 병렬로 측정시험하는 경우, 8개의 DUT에 같은 테스트파형을 인가하면 되므로, 파형발생부(4)에서 생성된 파형신호를 8신호로 분배하는데, 이 때 파형발생부(4)의 파형신호를 테스트헤드(1)의 리시버카드(5)로 받고, 리시버카드(5)의 출력신호를 백보드(3)의 프린트 배선패턴으로 공급하며, 8매의 핀 엘렉트로닉스 카드(2)는 백보드(3)로부터 파형신호를 공급받고, 백보드(3)의 프린트배선 패턴의 끝부분은 끝단카드(6)에서 끝맺음 한다.
그리고, 제1도에 도시하는 실시형태에서는, 파형발생부(4)로부터의 파형신호를 일단 리시버카드(5)로 받아서 백보드(3)의 프린트배선 패턴에 공급하고 있으나, 파형발생부(4)의 파형신호의 파형열화가 문제로 되지 않는 경우는, 파형발생부(4)의 출력신호를 직접 백보드(3)의 프린트 배선 패턴에 공급하여도 좋다.
또한, 제1도의 실시형태에서는 파형신호의 끝맺음을 끝단카드(6)로 행하고 있으나, 백보드(3)에 끝단저항을 형성하고, 이 끝단저항에 의하여 파형신호를 끝맺음하도록 하여도 좋다.
본 발명에 의하면, IC테스터로 여러 개의 피측정 디바이스를 병렬측정 시험할 때에, 파형발생부에서 생성된 파형신호를 테스트헤드내의 백보드의 프린트배선 패턴을 통하여 복수의 핀 엘렉트로닉스 카드로 공급하도록 함으로써 파형발생부의 파형신호를 분배할때 분배회로가 필요없게 되어, 파형발생부와 테스트헤드의 신호선을 늘리지 않고, 또한 테스트헤드의 대형화 및 소비전력의 증대화를 억제하면서 파형신호를 분배할 수가 있다.
Claims (3)
- 테스트헤드(1)에 설치되고, 피시험 디바이스와 시험장치를 접속하며, 상기 피시험 디바이스에 시험신호를 부여하는 핀 엘렉트로닉스 카드(2)와, 핀 엘렉트로닉스 카드(2)에 파형신호를 공급하기 위한 파형발생부(4)와, 테스트헤드(1)에 설치되고, 핀 엘렉트로닉스 카드(2) 파형신호를 프린트배선 패턴을 통하여 공급하는 백보드(3)와, 파형발생부(4)에서 생성된 파형신호를 받는 리시버카드(5)와, 리시버카드(5)의 출력신호를 백보드(3)의 프린트배선 패턴의 끝부분에서 끝맺음하는 끝단카드(6)를 구비하는 것을 특징으로 하는 IC테스터용 테스트헤드.
- 제1항에 있어서, IC테스터용 테스트헤드에서 파형발생부(4)로부터 생성된 파형신호는, 리시버카드(5)를 통하지 않고, 직접 백보드(3)의 프린트배선 패턴으로 공급하는 것을 특징으로 하는 IC테스터용 테스트헤드.
- 제1항에 있어서, IC테스터용 테스트헤드에서 파형발생부(4)로부터 생성된 파형신호는, 끝단카드(6) 대신에 백보드(3)에 설치된 끝단저항으로 끝맺음하는 것을 특징으로 하는 IC테스터용 테스트헤드.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-241152 | 1996-08-23 | ||
| JP8241152A JPH1062489A (ja) | 1996-08-23 | 1996-08-23 | Ｉｃテスタ用テスト・ヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980018938A KR19980018938A (ko) | 1998-06-05 |
| KR100297615B1 true KR100297615B1 (ko) | 2001-10-24 |
Family
ID=17070045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970040381A KR100297615B1 (ko) | 1996-08-23 | 1997-08-23 | Ic테스터용테스트헤드 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5936417A (ko) |
| JP (1) | JPH1062489A (ko) |
| KR (1) | KR100297615B1 (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6502221B1 (en) * | 1998-07-14 | 2002-12-31 | Nvidia Corporation | Prototype development system |
| US6462532B1 (en) | 2000-01-07 | 2002-10-08 | Third Millennium Test Solutions | Automated testing equipment having a modular offset test head with split backplane |
| US6466007B1 (en) | 2000-08-14 | 2002-10-15 | Teradyne, Inc. | Test system for smart card and indentification devices and the like |
| US8188878B2 (en) | 2000-11-15 | 2012-05-29 | Federal Law Enforcement Development Services, Inc. | LED light communication system |
| US6788083B1 (en) * | 2002-05-09 | 2004-09-07 | Pycon, Inc. | Method and apparatus to provide a burn-in board with increased monitoring capacity |
| US11265082B2 (en) | 2007-05-24 | 2022-03-01 | Federal Law Enforcement Development Services, Inc. | LED light control assembly and system |
| US9414458B2 (en) | 2007-05-24 | 2016-08-09 | Federal Law Enforcement Development Services, Inc. | LED light control assembly and system |
| US9455783B2 (en) | 2013-05-06 | 2016-09-27 | Federal Law Enforcement Development Services, Inc. | Network security and variable pulse wave form with continuous communication |
| US9294198B2 (en) | 2007-05-24 | 2016-03-22 | Federal Law Enforcement Development Services, Inc. | Pulsed light communication key |
| US9100124B2 (en) | 2007-05-24 | 2015-08-04 | Federal Law Enforcement Development Services, Inc. | LED Light Fixture |
| US9258864B2 (en) | 2007-05-24 | 2016-02-09 | Federal Law Enforcement Development Services, Inc. | LED light control and management system |
| US20090129782A1 (en) | 2007-05-24 | 2009-05-21 | Federal Law Enforcement Development Service, Inc. | Building illumination apparatus with integrated communications, security and energy management |
| US8890773B1 (en) | 2009-04-01 | 2014-11-18 | Federal Law Enforcement Development Services, Inc. | Visible light transceiver glasses |
| DE112009004892T5 (de) * | 2009-07-24 | 2012-06-21 | Hewlett-Packard Development Company, L.P. | Aktiver-Anschlussstift-Verbindungsüberwachungs-System und -Verfahren |
| US8543505B2 (en) | 2011-01-14 | 2013-09-24 | Federal Law Enforcement Development Services, Inc. | Method of providing lumens and tracking of lumen consumption |
| US9265112B2 (en) | 2013-03-13 | 2016-02-16 | Federal Law Enforcement Development Services, Inc. | LED light control and management system |
| US20150198941A1 (en) | 2014-01-15 | 2015-07-16 | John C. Pederson | Cyber Life Electronic Networking and Commerce Operating Exchange |
| US20170048953A1 (en) | 2015-08-11 | 2017-02-16 | Federal Law Enforcement Development Services, Inc. | Programmable switch and system |
| CN118259141B (zh) * | 2024-05-24 | 2024-09-10 | 西安诺瓦星云科技股份有限公司 | 接收卡测试方法、测试工装、系统及可读存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4517512A (en) * | 1982-05-24 | 1985-05-14 | Micro Component Technology, Inc. | Integrated circuit test apparatus test head |
| US4862075A (en) * | 1988-09-01 | 1989-08-29 | Photon Dynamics, Inc. | High frequency test head using electro-optics |
| US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
| US5216361A (en) * | 1991-07-10 | 1993-06-01 | Schlumberger Technologies, Inc. | Modular board test system having wireless receiver |
| US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
-
1996
- 1996-08-23 JP JP8241152A patent/JPH1062489A/ja active Pending
-
1997
- 1997-08-19 US US08/914,722 patent/US5936417A/en not_active Expired - Fee Related
- 1997-08-23 KR KR1019970040381A patent/KR100297615B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5936417A (en) | 1999-08-10 |
| KR19980018938A (ko) | 1998-06-05 |
| JPH1062489A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297615B1 (ko) | Ic테스터용테스트헤드 | |
| US6476630B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US7245139B2 (en) | Tester channel to multiple IC terminals | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| EP0780695A2 (en) | Hybrid scanner for use in a tester | |
| EP1512977A3 (en) | Loaded-board, guided-probe test fixture | |
| KR101148917B1 (ko) | 제조 방법 및 시험용 웨이퍼 유닛 | |
| US7023366B1 (en) | Using a parametric measurement unit for converter testing | |
| US5066909A (en) | Apparatus for testing an electronic circuit having an arbitrary output waveform | |
| US6255843B1 (en) | Semiconductor integrated circuit testing apparatus and composite semiconductor integrated circuit testing apparatus | |
| GB2318187A (en) | IC testing device | |
| US7106081B2 (en) | Parallel calibration system for a test device | |
| US6724209B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| ATE304178T1 (de) | Abtatsprüfgerät zum testen der kontinuität von unbestückten gedruckten schaltungen | |
| KR20010070252A (ko) | 반도체 시험장치의 기준전위 설정방법 및 장치 | |
| US5572669A (en) | Bus cycle signature system | |
| KR940002455Y1 (ko) | 레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치 | |
| KR200189323Y1 (ko) | 피디피용 데이터 드라이버 아이씨 테스트 장치 | |
| JPH09186418A (ja) | バウンダリスキャンテストにおけるプリント配線板の接続構造 | |
| JP2586335Y2 (ja) | マニュアル測定およびウエハ測定両用ｉｃ試験装置 | |
| GB2268277A (en) | Testing electronic circuits | |
| JP3173390B2 (ja) | Ｌｓｉテスタ | |
| TW359749B (en) | Circuit and method for determining propagation delay times of testing signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090508 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |