JPH1183946A - 被測定基板用テスト装置 - Google Patents
被測定基板用テスト装置Info
- Publication number
- JPH1183946A JPH1183946A JP9235600A JP23560097A JPH1183946A JP H1183946 A JPH1183946 A JP H1183946A JP 9235600 A JP9235600 A JP 9235600A JP 23560097 A JP23560097 A JP 23560097A JP H1183946 A JPH1183946 A JP H1183946A
- Authority
- JP
- Japan
- Prior art keywords
- test
- measured
- expected value
- signal
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 小規模で簡単に異なる種類の被測定プリント
基板を検査できる被測定基板用テスト装置を提供するこ
と。 【解決手段】 このテスト装置では、ファンクションテ
スタ１００に外部からの異なる種類に対応した試験用パ
ターン信号をテスト制御信号に従って読み込み出力する
テストパターン出力部１と、外部からの異なる種類に対
応した期待値と被測定基板３1 〜３n からの試験結果パ
ターン信号とを比較照合して製造不良を判定する期待値
照合部２1 〜２n とを備え、筐体１１０に試験用パター
ン信号及びテスト制御信号を被測定基板３1 〜３n へ並
列に伝送し、試験結果パターン信号を期待値照合部２1
〜２n へ並列に伝送する配線を有するバックワイヤリン
グボード４と、異なる種類を含む被測定基板３1 〜３n
とを備えると共に、ファンクションテスタ１００との間
の全信号系接続を行うコネクタ５を備えている。
基板を検査できる被測定基板用テスト装置を提供するこ
と。 【解決手段】 このテスト装置では、ファンクションテ
スタ１００に外部からの異なる種類に対応した試験用パ
ターン信号をテスト制御信号に従って読み込み出力する
テストパターン出力部１と、外部からの異なる種類に対
応した期待値と被測定基板３1 〜３n からの試験結果パ
ターン信号とを比較照合して製造不良を判定する期待値
照合部２1 〜２n とを備え、筐体１１０に試験用パター
ン信号及びテスト制御信号を被測定基板３1 〜３n へ並
列に伝送し、試験結果パターン信号を期待値照合部２1
〜２n へ並列に伝送する配線を有するバックワイヤリン
グボード４と、異なる種類を含む被測定基板３1 〜３n
とを備えると共に、ファンクションテスタ１００との間
の全信号系接続を行うコネクタ５を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてバウンダ
リスキャン機能を有する集積回路を搭載した異なる種類
の被測定基板の製造不良を一括して検査確認する被測定
基板用テスト装置に関する。
リスキャン機能を有する集積回路を搭載した異なる種類
の被測定基板の製造不良を一括して検査確認する被測定
基板用テスト装置に関する。
【０００２】
【従来の技術】従来、この種の被測定基板用テスト装置
としては、例えば図５に示す構成のものが挙げられる。
この被測定基板用テスト装置は、測定試験に供される被
測定プリント基板（ＰＷＢ）３０に対し、テストパター
ンジェネレータ等の外部装置により生成出力された試験
用パターン信号を読み込んで出力するテストパターン出
力部１０と、外部の期待値格納部から伝送された期待値
と試験用パターン信号が伝送された状態の被測定プリン
ト基板３０から出力として得られる試験結果パターン信
号とを比較照合して被測定プリント基板３０の製造不良
を確認判定する期待値照合部２０とを備えたファンクシ
ョンテスタ２００を接続して成っている。ここでのファ
ンクションテスタ２００は、単一の被測定プリント基板
３０の製造不良を検査するもので、複数の基板の一括検
査には適用可能であっても、異なる種類を含む場合には
適用できない。
としては、例えば図５に示す構成のものが挙げられる。
この被測定基板用テスト装置は、測定試験に供される被
測定プリント基板（ＰＷＢ）３０に対し、テストパター
ンジェネレータ等の外部装置により生成出力された試験
用パターン信号を読み込んで出力するテストパターン出
力部１０と、外部の期待値格納部から伝送された期待値
と試験用パターン信号が伝送された状態の被測定プリン
ト基板３０から出力として得られる試験結果パターン信
号とを比較照合して被測定プリント基板３０の製造不良
を確認判定する期待値照合部２０とを備えたファンクシ
ョンテスタ２００を接続して成っている。ここでのファ
ンクションテスタ２００は、単一の被測定プリント基板
３０の製造不良を検査するもので、複数の基板の一括検
査には適用可能であっても、異なる種類を含む場合には
適用できない。
【０００３】そこで、異なる種類を含む基板の試験検査
に適用可能なシステムも開発されており、一例としては
特開平７−３１８６１４号公報に開示されたファンクシ
ョンテスト・システムが挙げられる。このファンクショ
ンテスト・システムは、各種の計測器及び制御器を同一
寸法の矩形状モジュールに形成し、各モジュールを計測
器筐体に並設された複数のスロットに任意の順序で挿入
してコンパクトな計測制御モジュール群を構成し、この
計測制御モジュール群をＶＭＥバスを介して検査プログ
ラムを内蔵するパソコンに接続すると共に、被測定プリ
ント基板及び測定バスで接続して成っている。
に適用可能なシステムも開発されており、一例としては
特開平７−３１８６１４号公報に開示されたファンクシ
ョンテスト・システムが挙げられる。このファンクショ
ンテスト・システムは、各種の計測器及び制御器を同一
寸法の矩形状モジュールに形成し、各モジュールを計測
器筐体に並設された複数のスロットに任意の順序で挿入
してコンパクトな計測制御モジュール群を構成し、この
計測制御モジュール群をＶＭＥバスを介して検査プログ
ラムを内蔵するパソコンに接続すると共に、被測定プリ
ント基板及び測定バスで接続して成っている。
【０００４】このファンクションテスト・システムの場
合、被測定プリント基板を治具に装着し、パソコンにお
いて検査プログラムの設定を行うと、パソコンで設定さ
れた各種試験要求信号がシステムコントロールに伝送さ
れ、システムコントロールでは計測制御モジュール群の
選択，計測の実施，計測結果のパソコンへの転送等の計
測全般の動作を制御する。計測制御モジュール群は各種
のファンクションテスタで構成されており、ファンクシ
ョンテスタはバスによってシステムコントロールに接続
されているため、被測定プリント基板からの検査結果は
バスを経由してパソコンに伝送される。パソコンでは検
査結果に応じてモニタの画面上でＰａｓｓ，或いはＦａ
ｉｌを表示する。
合、被測定プリント基板を治具に装着し、パソコンにお
いて検査プログラムの設定を行うと、パソコンで設定さ
れた各種試験要求信号がシステムコントロールに伝送さ
れ、システムコントロールでは計測制御モジュール群の
選択，計測の実施，計測結果のパソコンへの転送等の計
測全般の動作を制御する。計測制御モジュール群は各種
のファンクションテスタで構成されており、ファンクシ
ョンテスタはバスによってシステムコントロールに接続
されているため、被測定プリント基板からの検査結果は
バスを経由してパソコンに伝送される。パソコンでは検
査結果に応じてモニタの画面上でＰａｓｓ，或いはＦａ
ｉｌを表示する。
【０００５】
【発明が解決しようとする課題】上述したファンクショ
ンテスト・システム（被測定基板用テスト装置）の場
合、筐体に配備する被測定プリント基板の種類が異なる
と、その種類毎にモジュールタイプのファンクションテ
スタを筐体内に設ける必要があり、多品種少量の被測定
プリント基板への検査に対応すべく、種類が増える度に
モジュールタイプのファンクションテスタの作成を要す
ると共に、被測定プリント基板及びモジュールタイプの
ファンクションテスタの間をバスラインで接続するため
のバス配線が必要になっているため、構成が複雑で大規
模になり易く、コスト的に割高になり易いという問題が
ある。
ンテスト・システム（被測定基板用テスト装置）の場
合、筐体に配備する被測定プリント基板の種類が異なる
と、その種類毎にモジュールタイプのファンクションテ
スタを筐体内に設ける必要があり、多品種少量の被測定
プリント基板への検査に対応すべく、種類が増える度に
モジュールタイプのファンクションテスタの作成を要す
ると共に、被測定プリント基板及びモジュールタイプの
ファンクションテスタの間をバスラインで接続するため
のバス配線が必要になっているため、構成が複雑で大規
模になり易く、コスト的に割高になり易いという問題が
ある。
【０００６】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、小規模で簡単に異
なる種類の被測定プリント基板を検査できる被測定基板
用テスト装置を提供することにある。
なされたもので、その技術的課題は、小規模で簡単に異
なる種類の被測定プリント基板を検査できる被測定基板
用テスト装置を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、測定試
験に供される異なる種類を含む複数の被測定基板と、外
部のテストパターンジェネレータにより生成出力された
異なる種類に対応した試験用パターン信号及びテスト制
御信号を読み込み、該テスト制御信号に従って該試験用
パターン信号をそれぞれ複数の被測定基板へ出力するテ
ストパターン出力部と、外部の期待値格納部から出力さ
れた異なる種類に対応した期待値と試験用パターン信号
が伝送された状態の複数の被測定基板からそれぞれ出力
として得られる試験結果パターン信号とを比較照合して
該複数の被測定基板の製造不良を確認判定する複数の期
待値照合部と、試験用パターン信号及びテスト制御信号
を複数の被測定基板へ並列に伝送するための配線及び試
験結果パターン信号を複数の期待値照合部へ並列に伝送
するための配線を有するバックワイヤリングボードとを
備え、更に、テストパターン出力部及び複数の期待値照
合部はファンクションテスタに備えられ、バックワイヤ
リングボード及び複数の被測定基板は筐体に配備された
被測定基板用テスト装置が得られる。
験に供される異なる種類を含む複数の被測定基板と、外
部のテストパターンジェネレータにより生成出力された
異なる種類に対応した試験用パターン信号及びテスト制
御信号を読み込み、該テスト制御信号に従って該試験用
パターン信号をそれぞれ複数の被測定基板へ出力するテ
ストパターン出力部と、外部の期待値格納部から出力さ
れた異なる種類に対応した期待値と試験用パターン信号
が伝送された状態の複数の被測定基板からそれぞれ出力
として得られる試験結果パターン信号とを比較照合して
該複数の被測定基板の製造不良を確認判定する複数の期
待値照合部と、試験用パターン信号及びテスト制御信号
を複数の被測定基板へ並列に伝送するための配線及び試
験結果パターン信号を複数の期待値照合部へ並列に伝送
するための配線を有するバックワイヤリングボードとを
備え、更に、テストパターン出力部及び複数の期待値照
合部はファンクションテスタに備えられ、バックワイヤ
リングボード及び複数の被測定基板は筐体に配備された
被測定基板用テスト装置が得られる。
【０００８】又、本発明によれば、上記被測定基板用テ
スト装置において、筐体はファンクションテスタとの間
の全信号系接続に供される専用のコネクタを有する被測
定基板用テスト装置が得られる。
スト装置において、筐体はファンクションテスタとの間
の全信号系接続に供される専用のコネクタを有する被測
定基板用テスト装置が得られる。
【０００９】更に、本発明によれば、上記何れかの被測
定基板用テスト装置において、テストパターンジェネレ
ータ及び期待値格納部は、試験用パターン信号及びテス
ト制御信号と期待値とを同じ種類としても生成可能であ
る被測定基板用テスト装置が得られる。
定基板用テスト装置において、テストパターンジェネレ
ータ及び期待値格納部は、試験用パターン信号及びテス
ト制御信号と期待値とを同じ種類としても生成可能であ
る被測定基板用テスト装置が得られる。
【００１０】
【発明の実施の形態】以下に実施例を挙げ、本発明の被
測定基板用テスト装置について、図面を参照して詳細に
説明する。
測定基板用テスト装置について、図面を参照して詳細に
説明する。
【００１１】図１は、本発明の一実施例に係る被測定基
板用テスト装置の簡易構成を示したブロック図である。
又、図２は、この被測定基板用テスト装置の基本構成を
示したブロック図である。この被測定基板用テスト装置
は、ファンクションテスタ１００に複数の被測定プリン
ト基板３1 〜３n を配備収容した筐体１１０を直接接続
できるようになっている。
板用テスト装置の簡易構成を示したブロック図である。
又、図２は、この被測定基板用テスト装置の基本構成を
示したブロック図である。この被測定基板用テスト装置
は、ファンクションテスタ１００に複数の被測定プリン
ト基板３1 〜３n を配備収容した筐体１１０を直接接続
できるようになっている。
【００１２】具体的に云えば、この被測定基板用テスト
装置では、ファンクションテスタ１００に外部のテスト
パターンジェネレータ６により生成出力され、テストパ
ターン格納部８に格納された異なる種類に対応した試験
用パターン信号をテスト制御信号に従って読み込み、複
数の被測定プリント基板３1 〜３n へ出力するテストパ
ターン出力部１と、外部の期待値格納部７から出力され
た異なる種類に対応した期待値（予め準備されている）
と試験用パターン信号が伝送された状態の被測定プリン
ト基板３1 〜３n からそれぞれ出力として得られる試験
結果パターン信号とを比較照合して被測定プリント基板
３1 〜３n の製造不良を確認判定する複数の期待値照合
部２1 〜２n とを備え、筐体１１０に試験用パターン信
号及びテスト制御信号を被測定プリント基板３1 〜３n
へ並列に伝送するための配線及び試験結果パターン信号
を期待値照合部２1 〜２n へ並列に伝送するための配線
を有するバックワイヤリングボード（ＢＷＢ）４と、測
定試験に供されるバウンダリスキャン機能を有する集積
回路を搭載した異なる種類を含む複数の被測定プリント
基板３1 〜３n と、ファンクションテスタ１００との間
の全信号系接続に供される専用のコネクタ５とを備えて
いる。
装置では、ファンクションテスタ１００に外部のテスト
パターンジェネレータ６により生成出力され、テストパ
ターン格納部８に格納された異なる種類に対応した試験
用パターン信号をテスト制御信号に従って読み込み、複
数の被測定プリント基板３1 〜３n へ出力するテストパ
ターン出力部１と、外部の期待値格納部７から出力され
た異なる種類に対応した期待値（予め準備されている）
と試験用パターン信号が伝送された状態の被測定プリン
ト基板３1 〜３n からそれぞれ出力として得られる試験
結果パターン信号とを比較照合して被測定プリント基板
３1 〜３n の製造不良を確認判定する複数の期待値照合
部２1 〜２n とを備え、筐体１１０に試験用パターン信
号及びテスト制御信号を被測定プリント基板３1 〜３n
へ並列に伝送するための配線及び試験結果パターン信号
を期待値照合部２1 〜２n へ並列に伝送するための配線
を有するバックワイヤリングボード（ＢＷＢ）４と、測
定試験に供されるバウンダリスキャン機能を有する集積
回路を搭載した異なる種類を含む複数の被測定プリント
基板３1 〜３n と、ファンクションテスタ１００との間
の全信号系接続に供される専用のコネクタ５とを備えて
いる。
【００１３】このうち、被測定プリント基板３1 〜３n
は、例えば図３に被測定プリント基板３として、その細
部構成を示すように、バウンダリスキャン機能を有する
集積回路として４つのＬＳＩ１〜ＬＳＩ４が配備されて
いる。ここでは検査時にバックワイヤリングボード４を
経由して送出される試験用パターン信号がテストデータ
入力ＴＤＩとして入力され、ＬＳＩ１〜ＬＳＩ４の内部
を経由することによって得られる試験結果パターン信号
がテストデータ出力ＴＤＯとして出力されるが、このと
きにテスト制御信号がテストクロックＴＣＫ，テストモ
ードクロックＴＭＳとして入力されるため、これによっ
てＬＳＩ１〜ＬＳＩ４に関する試験用パターン信号及び
試験結果パターン信号の入力並びに出力が制御される。
試験結果パターン信号であるテストデータ出力ＴＤＯは
バックワイヤリングボード４を再度経由して期待値照合
部２1 〜２n のうちの対応するものへ送出される。
は、例えば図３に被測定プリント基板３として、その細
部構成を示すように、バウンダリスキャン機能を有する
集積回路として４つのＬＳＩ１〜ＬＳＩ４が配備されて
いる。ここでは検査時にバックワイヤリングボード４を
経由して送出される試験用パターン信号がテストデータ
入力ＴＤＩとして入力され、ＬＳＩ１〜ＬＳＩ４の内部
を経由することによって得られる試験結果パターン信号
がテストデータ出力ＴＤＯとして出力されるが、このと
きにテスト制御信号がテストクロックＴＣＫ，テストモ
ードクロックＴＭＳとして入力されるため、これによっ
てＬＳＩ１〜ＬＳＩ４に関する試験用パターン信号及び
試験結果パターン信号の入力並びに出力が制御される。
試験結果パターン信号であるテストデータ出力ＴＤＯは
バックワイヤリングボード４を再度経由して期待値照合
部２1 〜２n のうちの対応するものへ送出される。
【００１４】そこで、期待値照合部２1 〜２n では、図
４に示されるように、バックワイヤリングボード４経由
で伝送された異なる種類のものを含む被測定プリント基
板３1 〜３n に関する試験結果パターン信号（試験結果
パターン）を期待値格納部７から出力された異なる種類
に対応した期待値との間で比較照合し、照合結果を外部
へ出力する。これにより、被測定プリント基板３1 〜３
n が異なる種類のものを含んでいても、製造不良を一括
して検査確認することができる。
４に示されるように、バックワイヤリングボード４経由
で伝送された異なる種類のものを含む被測定プリント基
板３1 〜３n に関する試験結果パターン信号（試験結果
パターン）を期待値格納部７から出力された異なる種類
に対応した期待値との間で比較照合し、照合結果を外部
へ出力する。これにより、被測定プリント基板３1 〜３
n が異なる種類のものを含んでいても、製造不良を一括
して検査確認することができる。
【００１５】尚、この被測定基板用テスト装置におい
て、テストパターンジェネレータ６及び期待値格納部２
1 〜２n に関して、試験用パターン信号及びテスト制御
信号と期待値とを同じ種類のものとして生成すれば、被
測定プリント基板３1 〜３n が同じ種類である場合にも
製造不良を一括して検査確認できる。
て、テストパターンジェネレータ６及び期待値格納部２
1 〜２n に関して、試験用パターン信号及びテスト制御
信号と期待値とを同じ種類のものとして生成すれば、被
測定プリント基板３1 〜３n が同じ種類である場合にも
製造不良を一括して検査確認できる。
【００１６】
【発明の効果】以上に説明したように、本発明の被測定
基板用テスト装置によれば、ファンクションテスタには
外部からの異なる種類に対応した試験用パターン信号を
テスト制御信号に従って読み込み出力するテストパター
ン出力部と、外部からの異なる種類に対応した期待値と
異なる種類を含む複数の被測定基板からの試験結果パタ
ーン信号とを比較照合して製造不良を判定する複数の期
待値照合部とを備え、筐体には試験用パターン信号及び
テスト制御信号を各被測定基板へ並列に伝送する配線、
並びに試験結果パターン信号を各期待値照合部へ並列に
伝送する配線を有するバックワイヤリングボードと、各
被測定基板とを備えると共に、ファンクションテスタと
の間の全信号系接続を行うコネクタを備えた構成として
いるので、異なる種類のものを含む被測定プリント基板
の検査を小規模で簡単にして迅速に行い得るようにな
る。即ち、この被測定基板用テスト装置は、ファンクシ
ョンテスタと筐体とを直接接続する構成となり、測定用
バスを必要とせずに簡素に構成されるため、廉価に提供
できるようになる。
基板用テスト装置によれば、ファンクションテスタには
外部からの異なる種類に対応した試験用パターン信号を
テスト制御信号に従って読み込み出力するテストパター
ン出力部と、外部からの異なる種類に対応した期待値と
異なる種類を含む複数の被測定基板からの試験結果パタ
ーン信号とを比較照合して製造不良を判定する複数の期
待値照合部とを備え、筐体には試験用パターン信号及び
テスト制御信号を各被測定基板へ並列に伝送する配線、
並びに試験結果パターン信号を各期待値照合部へ並列に
伝送する配線を有するバックワイヤリングボードと、各
被測定基板とを備えると共に、ファンクションテスタと
の間の全信号系接続を行うコネクタを備えた構成として
いるので、異なる種類のものを含む被測定プリント基板
の検査を小規模で簡単にして迅速に行い得るようにな
る。即ち、この被測定基板用テスト装置は、ファンクシ
ョンテスタと筐体とを直接接続する構成となり、測定用
バスを必要とせずに簡素に構成されるため、廉価に提供
できるようになる。
【図１】本発明の一実施例に係る被測定基板用テスト装
置の簡易構成を示したブロック図である。
置の簡易構成を示したブロック図である。
【図２】図１に示す被測定基板用テスト装置の基本構成
を示したブロック図である。
を示したブロック図である。
【図３】図１に示す被測定基板用テスト装置の筐体に備
えられる被測定プリント基板の細部構成を示したもので
ある。
えられる被測定プリント基板の細部構成を示したもので
ある。
【図４】図１に示す被測定基板用テスト装置のファンク
ションテスタに備えられる期待値照合部の細部構成を拡
大して示したものである。
ションテスタに備えられる期待値照合部の細部構成を拡
大して示したものである。
【図５】従来の被測定基板用テスト装置の簡易構成を示
したブロック図である。
したブロック図である。
１，１０ テストパターン出力部 ２1 〜２n 期待値照合部 ３，３1 〜３n ，３０ 被測定プリント基板（ＰＷＢ） ４ バックワイヤリングボード（ＢＷＢ） ５ コネクタ ６ テストパターンジェネレータ ７ 期待値格納部 ８ テストパターン格納部 １００，２００ ファンクションテスタ １１０ 筐体
Claims (3)
- 【請求項１】 測定試験に供される異なる種類を含む複
数の被測定基板と、外部のテストパターンジェネレータ
により生成出力された異なる種類に対応した試験用パタ
ーン信号及びテスト制御信号を読み込み、該テスト制御
信号に従って該試験用パターン信号をそれぞれ前記複数
の被測定基板へ出力するテストパターン出力部と、外部
の期待値格納部から出力された異なる種類に対応した期
待値と前記試験用パターン信号が伝送された状態の前記
複数の被測定基板からそれぞれ出力として得られる試験
結果パターン信号とを比較照合して該複数の被測定基板
の製造不良を確認判定する複数の期待値照合部と、前記
試験用パターン信号及び前記テスト制御信号を前記複数
の被測定基板へ並列に伝送するための配線及び前記試験
結果パターン信号を前記複数の期待値照合部へ並列に伝
送するための配線を有するバックワイヤリングボードと
を備え、更に、前記テストパターン出力部及び前記複数
の期待値照合部はファンクションテスタに備えられ、前
記バックワイヤリングボード及び前記複数の被測定基板
は筐体に配備されたことを特徴とする被測定基板用テス
ト装置。 - 【請求項２】 請求項１記載の被測定基板用テスト装置
において、前記筐体は前記ファンクションテスタとの間
の全信号系接続に供される専用のコネクタを有すること
を特徴とする被測定基板用テスト装置。 - 【請求項３】 請求項１又は２記載の被測定基板用テス
ト装置において、前記テストパターンジェネレータ及び
前記期待値格納部は、前記試験用パターン信号及び前記
テスト制御信号と前記期待値とを同じ種類としても生成
可能であることを特徴とする被測定基板用テスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9235600A JPH1183946A (ja) | 1997-09-01 | 1997-09-01 | 被測定基板用テスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9235600A JPH1183946A (ja) | 1997-09-01 | 1997-09-01 | 被測定基板用テスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1183946A true JPH1183946A (ja) | 1999-03-26 |
Family
ID=16988414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9235600A Pending JPH1183946A (ja) | 1997-09-01 | 1997-09-01 | 被測定基板用テスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1183946A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7185295B2 (en) | 2000-06-03 | 2007-02-27 | Hyunju Park | Chip design verifying and chip testing apparatus and method |
| US9348719B2 (en) | 2013-03-07 | 2016-05-24 | Samsung Electronics Co., Ltd. | Automated test equipment and control method thereof |
| JP2019029893A (ja) * | 2017-08-01 | 2019-02-21 | 東日本電信電話株式会社 | 判定装置 |
-
1997
- 1997-09-01 JP JP9235600A patent/JPH1183946A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7185295B2 (en) | 2000-06-03 | 2007-02-27 | Hyunju Park | Chip design verifying and chip testing apparatus and method |
| US7571400B2 (en) | 2000-06-03 | 2009-08-04 | Hyun-Ju Park | Chip design verifying and chip testing apparatus and method |
| US9348719B2 (en) | 2013-03-07 | 2016-05-24 | Samsung Electronics Co., Ltd. | Automated test equipment and control method thereof |
| JP2019029893A (ja) * | 2017-08-01 | 2019-02-21 | 東日本電信電話株式会社 | 判定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6988232B2 (en) | Method and apparatus for optimized parallel testing and access of electronic circuits | |
| JP3437872B2 (ja) | 信号混在下での集積回路のテスト方法およびその装置 | |
| EP0367710B1 (en) | Diagnostics of a board containing a plurality of hybrid electronic components | |
| EP0295388A2 (en) | Method of partitioning, testing and diagnosing a VLSI multichip package and associated structure | |
| US7782071B2 (en) | Probe card analysis system and method | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| US20030079165A1 (en) | Effective use of parallel scan for identically instantiated sequential blocks | |
| US10156606B2 (en) | Multi-chassis test device and test signal transmission apparatus of the same | |
| Parker | The impact of boundary scan on board test | |
| US7148676B2 (en) | Ancillary equipment for testing semiconductor integrated circuit | |
| US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
| JPH1183946A (ja) | 被測定基板用テスト装置 | |
| Johnson | The increasing importance of utilizing non-intrusive board test technologies for printed circuit board defect coverage | |
| JPH10150082A (ja) | 半導体試験装置 | |
| US4328264A (en) | Method for making apparatus for testing traces on a printed circuit board substrate | |
| JP3555679B2 (ja) | Ｉｃテスタ | |
| Whetsel | Event qualification: A gateway to at-speed system testing | |
| JP3066072U (ja) | 半導体試験装置 | |
| KR100517604B1 (ko) | 피시비에 장착된 메모리 소자에 대한 프로그래밍 장치 및방법 | |
| KR100252658B1 (ko) | 인쇄회로기판검사기의노이즈제거장치 | |
| van den Eijnden et al. | Boundary-scan, a cradle-to-grave test, programming and maintenance solution that stands the test of time | |
| JP2669400B2 (ja) | 可動式プローブ型試験機 | |
| Ley et al. | Defect coverage for non-intrusive board tests | |
| GB2268277A (en) | Testing electronic circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |