KR100252658B1 - 인쇄회로기판검사기의노이즈제거장치 - Google Patents

인쇄회로기판검사기의노이즈제거장치 Download PDF

Info

Publication number
KR100252658B1
KR100252658B1 KR1019970065972A KR19970065972A KR100252658B1 KR 100252658 B1 KR100252658 B1 KR 100252658B1 KR 1019970065972 A KR1019970065972 A KR 1019970065972A KR 19970065972 A KR19970065972 A KR 19970065972A KR 100252658 B1 KR100252658 B1 KR 100252658B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
signal lines
relay
ground
Prior art date
Application number
KR1019970065972A
Other languages
English (en)
Other versions
KR19990047519A (ko
Inventor
박상곤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970065972A priority Critical patent/KR100252658B1/ko
Publication of KR19990047519A publication Critical patent/KR19990047519A/ko
Application granted granted Critical
Publication of KR100252658B1 publication Critical patent/KR100252658B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 인쇄회로기판 검사기의 노이즈 제거장치에 관한 것으로, 인쇄회로기판에 복수개의 신호선을 연결하여 인쇄회로기판을 검사하는 인쇄회로기판 검사기에 있어서, 인쇄회로기판 검사기와 인쇄회로기판을 연결하는 상기 복수개의 신호선에는 다이오드와 저항이 각각 병렬로 연결되고, 상기 각 저항의 일단은 공통으로 릴레이를 통해 그라운드에 연결되어 있으며, 디지털 검사시에는 상기 릴레이가 온되어 상기 복수개의 신호선에 연결된 저항이 그라운드에 연결되면서 다이오드가 순방향이 되어 상기 복수개의 신호선이 낮은 임피던스 상태로 유지되고, 아날로그 검사시에는 상기 릴레이가 오프되어 상기 복수개의 신호선에 연결된 저항이 그라운드로부터 분리되면서 다이오드가 역방향이 되어 상기 복수개의 신호선이 각각 전기적으로 절연되어, 모든 신호선의 임피던스를 낮게 유지할 수 있어, 고주파 및 저주파의 공중 방사 노이즈를 모두 차단할 수 있는 효과가 있고, 아날로그 검사시에도 모든 신호선이 역방향 다이오드에 의해 서로 절연된 것 처럼 동작함에 따라 정확한 검사를 수행할 수 있는 효과가 있다.

Description

인쇄회로기판 검사기의 노이즈 제거장치 {device for removing noise in a PCB tester}
본 발명은 인쇄회로기판(PCB; Printed Circuit Board) 검사기의 노이즈 제거장치에 관한 것으로, 좀더 상세하게는 인쇄회로기판을 검사할 때 발생되는 공중 방사 노이즈를 제거하여 보다 정확하게 인쇄회로기판을 검사할 수 있도록 하는 인쇄회로기판 검사기의 노이즈 제거장치에 관한 것이다.
일반적으로, 인쇄회로기판 검사기는 디지털 소자가 장착된 인쇄회로기판의 양호/불량 여부를 검사하는 장비로서, 이러한 인쇄회로기판 검사기는 인쇄회로기판에 복잡한 디지털 신호를 인가한 다음 인쇄회로기판에서 발생하는 여러 가지 디지털 신호를 읽어들여 읽어들인 신호와 정상적인 신호를 비교함으로써 인쇄회로기판의 양호/불량 여부를 검사한다.
그리고, 상기와 같은 인쇄회로기판 검사기는 인쇄회로기판 전체를 대상으로 디지털 신호를 인가하기도 검사하기도 하고, 인쇄회로기판 내에 장착된 특정 디지털 소자에만 디지털 신호를 인가하여 검사하기도 한다.
이와 같이 전체 인쇄회로기판 또는 커다란 블록 단위로 신호를 인가하여 검사하는 인쇄회로기판 검사기를 기능 검사기(Functional Tester)라고 하며, 특정한 디지털 소자에 신호를 인가하여 검사하는 인쇄회로기판 검사기를 인서킷 테스터(In-Circuit Tester)라고 한다.
이때, 상기 인쇄회로기판 검사기는 검사 대상인 집적회로(IC)의 핀과 인쇄회로기판 검사기 사이에 신호선을 연결하여 검사 신호를 주고 받는다. 즉, 인쇄회로기판에 인가하는 신호와 인쇄회로기판으로부터 읽어 들이는 신호는 모두 신호선을 통해 이루어짐에 따라 상기 신호선에 외부 노이즈가 인가되지 않도록 신호선을 관리하여야만 한다.
특히, 최근의 인쇄회로기판은 반도체 기술의 발달에 따라 매우 복잡한 기능을 가진 집적회로(IC), 즉 대규모 집적회로(LSI; Large Scale Integration), 초대규모 집적회로(VLSI; Very Large Scale Integration)는 집적도가 매우 높음에 따라 많은 입출력 핀을 가지고 있다.
따라서, 상기와 같은 집적회로(IC)를 검사하기 위해서는 집적회로(IC)의 입출력 핀 수 만큼의 신호선이 필요한데, 인쇄회로기판에는 많은 수의 집적회로(IC)가 장착되기 때문에 하나의 인쇄회로기판 검사기에는 매우 많은 신호선이 구비되어야만 한다.
그리고, 상기와 같이 매우 많은 신호선이 구비된 인쇄회로기판 검사기는 집적회로(IC)를 순차적으로 검사하는데, 하나의 집적회로(IC)만 검사할 때는 그 집적회로(IC)에 연결된 신호선만 사용하고, 일부 신호선은 다른 집적회로(IC)에 중복시켜 사용하기도 한다.
즉, 도 1에 도시된 바와 같이, 인쇄회로기판 검사기(10)는 인쇄회로기판(20)에 장착된 집적회로(IC1)을 검사하는 경우에는 신호선1,2,3,4만 사용하며, 신호선5,6,7은 사용하지 않는다. 그리고, 집적회로(IC2)를 검사하는 경우에는 신호선3,5,6,7만 사용하며 신호선1,2,4는 사용하지 않는다.
이때, 도 2에 도시된 바와 같이, 사용되는 신호선은 릴레이(RY1, RY2)가 "온"되어 인쇄회로기판 검사기(10)의 디지털출력부(11-1, 11-2)에 연결되지만, 사용되지 않은 신호선은 릴레이(RY3, RY4)가 "오프"되어 인쇄회로기판 검사기(10)의 디지털출력부(11-3, 11-4)로부터 분리되기 때문에 높은 임피던스 상태로 놓여진다.
그리고, 상기와 같이 높은 임피던스 상태로 놓여진 신호선들은 마치 안테나와 같이 동작하여 주변의 공중 방사 노이즈를 인쇄회로기판(20) 내로 끌어 모으는 역할을 하게 되므로, 인쇄회로기판(20)에 많은 노이즈가 발생하게 되어 인쇄회로기판(20) 검사시 에러 발생의 원인중 하나가 된다.
따라서, 인쇄회로기판 검사기는 이와 같은 노이즈에 대한 대책을 필요로 하는데, 상기와 같이 노이즈의 근본적인 원인은 사용하지 않은 신호선이 높은 임피던스 상태에 놓여 있어 노이즈가 유기되기 쉬우므로, 노이즈에 대한 대책은 사용하지 않은 신호선을 낮은 임피던스 상태로 유지하는 것이다.
한편, 일반적인 인쇄회로기판 검사기는 도 3에 도시된 바와 같이, 디지털 출력부(11)를 포함하는 디지털 측정회로와, 아날로그 측정회로(13)를 모두 가지고 있으며, 릴레이(RY5, RY6, RY7, RY8)를 온/오프시켜 각각 디지털 측정회로와 아날로그측정회로(13)로 신호를 전달하거나 신호선을 분리시킨다.
상기와 같이 구성된 인쇄회로기판 검사기에서 신호선의 임피던스를 낮추는 종래의 1실시예에 의한 인쇄회로기판 검사기의 노이즈 제거장치는, 도 4에 도시된 바와 같이, 신호선에 풀-다운(Pull-Down) 저항(R)이 연결되어 있다.
그러나, 상기와 같은 종래의 1실시예에 의한 인쇄회로기판 검사기의 노이즈 제거장치는, 디지털 검사에는 유익한 반면에 아날로그 검사시에는 아날로그 신호의 측정에 영향을 주어 아날로그 측정을 정확히 할 수 없게 되는 문제점이 있었다.
따라서, 상기와 같은 문제점을 해소하기 위한 종래의 2실시예에 의한 인쇄회로기판 검사기의 노이즈 제거장치는, 도 5에 도시된 바와 같이, 신호선과 신호선 사이에 그라운드선이 삽입되어 있다.
즉, 종래의 2실시예에 의한 인쇄회로기판 검사기의 노이즈 제거장치는, 도 6의 등가회로도에 도시된 바와 같이, 모든 신호선 사이에 작은 용량의 콘덴서(C)를 그라운드에 연결시킨 것과 같아 고주파 노이즈를 차단할 수 있다.
그러나, 상기와 같은 종래의 2실시예에 의한 인쇄회로기판의 노이즈 제거장치는, 고주파 노이즈를 차단할 수는 있으나, 저주파 노이즈를 차단하지 못하고, 아날로그 측정시에도 약간의 에러를 발생시킬 수 있는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 제 문제점을 해소하기 위한 것으로, 고주파 및 저주파의 공중 방사 노이즈를 모두 제거하면서도 아날로그 측정시에 아무런 영향을 미치지 않는 인쇄회로기판 검사기의 노이즈 제거장치를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판의 노이즈 검사장치는, 인쇄회로기판에 복수개의 신호선을 연결하여 인쇄회로기판을 검사하는 인쇄회로기판 검사기에 있어서, 인쇄회로기판 검사기와 인쇄회로기판을 연결하는 상기 복수개의 신호선에는 다이오드와 저항이 각각 병렬로 연결되고, 상기 각 저항의 일단은 공통으로 릴레이를 통해 그라운드에 연결되어 있으며, 디지털 검사시에는 상기 릴레이가 온되어 상기 복수개의 신호선에 연결된 저항이 그라운드에 연결되면서 다이오드가 순방향이 되어 상기 복수개의 신호선이 낮은 임피던스 상태로 유지되고, 아날로그 검사시에는 상기 릴레이가 오프되어 상기 복수개의 신호선에 연결된 저항이 그라운드로부터 분리되면서 다이오드가 역방향이 되어 상기 복수개의 신호선이 각각 전기적으로 절연되는 것을 특징으로 한다.
도 1은 일반적인 인쇄회로기판 검사기와 인쇄회로기판의 결선도,
도 2는 일반적인 인쇄회로기판 검사기의 인쇄회로기판 검사 동작 상태도,
도 3은 일반적인 인쇄회로기판 검사기의 내부 결선도,
도 4는 종래의 1실시예에 의한 인쇄회로기판의 노이즈 제거장치의 회로도,
도 5는 종래의 2실시예에 의한 인쇄회로기판의 노이즈 제거장치의 회로도,
도 6은 도 5의 등가 회로도,
도 7은 본 발명에 따른 인쇄회로기판 검사기의 노이즈 제거장치의 회로도,
도 8은 본 발명에 따른 인쇄회로기판 검사기의 노이즈 제거장치를 사용하여 디지털 검사를 수행할 때의 회로도,
도 9는 본 발명에 따른 인쇄회로기판 검사기의 노이즈 제거장치를 사용하여 아날로그 검사를 수행할 때의 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 인쇄회로기판 검사기 20 : 인쇄회로기판
11 : 디지털 출력부 13 : 아날로그 측정회로
RY : 릴레이 R : 저항
D : 다이오드 C : 캐패시터
IC : 집적회로
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 7은 본 발명에 따른 인쇄회로기판 검사기의 노이즈 제거장치의 회로도로서, 본 발명에 따른 인쇄회로기판 검사기의 노이즈 제거장치는, 인쇄회로기판 검사기와 인쇄회로기판을 서로 연결하여 신호를 주고 받는 복수개의 신호선 각각에 다이오드(D1∼Dn) 및 저항(R1∼Rn)이 차례로 연결되고, 상기 각 저항(R1∼Rn)의 일단이 모두 동일한 와이어에 연결되어 릴레이(RY)를 통해 그라운드에 연결되어 있다.
그리고, 상기 릴레이(RY)는 디지털 검사시에 "온'되고, 아날로그 검사시에는 "오프"되도록 되어 있어, 디지털 검사시에는 저항(R1∼Rn)을 그라운드에 연결시키고, 아날로그 검사시에는 저항(R1∼Rn)을 그라운드로부터 분리시켜 준다.
상기 다이오드(D1∼Dn)는 디지털 신호 검사시에 순방향으로 동작하여 저항(R1∼Rn)을 풀-다운(Pull-Down)시켜 신호선이 낮은 임피던스를 가지도록 하고, 아날로그 검사시에는 역방향으로 동작하여 신호선과 신호선을 전기적으로 분리시켜주는 역할을 한다.
그리고, 상기 저항(R1∼Rn)은 디지털 신호 검사시에 신호선을 낮은 임피던스로 유지시켜주는 역할을 수행한다.
상기와 같이 이루어진 본 발명에 따른 인쇄회로기판 검사기의 노이즈 제거장치의 작용 및 효과를 도 8 및 도 9를 참조하여 상세히 설명하면 다음과 같다.
디지털 검사의 경우에는 릴레이(RY)를 "온"시킨다. 이와 같이 릴레이(RY)를 "온"시킨 상태에서 디지털 출력부(11-1∼11-n)가 디지털 신호를 출력하여 디지털 검사를 수행한다.
이때, 상기와 같이 릴레이(RY)가 "온"되면 도 8에 도시된 바와 같이, 모든 신호선이 순방향의 다이오드(D)와 저항(R)을 통해 그라운드에 연결되어, 모든 신호선이 낮은 임피던스 상태로 유지되므로, 공중 방사 노이즈를 제거할 수 있는 것이다.
즉, 신호선이 저항(R)을 통해 그라운드에 연결되므로 저주파 및 고주파 공중 방사 노이즈를 모두 제거할 수 있는 것이다.
그리고, 아날로그 측정시에는 릴레이(RY)를 "오프"시킨다. 이와 같이 릴레이(RY)를 "오프"시키면 모든 신호선은 그라운드로부터 완전히 분리되게 된다.
즉, 도 9에 도시된 바와 같이, 릴레이(RY)가 "오프"되면 모든 신호선들은 다이오드(D1, D2)와 저항(R1, R2)을 통해 서로 연결되어 있는데, 모든 신호선 사이에는 역방향의 다이오드(D1, D2)가 놓여지므로 전기적으로 절연된 상태와 같아지는 것이다.
상기와 같이 신호선 사이가 전기적으로 절연 상태를 이루므로 아날로그 측정시에 아무런 영향을 미치지 않게 된다.
이상에서 살펴본 바와 같이 본 발명은 인쇄회로기판 검사기와 인쇄회로기판을 연결하는 모든 신호선에 다이오드와 저항을 연결시킴으로써 간단하게 모든 신호선의 임피던스를 낮게 유지할 수 있어, 고주파 및 저주파의 공중 방사 노이즈를 모두 차단할 수 있는 효과가 있다.
또한, 아날로그 검사시에도 모든 신호선이 역방향 다이오드에 의해 서로 절연된 것 처럼 동작함에 따라 정확한 검사를 수행할 수 있는 효과가 있다.

Claims (1)

  1. (정정)
    인쇄회로기판에 복수개의 신호선을 연결하여 인쇄회로기판을 검사하는 인쇄회로기판 검사기에 있어서,
    인쇄회로기판 검사기와 인쇄회로기판을 연결하는 상기 복수개의 신호선에는 다이오드와 저항이 각각 병렬로 연결되고, 상기 각 저항의 일단은 공통으로 릴레이를 통해 그라운드에 연결되어 있으며,
    디지털 검사시에는 상기 릴레이가 온되어 상기 복수개의 신호선에 연결된 저항이 그라운드에 연결되면서 다이오드가 순방향이 되어 상기 복수개의 신호선이 낮은 임피던스 상태로 유지되고,
    아날로그 검사시에는 상기 릴레이가 오프되어 상기 복수개의 신호선에 연결된 저항이 그라운드로부터 분리되면서 다이오드가 역방향이 되어 상기 복수개의 신호선이 각각 전기적으로 절연되는 것을 특징으로 하는 인쇄회로기판 검사기의 노이즈 제거장치.
KR1019970065972A 1997-12-04 1997-12-04 인쇄회로기판검사기의노이즈제거장치 KR100252658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970065972A KR100252658B1 (ko) 1997-12-04 1997-12-04 인쇄회로기판검사기의노이즈제거장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065972A KR100252658B1 (ko) 1997-12-04 1997-12-04 인쇄회로기판검사기의노이즈제거장치

Publications (2)

Publication Number Publication Date
KR19990047519A KR19990047519A (ko) 1999-07-05
KR100252658B1 true KR100252658B1 (ko) 2000-04-15

Family

ID=19526476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065972A KR100252658B1 (ko) 1997-12-04 1997-12-04 인쇄회로기판검사기의노이즈제거장치

Country Status (1)

Country Link
KR (1) KR100252658B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8036053B2 (en) 2007-11-02 2011-10-11 Hynix Semiconductor Inc. Semiconductor memory device capable of suppressing a coupling effect of a test-disable transmission line

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504427B1 (ko) * 1997-12-30 2005-10-19 주식회사 하이닉스반도체 반도체장치의노이즈클램핑회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8036053B2 (en) 2007-11-02 2011-10-11 Hynix Semiconductor Inc. Semiconductor memory device capable of suppressing a coupling effect of a test-disable transmission line

Also Published As

Publication number Publication date
KR19990047519A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
JP3228982B2 (ja) インサーキット試験装置
US6476630B1 (en) Method for testing signal paths between an integrated circuit wafer and a wafer tester
US7702982B2 (en) Electronic device testing system and method
KR100512218B1 (ko) 검사 장치
US6556938B1 (en) Systems and methods for facilitating automated test equipment functionality within integrated circuits
US5487074A (en) Boundary scan testing using clocked signal
JPH01112179A (ja) 回路板検査装置および方法
EP3660526A1 (en) Test system with embedded tester
US6724209B1 (en) Method for testing signal paths between an integrated circuit wafer and a wafer tester
KR100252658B1 (ko) 인쇄회로기판검사기의노이즈제거장치
US6442718B1 (en) Memory module test system with reduced driver output impedance
US6577980B1 (en) Systems and methods for facilitating testing of pad receivers of integrated circuits
Jandhyala et al. Design-for-test analysis of a buffered sdram dimm
US5442301A (en) LSI test circuit
JPH0843494A (ja) 電子回路
JP3640671B2 (ja) 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
KR100311010B1 (ko) 집적회로소자들의 검사방법
JPH1183946A (ja) 被測定基板用テスト装置
JPH1096758A (ja) 自己診断機能を有する電子回路基板
JPH07113850A (ja) 半導体集積回路
JP3114655B2 (ja) 半導体集積回路のテストボード不良検出用集積回路
JP2001004706A (ja) 半田不良検査方法
JPH0483185A (ja) プリント板ユニットの試験方法
KR19990025832A (ko) 특정 주파수대의 잡음 측정을 위한 공진회로를 갖는 검사용기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090112

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee