JPH01112179A - 回路板検査装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般的には回路板検査装置に関し、特許 に、ディジタル部品台検査するための製造欠陥分析器に
関する。

〔従来技術とその問題点〕

プリント回路板を検査するための装置は通常３つの種類
に分けられる。３つの種類とは、機能（ファンクショナ
ル）６スタ、インサーキット・テスタおよび製造欠陥分
析器（アナライザ）である。以下にこれら３つの種類の
テスタを各々簡単に説明する。

機能テスクは、通常、一連の入力信号に基づいてプリン
ト回路板の出力性能を測定する装置である。機能テスタ
は特定の回路板の最終的な所望性能を検査する秀れた方
法を提供するけれども、普通は、回路板中の欠陥の位置
、または回路板にマ板上に多くの１−レース（導電体）
が存在するため、また回路板上にマウントされた多数の
部品の１つにより、欠陥が回路板上で生じる可能性が増
大すり る。機能テス＋は回路板が正しく動作しているかどうか
を示すにすぎず、欠陥の位置を示さないから、テストシ
ステム全体としての機能テスタの有用性は限られたもの
になる。

回路板の欠陥の位置決めを行うのに機能テスタは制約が
あるために、インサーキットテスト装置が開発された。

インサーキットテスト装置は、回路板上にマウントされ
た個々の部品を実際に検査するとともに、回路板上のト
レースを介した導電通路を検査する。これは一連のコネ
クタピンを回路板上のいくつかのノードに接触させ、テ
スト信号を部品に印加して行なわれる。部品に供給でき
る電力を慎重に限定して損傷を防止できるようなアルゴ
リズムが開発されている。ディジタルバックドライブ技
術法をインサーキット検査装置に組込んで、アナログと
ディジタル両部品を効果的に検査できるようになってい
る。回路のトポロジー（地形）がいっそう複雑になり、
高速のインサーキットテスタが要請されるにつれて、イ
ンサーキットテスト装置はますます高価になってきた。

これによって、回路板上のオープントレースまたは部品
上の曲げピンのような単純な欠陥を検査できる安価な装
置が必要とされるようになった。

製造欠陥分析器は元々、プリント回路板上の開路または
短絡のような単純な欠陥を検査する安価な検査装置とし
て開発された。回路板上の欠陥の大部分はトレース間の
半田による短絡や他の単純な欠陥によって生しるので、
製造欠陥分析器はこれらの欠陥の大部分を検出する安価
な装置を与えるために開発された。したがって、製造欠
陥分析器は、高価なインサーキット検査装置を用いない
でプリント回路板上の単純な欠陥を検出する必要性を満
たすことができた。アナログ検査技術が今日までいくつ
かの製造欠陥分析器において用いられてきており、複雑
さ、費用などのためにディジタル検査技術を採用してい
るものは非常に少ない。

したがって、製造欠陥分析器は主として単純欠陥検出テ
スタとして残っている。アメリカ合衆国アリシナ用Ｔｅ
ｍｐｅにあるＴｅ５ｔ　Ｓｙｓｔｅｍｓ、　Ｉｎｃｏｒ
ｐｏ−ｒａ　ｔｅｄは、製造欠陥分析器中に用いること
ができ、簡単かつ容易な態様でディジタル部品を検査す
るいくつかの方法を設計している。Ｔｅ５ｔ　Ｓｙｓｔ
ｅｍの回路は、単一のダイオード接合を順方向バイアス
するには十分であるが、２つののダイオード接合を順方
向バイアスするには不十分な、Ｖｃｃノードと信号ノー
ド間の電圧ポテンシャルを用いている。

もしＩＣが逆の方向に挿入されているならば、大量の電
流がＶｃｃノードから入力／出力ノード（信号ノード）
に流れ、ＩＣが逆方向に挿入されたことを示す。しかし
、並列の導電路は慎重に隔離（ガード）して誤まった表
示が検査システムから得られないようにしなければなら
ない、　Ｔｅ５ｔ　Ｓｙｓ−ｔｅｍｓ、　Ｔｎｃｏｒｐ
ｏｒａｔｅｄの装置に必要なガード技術は実現するのが
やや困難で、複雑である。したがって、ＩＣが回路内に
正しい方向に配置されているかどうかを明確に判別でき
る簡単な方法が求められている。

〔発明の目的〕

本発明は、前述した従来の欠点や制限を克服し、回路内
の半導体部品の配置方向を明確に決定できる装置を提供
することである。

〔発明の概要〕

本発明によれば、これは、はぼ２つのダイオード接合電
圧降下に等しい所定の電圧を回路の電力＝４− 分な電流が信号ノードから取出される。その結果１個の
ダイオード接合電圧降下に等しい電圧が、接地ノードと
信号ノードとの間に接続されたダイ向に配置されたＩＣ
に接続されたノードを確実に識別することである。反対
方向に配置されたＩＣに対しては、その信号ノードに実
質的な電圧差（異い）が発生して不良ノードが明確に識
別される。また、曲げピンや部品欠落は、検査に影舌し
ない。反転ＩＣのみが信号ノードに電圧責任を発生させ
る。従来装置と異なり、並列導電路、とくに信号ノード
に結合された導電路に対してガードは必要としない。何
故ならば、信号ノードと大地との間に存在するダイオー
ド接合を順方向バイアスするのに十分な電流が信号ノー
ドから取出されるからである。並列導電路に対するガー
ドの必要性の除去によって、検査装置は非常に簡単にな
る。

〔実施例〕

第１図は、本発明による回路板検査装置の全体を示す概
略図である。検査されるプリント回路板１０はそれに接
続された複数個の部品を有している。

導体１４は部品１２間の導電性トレースとなる。テスト
ベツド１６は、本発明の検査装置によって検査される導
体１４の種々のノードに接続するように整列された複数
個のコネクタピン１８を有する。コネクタピン１８は一
連の導体２０に接続され、その導体２０は検査システム
２２に接続される。検査システム２２は、電流、電圧を
発生するのに必要なドライバ、検出器、および本発明の
検査機能を実行するのに必要な他の回路に接続されたプ
ログラマブル・コンピュータまたは状態論理装置を含ん
でいる。検査システム２２は情報を処理し、デイスプレ
ィ２４に結果を表示する。通常、不良ノードは、検査シ
ステム２２に供給された導電情報と比較され、回路内で
反対方向に置かれている特定のＩＣの情報を示す。

第２図は、検査中の素子（ＤＵＴ）が回路内で反対方向
に置かれているかを判別するために分析されるそのＤＵ
Ｔを含む典型的な半導体回路の概略図である。通常、反
動体回路のピンの配置は、半導体の接地ピンとパワーピ
ンが半導体の両側の対応位置にあるようになっている。

したがって、半導体が回路内で反対方向に配置されると
、接地ピンは回路のパワーノードに接続され、パワーピ
ンは回路の接地ノードに接続されることになる。

半導体回路のその対称性は、ＩＣが回路内で反対方向に
置かれたかどうかを検出する方法を提供する。

第２図において、人力２６は、半導体回路内で個別部品
として設計された保護ダイオード２８を介して接地され
る。同様にして、出力３０は、製造プロセスの結果とし
て基板と出力端との間に形成された寄生ダイオード３２
を介して接地される。トランジスタ３４のベース／エミ
ッタ接合は、抵抗３８に直列に接続されたパワーピン（
Ｖｃｃ）３６と入力２６間の単一ダイオード接合となる
。同様に、抵抗４０はパワーピン３６と出力端３０との
間で、ｌ・ランシスタ４２および４４のベース／エミッ
タ接合に直列に接続される。第２図の回路の等価回路は
第４図により詳細に示されている。

第３図は、多数の集積回路をプリント回路板１０上で直
列に接続した態様を示す概略図である。第３図は、第２
図に示した複数個の集積回路を接続できる一態様を示す
けれども、本発明を利用可能なファンアラＩ−（ｆａｎ
−ｏｕｔ）ノード（パストポロジー）を含む多数の他の
態様（回路配置）が存在する。第３図にしめされるよう
に、ＩＣ４８の入力４６はこの回路配置内の他の部品ま
たは他の集積回路に接続できる。ＩＣ４８，５０，５２
は、パワーノード６０に接続されたパワーピン５４．５
６．５８をそれぞれ有している。同様に、ＩＣ４８，５
０，５２のそれぞれの接地ピン６２．６４．６６は接地
ノード６８に接続されている。第３図に示されるように
、ＩＣ４８の出力８０でＩＣ５２の入カフ８に接続され
る。ＩＣ５２の出力はこの回路内の１個以上の別のＩＣ
または他の部品に接続できる。

第４図は、第２図の等価回路をもち、第３図に示すよう
に配置された回路の等価回路を示す概略図であり、ＩＣ
４８，５０，５２ののうちＩＣ５２が回路に反対方向に
接続されている点だけが異なっている。本発明の検査装
置は、ダイオード接合８８（集積回路４８の接地ピン６
２と出カビ７０の間）およびダイオード接合９０（集積
回路５０の接地ピン６４と入力ピン７２の間）を順方向
バイアスするのに十分な１０〜２０ミリアンペアのバイ
アス電流を発生する信号源８４を用いる。ダイオード接
合８８は寄生ダイオードであり、ダイオード接合９０は
保護ダイオードであ。ダイオード８８．９０を介して流
れる電流は、信号ノード７４において、単一ダイオード
接合電圧降下（ＶＤ）を発生し、これは電圧計９２によ
って測定される。同時に、約１．４ボルトの電圧（はぼ
２個のダイオード電圧降下（２ＶＤ）等しい）パワーノ
ード６０に印加される。パワーノード６０上のこの電圧
は、パワーノード６０と信号ノード７４との間の信号路
に直列に接続された抵抗のために、その間の半導体４８
または５０のダイオードを順方向バイアスするには不十
分である。したがって、ｆＬの１ダイオード電圧降下（
−Ｖ、）が電圧計９２によって測定されることによって
、信号ノード７４に結合された半導体４８．５ｏの両方
とも正しい方向で回のような単一の信号ノードに結合で
きる。また、第４図に示された回路から容易にわかるよ
うに、半導体４８．５０のいずれがを除いてもよく、こ
の場合でも、本発明の装置は同様に動作する。結局、部
品が欠落しても本発明の性能を低下させることはない。

回路中に、反対方向で配置された半導体はやや異なった
態様で検出される。第４図の半導体５２に関してパワー
ノー）６０に印加された電圧はほぼ２個のダイオード電
圧降下、すなわち約１．４ボルトである。半導体５２は
反対方向にあるから、ダイオード接合８９は半導体５２
の接地ビン６６と出力ピン８２の間に結合これる。その
結果、ダイオード８９はパワーノード６０に印加された
電圧によって順方向バイアスされる。２ダイオード電圧
降下（＋２Ｖｎ）のパワーノード６ｏに印加される電圧
が便宜上使用される。パワーノード６ｏの電圧レベルが
、ある半導体が回路内で正しい方向に置がれたときにパ
ワーノード６０と任意の信号ノードとの間のダイオード
を順方向バイアスするのに必要な電圧レベルより低いこ
とを条件として、その半導体（ＩＣ）が回路内で反対方
向に置かれたときに単一のダイオード接合を順方向バイ
アスするのに十分な電圧レベルならどんなレベルでもよ
い。ダイオード接合８９は順方向バイアスされるから、
パワーノード６゜上の電圧が信号ノード８ｏに現われる
。これによって保護ダイオード８９の両端に１ダイオ一
ド接合電圧降下が生じるので、十Ｖ、の電圧レベルが電
圧計９４によって信号ノード８ｏで検出される。結局、
半導体部品５２のような任意の半導体部品が回路内で反
対方向に置かれた場合、十■の電圧が信号ノード８０で
検出される。一方、全ての半導体が正しい方向に置かれ
た場合には、信号ノード７４のような信号ノードに一■
、の電圧が現われる。導電性のグラフと不良ノードの比
較によって、回路内のどのＩＣが反対方向に置かれてい
るがという情報が得られる。

〔発明の効果〕

再言すると、半導体部品５ｏ、５２のいずれがが回路か
ら欠落していても、本発明の装置の性能は低下すること
はない（回路内で１つでも半導体部品が反対方向に置か
れていれば、信号ノートに十■。

電圧表示が生じるがら）。これは、曲げビンや部品の欠
落によって影響される従来の装置に対する大きな利点で
ある。

結局、本発明によって、ある半導体部品が回路内で反対
方向に置かれたがどうかを判別するために製造欠陥分析
器を補助するのに用いることのできる簡単かつ安価な装
置が提供される。結果は明確な態様で得られ、部品の欠
落曲げピンに影響されない。正しい方向になっている半
導体の保護ダイオード、および寄生ダイオードを順方向
バイアスする電流は信号ノードから供給されているので
隔離（ガード）対策はその信号ノードで必要とされない
。その信号ノード結合されるインピーダン−１２＝ スは通常、充分に大きく、モその信号ノート”から充分
な電流吸収を行なわない（これらダイオードを順方向バ
イアスさせない）。さらに従来の装置で要求されたよう
なガードの必要性がなくなったから、本発明を実現する
のが非常に簡単になる。

【図面の簡単な説明】

第１図は本発明による回路板検査装置の全体を示す概略
図、第２図は回路板に実装される半導体回路の一部電気
的回路部、第３図は回路板上に実装される複数個の半導
体回路の配置状況を示した図、第４図は、第３図の回路
の一部電気的等価回路図である。

Claims (1)

【特許請求の範囲】
1. 電源端子と接地端子と入出力端子を有する半導体回路を
   複数個直列接続して実装した回路板の前記電源端子に所
   定電圧を供給する電圧供給手段と、前記半導体回路の信
   号接続端子と前記接地端子との間に所定電流を供給する
   電流供給手段と、前記信号接続端子における電圧を検出
   する電圧検出手段とを含む回路板検査装置。