TW201538986A - 檢查用晶圓及試驗系統 - Google Patents

檢查用晶圓及試驗系統 Download PDF

Info

Publication number
TW201538986A
TW201538986A TW104105037A TW104105037A TW201538986A TW 201538986 A TW201538986 A TW 201538986A TW 104105037 A TW104105037 A TW 104105037A TW 104105037 A TW104105037 A TW 104105037A TW 201538986 A TW201538986 A TW 201538986A
Authority
TW
Taiwan
Prior art keywords
probe
test
terminals
terminal
probe card
Prior art date
Application number
TW104105037A
Other languages
English (en)
Other versions
TWI539166B (zh
Inventor
Tetsuya Kuitani
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201538986A publication Critical patent/TW201538986A/zh
Application granted granted Critical
Publication of TWI539166B publication Critical patent/TWI539166B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本發明的問題在於要在檢查被試驗元件之檢查裝置中,檢查探針卡。 為了解決此問題,本發明提供一種試驗系統,用以試驗被試驗元件,該試驗系統具備:試驗部,其具有複數個試驗測針,以輸入或輸出信號;探針卡,其具有與被試驗元件的端子連接之複數個探針端子,以在被試驗元件和試驗部之間傳送信號;及,檢查用晶圓,其在檢查探針卡時,取代被試驗元件而被連接到探針卡,且具有將2個探針端子電性連接之連接配線;其中,試驗部,測定被連接在2個探針端子上的2個試驗測針中的至少一方的輸出,以判定2個探針端子的良劣。

Description

檢查用晶圓及試驗系統
本發明關於檢查用晶圓及試驗系統。
在檢查被試驗元件(DUT,device under test)的場合中,於測試頭與設置有該被試驗元件之晶圓之間,設置有探針卡。以往,在檢查該探針卡的場合所使用的用以檢查探針卡之檢查裝置,與在檢查被試驗元件的場合所使用的試驗裝置不同(例如,參照專利文獻1)。
專利文獻1:日本特開平05-166893號公報
因此,在檢查探針卡的場合,必須將探針卡,自被試驗元件之試驗裝置,移動到探針卡用的檢查裝置中。
在本發明的第一態樣中,提供一種檢查用晶圓,其檢查探針卡,該探針卡具有與被試驗元件的端子連接的複數個探針端子;該檢查用晶圓,具備將探針卡的2個探針端子電性連接之連接配線。
在本發明的第二態樣中,提供一種試驗系統,用以 試驗被試驗元件,該試驗系統具備:試驗部,其具有複數個試驗測針,以輸入或輸出信號;探針卡,其具有與被試驗元件的端子連接之複數個探針端子,以在被試驗元件和試驗部之間傳送信號;及,檢查用晶圓,其在檢查探針卡時,取代被試驗元件而被連接到探針卡,且具有將2個探針端子電性連接之連接配線;其中,試驗部,測定被連接在2個探針端子上的2個試驗測針中的至少一方的輸出,以判定2個探針端子的良劣。
再者,上述發明概要並未列舉本發明的所有必要特徵,又,該等特徵群的次組合亦可成為發明。
10‧‧‧測試頭
12‧‧‧試驗單元
13‧‧‧驅動器部
14‧‧‧比較器部
15‧‧‧直流電單元
19‧‧‧連接配線
21‧‧‧開關
22‧‧‧開關
23‧‧‧端子
30‧‧‧探針卡
31‧‧‧分支
32‧‧‧連接配線
34‧‧‧探針端子
35‧‧‧間隔
36‧‧‧開關
37‧‧‧控制信號
40‧‧‧被試驗晶圓
41‧‧‧檢查用晶圓
42‧‧‧電路圖案
43‧‧‧連接配線
44‧‧‧針跡位置精度確認用圖案
46‧‧‧全測針短路圖案
48‧‧‧個別導通檢查圖案
50‧‧‧晶圓平台
60‧‧‧點測機
70‧‧‧校正記號
72‧‧‧端子
74‧‧‧端子
80‧‧‧被試驗元件
100‧‧‧試驗系統
第1圖是表示試驗系統100的圖。
第2圖是有分支的測針的其他例。
第3圖是表示試驗單元12、探針卡30及被試驗元件80的圖。
第4圖是表示在檢查探針卡30的場合的試驗系統100的圖。
第5圖是表示試驗單元12、探針卡30及電路圖案42的圖。
第6圖是表示檢查用晶圓41的俯視圖。
第7圖是表示檢查用晶圓41的1個電路圖案42的詳細的圖。
第8圖是表示檢查用晶圓41的1個電路圖案42的其他例的圖。
第9圖是表示在被試驗元件80中的端子23的排列例的圖。
以下,雖然透過發明的實施形態來說明本發明,但是以下實施形態並非用以限定關於發明的申請專利範圍,又並非所有的在實施形態中說明的特徵的組合都是發明所必要的解決手段。
第1圖是表示試驗系統100的圖。試驗系統100,試驗被形成在被試驗晶圓40上的複數個被試驗元件(DUT)80。試驗系統100,具備作為試驗部之測試頭10、探針卡30、及點測機(prober)60。
探針卡30,被設置在測試頭10與被試驗晶圓40之間。探針卡30,具有複數個探針端子34來與被載置在點測機60上的被試驗晶圓40連接。點測機60,具有晶圓平台50來載置並移動被試驗晶圓40。
探針端子34,對應於複數個被試驗元件80的各個端子而設置。1束的探針端子34,對應於1個被試驗元件80而設置。在第1圖的例子中,探針端子34的束,在Y方向上排成一列而設置。然而,探針端子34的束,也可以在X方向上排成一列而設置、或設置兩列以上。探針端子34的配置,也可以依照元件的設計來適當地修正。探針卡30,在內部具有連接配線32。連接配線32,連接測試頭10與探針端子34。
點測機60,使相對於探針卡30之被試驗晶圓40的相對位置,在X方向、Y方向及Z方向上移動。X方向及Y 方向,是規定水平面之2個不平行的方向。Z方向,是規定垂直方向之方向。藉由點測機60,使被試驗元件80的端子連接到複數個探針端子34。
探針卡30,在複數個被試驗元件80與測試頭10之間傳送信號。測試頭10,具有複數個試驗單元12及連接配線19。連接配線19,連接試驗單元12與探針端子34。
各個試驗單元12,具有輸出信號的機能、及測定信號的機能的至少一種。在試驗被試驗元件80的場合,於連接到各個被試驗元件80之試驗單元12當中,至少一個試驗單元12將信號輸出到被試驗元件80。探針卡30,將試驗單元12輸出的信號,輸入到被試驗元件80。又,探針卡30,將被試驗元件80產生的信號,輸入到任一個試驗單元12。測試頭10,基於在試驗單元12中的信號的測定結果,以判定被試驗元件80的良劣。測試頭10,也可以與測試器的主要訊框(main frame)共同工作而產生信號,以判定被試驗元件80的良劣。
又,測試頭10,也可以基於自試驗單元12供給到被試驗元件80的信號,以判定被試驗元件80的良劣。例如,測試頭10,藉由自試驗單元12供給到被試驗元件80的電壓或電流的位準是否在預定範圍中,以判定被試驗元件80的良劣。
各個試驗單元12,也可以連接到複數個探針端子34。其中,連接到一個被試驗元件80之複數個試驗單元12當中,至少一個試驗單元12是與一個探針端子34,以一對一的方式對應連接。在第1圖的例子中,試驗單元12-2與探針 端子34-3是以一對一的方式對應連接。另外,在本說明書中,將與1個試驗單元12以一對一的方式對應連接的探針端子34,稱為無分支的測針。
在本說明書中,將不是無分支的測針之其他的探針端子34,稱為有分支的測針。在第1圖的例子中,在探針卡30內,試驗單元12-1以分支的方式連接到探針端子34-1和探針端子34-2。也就是說,探針端子34-1和探針端子34-2,是有分支的測針。
在探針卡30內,試驗單元12-3以分支的方式連接到探針端子34-4和探針端子34-M。另外,在第1圖中記載的L和M是自然數。探針端子34-4,連接到被試驗元件80-1。探針端子34-M,連接到別的被試驗元件80-2。也就是說,探針端子34-4宇探針端子34-M,連接到不同的被試驗元件80。
第2圖是有分支的測針的其他例。在本例的有分支的測針中,連接配線32在分支31與探針端子34-2之間更具有開關36。
開關36,藉由控制信號37而開啟(接通,on)或關閉(切斷,off)。開關36,例如藉由自測試頭10輸出的控制信號37來控制。在開關36是開啟狀態時,連接配線32,作為有分支的測針的配線而發揮機能。也就是說,試驗單元12-1,被連接到探針端子34-1和探針端子34-2。相對於此,在開關36是關閉狀態時,試驗單元12-1被連接到探針端子34-1,而試驗單元12-1與探針端子34-2分離。藉此,連接配線32,作為無分支的測針的配線而發揮機能。
探針卡30,也可以具有複數個本例的有分支的測針。在複數個有分支的測針中的各個開關36,各自藉由控制信號37而開啟或關閉。藉此,藉由在探針卡30中的開關36的控制,能夠將複數個有分支的測針,選擇地設定成無分支的測針。
第3圖是表示試驗單元12、探針卡30及被試驗元件80的圖。各個試驗單元12,具有驅動器部13、比較器部14、直流電單元(DC unit)15、開關21及開關22。驅動器部13,輸出的信號具有對應於預定的資料圖案的波形。比較器部14,將輸入信號的位準,與預定的參照位準比較,以將輸入信號轉換成二進位信號(binary signal)。直流電單元15,測定在輸出預定的電壓或電流時的電流值或電壓值。
開關21,將驅動器部13和比較器部14,切換成是否要連接到探針卡30。開關22,將直流電單元15,切換成是否要連接到探針卡30。
在進行被試驗元件80的機能試驗之試驗單元12中,開關21是開啟且開關22是關閉。在進行機能試驗之任一個試驗單元12的驅動器部13,輸出具有預定的資料圖案之試驗信號。探針卡30,將試驗信號輸入到被試驗元件80的任一個端子23。又,探針卡30,將自被試驗元件80的任一個端子23輸出的響應信號,輸入到進行機能試驗之其他的試驗單元12。已輸入響應信號之試驗單元12的比較器部14,將響應信號轉換成二進位信號。測試頭10,判定該二進位信號是否與預定的期待值圖案一致。
在進行被試驗元件80的直流電試驗之試驗單元12中,開關21是關閉(OFF)且開關22是開啟(ON)。進行直流電試驗之試驗單元12的直流電單元15,輸出已設定位準的電壓,並測定此時的直流電單元15所輸出的電流位準。又,直流電單元15,輸出已設定位準的電流,並測定此時的直流電單元15所輸出的電壓位準。
試驗系統100,藉由這種構成來試驗被試驗元件80。又,試驗系統100,在將探針卡30連接到測試頭10的狀態下,具有檢查探針卡30之機能。
第4圖是表示在檢查探針卡30的場合的試驗系統100的圖。在本例的試驗系統100中的點測機60,載置檢查用晶圓41來取代被試驗晶圓40。其他的構成,與第1圖和第3圖中的試驗系統100相同。
檢查用晶圓41,具有複數個電路圖案42。檢查用晶圓41,也可以具有與被試驗晶圓40相同的形狀。電路圖案42,以與複數個被試驗元件80相同的圖案,被排列在檢查用晶圓41上。
第5圖是表示試驗單元12、探針卡30及電路圖案42的圖。電路圖案42,具有連接2個探針端子34之連接配線43、及端子74。2個試驗單元12,經由連接配線43而電性連接。
經由連接配線43而電性連接的試驗單元12,輸出預定的信號。例如,一方的直流電單元15輸出預定的電壓,另一方的直流電單元15輸出接地電位。若經由連接配線43 而被連接之在探針卡30中的2個探針端子34及2個連接配線32導通,則電流在2個試驗單元12之間流動。因此,至少在一方的試驗單元12中,測定在2個試驗單元12之間流動的電流,藉此能夠檢查在探針卡30中的2個探針端子34及2個連接配線32的導通。又,在一方的試驗單元12中的驅動器部13,也可以輸出具有預定的資料圖案之信號,且藉由在另一方的試驗單元12中的比較器部14是否能夠接收到該資料圖案的信號,來檢查2個探針端子34及2個連接配線32的導通。
本例的連接配線43,將由特定的探針端子34-3和其他的探針端子34-4所構成的2個探針端子電性連接。連接配線43,連接對應於特定的探針端子34-3和其他的探針端子34-4之在電路圖案42中的2個區域。在電路圖案42中的2個區域,也可以指具有與特定的探針端子34-3和其他的探針端子34-4的間隔35相同的間隔之2個區域。
如上述,試驗系統100,測定已連接到2個探針端子34之2個試驗單元12中的至少一方的輸出。例如,試驗系統100,測定已連接到特定的探針端子34-3之試驗單元12-2的輸出。
在自試驗單元12-2輸入的電性信號,經由連接配線43而輸入到試驗單元12-3的場合,試驗系統100將特定的探針端子34-3和其他的探針端子34-4判定為良好。另一方面,在自試驗單元12-2輸入的電性信號,經由連接配線43而沒有輸入到試驗單元12-3的場合,試驗系統100將特定的探針端 子34-3和其他的探針端子34-4的至少一方判定為不良。另外,在第5圖的例子中,端子74沒有連接到連接配線43。因此,自試驗單元12-2輸入的電性信號,不會經由端子74而輸入到試驗單元12-4。
在第5圖中,雖然表示具有1個連接配線43之電路圖案42,但是電路圖案42也可以具有複數個連接配線43。複數個連接配線43,將複數個探針端子34當中的特定的探針端子34-3與其他的各個探針端子34連接。若特定的探針端子34-3與其他的探針端子34-4的電性導通的檢查結束,則檢查特定的探針端子34-3與其他的探針端子34-5的電性導通。例如,點測機60,變更檢查用晶圓41的位置,來連接特定的探針端子34-3與其他的探針端子34-5。
在試驗系統100中,於檢查探針卡30的場合,使用檢查用晶圓41來取代被試驗晶圓40。藉此,即使沒有將探針卡30自試驗系統100拆下,也能夠檢查探針卡30。又,不需要用以檢查探針卡30之專用的檢查裝置。
第6圖是表示檢查用晶圓41的俯視圖。檢查用晶圓41具有複數個電路圖案42。以方便看圖為優先,而在電路圖案42當中,僅於1個電路圖案42上標記元件符號。如上述,複數個電路圖案42,被排列成與被試驗元件80相同的圖案。各個電路圖案42,被連接到對應的各個探針端子34的束。因此,能夠並聯地檢查在每個被試驗元件80上設置的探針端子34的複數個束。藉此,本例的試驗系統100,能夠在短時間內完成導通試驗。
第7圖是表示檢查用晶圓41的1個電路圖案42的詳細的圖。電路圖案42是設置在檢查用晶圓41的表面上。本例的電路圖案42,具有針跡位置精度確認用圖案44、全測針短路圖案(pin short pattern)46、及個別導通檢查圖案48。
本例的針跡位置精度確認用圖案44,具有校正記號70及複數個端子72。以方便看圖為優先,而在複數個端子72當中,僅於1個端子72上標記元件符號。複數個端子72,在X方向及Y方向上被設置成行列狀。Y方向上的一列份量的端子72的排列間隔,與複數個探針端子34的排列間隔相同。校正記號70及複數個端子72,也可以藉由鋁來形成。
一列份量的端子72,利用與被試驗元件80的端子23相同的間隔來配置。其中,被試驗元件80的端子23當中,對於沒有用於試驗之端子23,在探針卡30上不設置探針端子34。因此,在檢查用晶圓41中,也不設置與沒有用於試驗之端子23對應的端子72。因此,一列的端子72,以不相等的間隔來排列。
複數個端子72,被用來確認複數個探針端子34的前端位置。探針端子34,其前端是尖銳的針。因此,只要探針端子34接觸到針跡位置精度確認用圖案44,鋁的端子72會被部分地削除。因此複數個端子72,能夠用於針跡位置精度確認。能夠以複數個端子72的X方向的行數份量,來用於針跡位置精度確認。
本例的校正記號70,被設置在端子72之間的區域。也就是說,在本例中,是被設置在列方向中的端子72之間的 間隔變成最大的區域。另外,校正記號70,也可以被設置在全測針短路圖案46或個別導通檢查圖案48上。校正記號70,用以決定相對於探針卡30之檢查用晶圓41的相對位置。例如,試驗系統100,設置相機來攝影校正記號70,以特定相對於探針卡30之檢查用晶圓41的相對位置。
本例的校正記號70,具有十字的圖案。又,校正記號70,具有相對於該十字的各邊之線對稱的L字的標記。試驗系統100,使用該校正記號70,而能夠同時特定相對於探針卡30之電路圖案42的X方向及Y方向的相對位置。另外,校正記號70,只要能夠特定相對於探針卡30之電路圖案42的X方向及Y方向的相對位置,也可以是其他形狀。
全測針短路圖案46,也可以利用鋁來形成。在本例中,全測針短路圖案46,是矩形的圖案。另外,在矩形平面內以所謂的固體薄膜(solid film)的方式來設置鋁。全測針短路圖案46,是用以將對應於一個被試驗元件80之全部的探針端子34進行連接的圖案。在全測針短路圖案46中,使全部的探針端子34短路,藉此能夠進行相對於GND(接地)電位之導通檢查。
個別導通檢查圖案48,具有複數個連接配線43-1到43-21及複數個端子74。複數個連接配線43,是特定的探針端子34-3以外的的探針端子34,且與對向於1個電路圖案42設置的探針端子34設置有相同的數量。個別導通檢查圖案48,也可以具有利用鋁的圖案來形成的列號碼。另外,以方便看圖為優先,而在複數個端子74當中,僅於1個端子74 上標記元件符號。
複數個連接配線43,一對一地對應於特定的探針端子34-3以外的探針端子34。各個連接配線43,將對應的探針端子34與特定的探針端子34-3進行連接。各個連接配線43,在Y方向上,對應的探針端子34與特定的探針端子34-3的間隔,具有相等的長度。在本例中,在探針卡30中,於Y方向上排列的複數個探針端子34當中,將第3個探針端子34設為特定的探針端子34-3。
複數個端子74,被排列在與複數個端子72同樣的行列方向上。其中,複數個端子74的列,被設置成一對一地對應於特定的探針端子34-3以外的探針端子34。在複數個端子74的各列中,該列相對應的探針端子34所對應的端子74,與特定的探針端子34-3所對應的端子74,藉由連接配線43來連接。在本例中,連接配線43的兩端,作為這些端子74而發揮機能。
複數個連接配線43的Y方向的長邊,被設置成彼此平行。各個連接配線43的一端,被連接到特定的探針端子34-3。利用使檢查用晶圓41平行於X方向移動,於是連接配線43的一端,以將特定的探針端子34-3能夠依序連接到各個連接配線43的一端的方式,並列在X方向的直線上。進一步,各個連接配線43,具有使角部旋轉直角也就是90度而成之U字的形狀。也就是說,連接配線43,具有在X方向上延伸的2個行延伸部、及在Y方向上延伸且與2個行延伸部連接之列延伸部。在各個連接配線43的該U字形狀中,設置有1個 以上的端子74。也就是說,在各個連接配線43的2個行延伸部之間,設置有1個以上的端子74。
在本例中,連接配線43-1,在第一列的2個端子74當中,是將第1行的端子74與第3行的端子74連接的配線。連接配線43-2,在第二列的2個端子74當中,是將第2行的端子74與第3行的端子74連接的配線。連接配線43-3,在第三列的2個端子74當中,是將第3行的端子74與第4行的端子74連接的配線。以後,連接配線43-N,在第N列的2個端子74當中,是將第3行的端子74與第(N+1)行的端子74連接的配線。另外,N是從1到21的自然數。
如上述,複數個連接配線43,在複數個探針端子34當中,將1個特定的探針端子34-3,依序連接到其他的各個探針端子34。例如,連接配線43-1,連接探針端子34-1與特定的探針端子34-3。在探針端子34-1和特定的探針端子34-3的檢查結束後,點測機60,使檢查用晶圓41在X方向上移動。藉此,連接配線43-2,連接探針端子34-2與特定的探針端子34-3。
另外,若特定的探針端子34-3,利用連接配線43而連接到檢查對象的探針端子34,則其他的探針端子34,連接到端子74。因此,利用確認在連接配線43和端子74中的針跡,也能夠確認複數個探針端子34的前端位置。
本例的電路圖案42,具有針跡位置精度確認用圖案44、全測針短路圖案46、及個別導通檢查圖案48。然而,電路圖案42,只要具有個別導通檢查圖案48即可,也可以省略 針跡位置精度確認用圖案44及全測針短路圖案46的至少一方。
第8圖是表示檢查用晶圓41的1個電路圖案42的其他例的圖。在本例中,對向於1個電路圖案42之複數個探針端子34當中,在Y方向上設定有2個特定的探針端子34。此場合,在複數個端子74的各列上,設置有對應於2個特定的探針端子34之2個連接配線43。各個連接配線43,其一端被連接到特定的探針端子,另一端被連接到其他的探針端子34。連接配線43也可以設置成將各個探針端子34,連接到2個特定的探針端子34當中的比較接近的一方。又,檢查用晶圓41,在複數個端子74的各列上,也可以具有3個以上的連接配線43。
第9圖是表示在被試驗元件80中的端子23的排列例的圖。被試驗元件80,在Y方向上排列有複數個端子23。複數個端子23,包含在試驗中使用的端子23-1、及在試驗中沒有使用的端子23-2。在第7圖及第8圖中說明的端子72及端子74,在列方向上被排列成與端子23相同的圖案。
以上,雖然使用實施形態來說明本發明,但是本發明的技術範圍並不受限於上述實施形態所記載的範圍。業者係明白能夠將各種變更或改良施加至上述實施形態中。從申請專利範圍的記載能夠明白,施加有這樣的變更或改良之形態也能夠包含在本發明的技術範圍中。
在申請專利範圍、說明書、及圖式中所示的裝置、系統、程式、以及方法中的動作、程序、步驟、及階段等 各個處理的實行順序,只要不特別明示「更前」、「以前」等,或沒有將前面處理的輸出用在後面處理,則應該留意係能夠以任意順序加以實現。關於在申請專利範圍、說明書、及圖式中的動作流程,即使在方便上係使用「首先」、「其次」等來進行說明,但是並不意味必須以這個順序來實施。
10‧‧‧測試頭
12‧‧‧試驗單元
13‧‧‧驅動器部
14‧‧‧比較器部
15‧‧‧直流電單元
19‧‧‧連接配線
21‧‧‧開關
22‧‧‧開關
30‧‧‧探針卡
32‧‧‧連接配線
34‧‧‧探針端子
35‧‧‧間隔
42‧‧‧電路圖案
43‧‧‧連接配線
74‧‧‧端子
100‧‧‧試驗系統

Claims (4)

  1. 一種檢查用晶圓,其檢查探針卡,該探針卡具有與被試驗元件的端子連接的複數個探針端子;該檢查用晶圓,具備將前述探針卡的2個探針端子電性連接之連接配線。
  2. 如請求項1所述的檢查用晶圓,其中,具備複數個前述連接配線,該連接配線用以將前述複數個探針端子當中的任一個特定的探針端子與其他的各個探針端子依序連接。
  3. 一種試驗系統,用以試驗被試驗元件,該試驗系統具備:試驗部,其具有複數個試驗單元,以輸入或輸出信號;探針卡,其具有與前述被試驗元件的端子連接之複數個探針端子,以在前述被試驗元件和前述試驗部之間傳送信號;及,檢查用晶圓,其在檢查前述探針卡時,取代前述被試驗元件而被連接到前述探針卡,且具有將2個探針端子電性連接之連接配線;其中,前述試驗部,測定被連接在前述2個探針端子上的2個試驗單元中的至少一方的輸出,以判定前述2個探針端子的良劣。
  4. 如請求項3所述的試驗系統,其中,前述檢查用晶圓,具備複數個前述連接配線,用以將前述複數個探針端子當中的 任一個特定的探針端子與其他的各個探針端子依序連接;前述特定的探針端子,與前述複數個試驗單元的任一個,以一對一的方式連接。
TW104105037A 2014-03-19 2015-02-13 Check the wafer and test system TWI539166B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140031943A KR102179245B1 (ko) 2014-03-19 2014-03-19 검사용 웨이퍼 및 시험 시스템

Publications (2)

Publication Number Publication Date
TW201538986A true TW201538986A (zh) 2015-10-16
TWI539166B TWI539166B (zh) 2016-06-21

Family

ID=54141879

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105037A TWI539166B (zh) 2014-03-19 2015-02-13 Check the wafer and test system

Country Status (4)

Country Link
US (1) US9684053B2 (zh)
JP (1) JP6006345B2 (zh)
KR (1) KR102179245B1 (zh)
TW (1) TWI539166B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113748350A (zh) * 2020-02-10 2021-12-03 株式会社爱德万测试 试验装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782134B2 (ja) * 2016-09-26 2020-11-11 ラピスセミコンダクタ株式会社 スキャン回路、集合スキャン回路、半導体装置、および半導体装置の検査方法
JP2019160937A (ja) * 2018-03-09 2019-09-19 東京エレクトロン株式会社 位置補正方法、検査装置及びプローブカード
US10677815B2 (en) * 2018-06-08 2020-06-09 Teradyne, Inc. Test system having distributed resources
KR102605620B1 (ko) 2018-09-13 2023-11-23 삼성전자주식회사 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6278842A (ja) * 1985-10-01 1987-04-11 Oki Electric Ind Co Ltd プロ−ブカ−ドの検査方法
JPH01318245A (ja) * 1988-06-20 1989-12-22 Nec Corp プローブカード検査用治具
JP2502231B2 (ja) 1991-12-17 1996-05-29 株式会社東京カソード研究所 プロ―ブカ―ド検査装置
US8581610B2 (en) * 2004-04-21 2013-11-12 Charles A Miller Method of designing an application specific probe card test system
EP2259297A1 (en) * 2008-03-26 2010-12-08 Advantest Corporation Probe wafer, probe device, and testing system
JP2012112771A (ja) * 2010-11-24 2012-06-14 Japan Electronic Materials Corp プローブカードの検査方法及びこれに用いる検査用ボード
KR20130000213A (ko) * 2011-06-22 2013-01-02 삼성전자주식회사 반도체 장치 및 그 검사 방법
CN103293503B (zh) 2013-05-24 2017-02-08 上海华虹宏力半导体制造有限公司 探针卡的检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113748350A (zh) * 2020-02-10 2021-12-03 株式会社爱德万测试 试验装置

Also Published As

Publication number Publication date
US20150268275A1 (en) 2015-09-24
TWI539166B (zh) 2016-06-21
JP6006345B2 (ja) 2016-10-12
US9684053B2 (en) 2017-06-20
JP2015179821A (ja) 2015-10-08
KR102179245B1 (ko) 2020-11-16
KR20150109027A (ko) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI539166B (zh) Check the wafer and test system
JP2009204329A (ja) 回路ボード検査システム及び検査方法
JPH01112179A (ja) 回路板検査装置および方法
TWI793179B (zh) 電阻測定裝置、基板檢查裝置以及電阻測定方法
US7281181B2 (en) Systems, methods and computer programs for calibrating an automated circuit test system
US20220317182A1 (en) Tsv testing using test circuits and grounding means
JP2022179539A (ja) 導通検査装置、プローバ
CN111751700A (zh) 用于自动测试电子元件的装置及其方法
TW201538983A (zh) 基板檢查裝置
JP5507363B2 (ja) 回路基板検査装置および回路基板検査方法
JP2010032458A (ja) 回路基板検査装置および回路基板検査方法
JP6618826B2 (ja) 回路基板検査装置
JP2010175489A (ja) 回路基板検査装置および回路基板検査方法
WO2007138831A1 (ja) 基板検査方法及び基板検査装置
JP2005340696A (ja) プローブ針の位置検出方法、半導体装置および半導体検査装置
JP2011215007A (ja) 試験装置及び試験方法
JP2008026122A (ja) 半導体素子検査装置のメンテナンス方法
JP2010122108A (ja) プローブカード及びそれを用いたテスト方法半導体試験装置
JP2014020815A (ja) 基板検査装置および基板検査方法
JP7199675B1 (ja) プローブカードの検査装置
JP4727641B2 (ja) テスター装置
KR100701374B1 (ko) 반도체 소자의 아이디디큐 불량분석 방법
JP2017130611A (ja) 検査装置および検査方法
JP2013015421A (ja) 接触位置特定方法
JP2013061260A (ja) 回路基板検査装置および回路基板検査方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees