KR102605620B1 - 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법 - Google Patents

프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법 Download PDF

Info

Publication number
KR102605620B1
KR102605620B1 KR1020180109859A KR20180109859A KR102605620B1 KR 102605620 B1 KR102605620 B1 KR 102605620B1 KR 1020180109859 A KR1020180109859 A KR 1020180109859A KR 20180109859 A KR20180109859 A KR 20180109859A KR 102605620 B1 KR102605620 B1 KR 102605620B1
Authority
KR
South Korea
Prior art keywords
probe
inspection
probe card
probes
pads
Prior art date
Application number
KR1020180109859A
Other languages
English (en)
Other versions
KR20200030976A (ko
Inventor
지준수
김단의
남한직
정진우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180109859A priority Critical patent/KR102605620B1/ko
Priority to US16/354,633 priority patent/US11067658B2/en
Priority to CN201910428101.1A priority patent/CN110907788A/zh
Publication of KR20200030976A publication Critical patent/KR20200030976A/ko
Application granted granted Critical
Publication of KR102605620B1 publication Critical patent/KR102605620B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

일부 실시예들에 따른 프로브 카드 검사용 웨이퍼는 베이스 웨이퍼; 상기 베이스 웨이퍼 상에 서로 이격되어 배치된 제1 및 제2 프로브 카드 검사용 칩들;을 포함하되, 상기 베이스 웨이퍼의 상기 제1 및 제2 프로브 카드 검사용 칩들은 각각 프로브 수직 레벨 검사 영역, 프로브 수평 위치 검사 영역 및 콘택 검사 영역들로 구획되고, 상기 제1 및 제2 프로브 카드 검사용 칩들은 상기 프로브 수직 레벨 검사 영역 상에 배치되고, 피검 프로브 카드의 제1 및 제2 AC 프로브들의 수직 레벨을 검사하기 위한 제1 패드 어레이들; 상기 프로브 수직 레벨 검사 영역 상에 배치되고, 상기 피검 프로브 카드의 제1 및 제2 VSS 프로브들의 수직 레벨을 검사하기 위한 제2 패드 어레이들을 포함할 수 있다.

Description

프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법{Probe card inspection wafer, Probe card inspection system and probe card inspection method}
본 발명의 기술적 사상은 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법에 관한 것이다. 보다 구체적으로, 검사 속도 및 신뢰성이 제고된 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법에 관한 것이다.
반도체 소자의 제조 공정을 통해 웨이퍼 상에 복수의 반도체 소자들이 형성된 후, 각각의 반도체 소자에 대한 전기적 특성 테스트가 수행된다. 상기 전기적 특성 테스트는, 웨이퍼 상의 반도체 소자들에 전기적 신호를 인가하고, 인가된 전기적 신호에 대응하여 출력되는 신호를 독출하는 방식으로 수행될 수 있다. 이때 이러한 전기적 신호의 인가 및 독출은, 반도체 소자들에 형성된 단자들과 접할 수 있는 복수개의 프로브를 포함하는 프로브 카드에 의해 수행될 수 있다.
[선행 기술 문헌]
[특허 문헌]
특허문헌 1: 공개특허공보 제10-2015-0070857호
본 개시의 기술적 사상이 해결하려는 과제는 신뢰성 및 검사 속도가 제고된 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한, 일부 실시예들에 따른 프로브 카드 검사용 웨이퍼는 베이스 웨이퍼; 상기 베이스 웨이퍼 상에 서로 이격되어 배치된 제1 및 제2 프로브 카드 검사용 칩들;을 포함하되, 상기 베이스 웨이퍼의 상기 제1 및 제2 프로브 카드 검사용 칩들은 각각 프로브 수직 레벨 검사 영역, 프로브 수평 위치 검사 영역 및 콘택 검사 영역들로 구획되고, 상기 제1 및 제2 프로브 카드 검사용 칩들은 상기 프로브 수직 레벨 검사 영역 상에 배치되고, 피검 프로브 카드의 제1 및 제2 AC 프로브들의 수직 레벨을 검사하기 위한 제1 패드 어레이들; 상기 프로브 수직 레벨 검사 영역 상에 배치되고, 상기 피검 프로브 카드의 제1 및 제2 VSS 프로브들의 수직 레벨을 검사하기 위한 제2 패드 어레이들을 포함할 수 있다.
일부 실시예들에 따른 프로브 카드 검사용 웨이퍼는 베이스 웨이퍼; 상기 베이스 웨이퍼 상에 배치된 복수 개의 독출 패드들; 상기 베이스 웨이퍼 상에 배치되고, 상기 복수 개의 독출 패드들과 수평으로 이격된 복수 개의 피검 패드들; 및 상기 복수 개의 독출 패드들 중 어느 하나 및 상기 피검 패드들 중 어느 하나를 연결하는 커플링 배선 패턴들을 포함하되, 각각의 상기 커플링 배선 패턴들은 복수 개의 피검 패드들 중 어느 하나에만 연결되는 것을 특징으로 할 수 있다.
일부 실시예들에 따른 프로브 카드 검사용 웨이퍼는 베이스 웨이퍼; 상기 베이스 웨이퍼 상에 배치된 제1 내지 제3 패드 어레이를 포함하되, 상기 제1 패드 어레이는, 상기 베이스 웨이퍼의 상면에 평행한 일 방향을 따라 서로 이격되고 정렬되어 배치된 제1 데이터 패드들 및 복수 개의 AC 프로브 검사 패드들; 및 상기 AC 프로브 검사 패드들 중 어느 하나 및 상기 제1 데이터 패드들 중 어느 하나를 연결하는 제1 커플링 배선 패턴들을 포함하고, 상기 제2 패드 어레이는, 상기 일 방향을 따라 서로 이격되고 정렬되어 배치된 제2 데이터 패드들 및 복수 개의 VCC 프로브 검사 패드들; 및 상기 VCC 프로브 검사 패드들 중 어느 하나 및 상기 제2 데이터 패드들 중 어느 하나를 연결하는 제2 커플링 배선 패턴들을 포함하고, 상기 제3 패드 어레이는, 상기 일 방향을 따라 서로 이격되고 정렬되어 배치된 제3 데이터 패드들 및 복수 개의 VSS 프로브 검사 패드들; 및 상기 AC 프로브 검사 패드들 중 어느 하나 및 상기 제1 데이터 패드들 중 어느 하나를 연결하는 제3 커플링 배선 패턴들을 포함할 수 있다.
일부 실시예들에 따른 프로브 카드 검사 시스템은, 프로브 카드에 전기적 신호 또는 설정된 전위를 인가할 수 있도록 구성된 복수 개의 VSS 라인들, 복수 개의 AC 라인들, 복수 개의 I/O 라인들 및 복수 개의 DC 라인들 포함하는 테스터 헤드; 프로브 카드 검사용 웨이퍼; 및 상기 프로브 카드 검사용 웨이퍼를 지지하기 위한 척을 포함하되, 상기 프로브 카드 검사용 웨이퍼는, 베이스 웨이퍼; 상기 베이스 웨이퍼 상에 배치되고 서로 이격된 제1 및 제2 프로브 카드 검사용 칩들;을 포함하되, 상기 베이스 웨이퍼의 상기 제1 및 제2 프로브 카드 검사용 칩들은 각각 프로브 수직 레벨 검사 영역, 프로브 수평 위치 검사 영역 및 콘택 검사 영역들로 구획되고, 상기 제1 및 제2 프로브 카드 검사용 칩들은 상기 프로브 수직 레벨 검사 영역 상에 배치되는 제1 및 제2 패드 어레이들을 포함하고; 상기 제1 패드 어레이는, 상기 베이스 웨이퍼의 상면에 평행한 일 방향을 따라 서로 이격되고 정렬되어 배치된 제1 독출 패드들 및 복수 개의 AC 프로브 검사 패드들; 및 상기 복수 개의 제1 독출 패드들 중 어느 하나와 상기 복수 개의 AC 프로브 검사 패드들 중 어느 하나를 연결하는 제1 커플링 배선 패턴들을 포함하고, 상기 제2 패드 어레이는, 상기 일 방향을 따라 서로 이격되고 정렬되어 배치된 제2 독출 패드들 및 복수 개의 VSS 프로브 검사 패드들; 및 상기 복수 개의 제2 독출 패드들 중 어느 하나와 상기 복수 개의 AC 프로브 검사 패드들 중 어느 하나를 연결하는 제2 커플링 배선 패턴들을 포함할 수 있다.
일부 실시예들에 따른 프로브 카드 검사 방법은, 프로브 카드에 포함된 I/O 프로브들 및 DC 프로브들을 검사하는 단계; 및 상기 I/O 프로브들 및 상기 DC 프로브들의 검사 결과를 이용하여 상기 프로브 카드에 포함된 VSS 프로브들 및 AC 프로브들을 검사하는 단계를 포함하되, 상기 VSS 프로브들 및 상기 AC 프로브들을 검사하는 단계는, 상기 VSS 프로브들 중 어느 하나를 상기 I/O 프로브들 및 상기 DC 프로브들 중 어느 하나와 연결시키는 단계; 및 상기 AC 프로브들 중 어느 하나를 상기 I/O 프로브들 및 상기 DC 프로브들 중 어느 하나와 연결시키는 단계를 포함할 수 있다.
본 발명의 기술적 사상에 따르면, 검사 속도 및 신뢰성이 제고된 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법이 제공된다.
도 1은 본 발명의 기술적 사상에 따른 검사 시스템의 개략적인 도면이다.
도 2 및 도 3은 도 1에 도시된 웨이퍼의 구성을 도시한 평면도들이다.
도 4는 본 발명의 기술적 사상에 따른 프로브 카드 검사용 칩에 의해 검사되는 프로브 카드에 의해 검사되는 칩을 도시한 평면도이다.
도 5는 본 발명의 기술적 사상에 따른 프로브 카드 검사용 웨이퍼의 일부를 도시한 평면도이다.
도 6은 도 5의 일부를 확대하여 도시한 부분 평면도이다.
도 7 내지 도 9는 각각 순서대로 도 5의 절단선 I-I', II-II', 및 III-III'을 따라 취한 단면도들이다.
도 10 내지 도 12은 일부 실시예들에 따른 프로브 카드 검사용 웨이퍼에 포함되는 프로브 카드 검사용 칩을 도시한 평면도이다.
도 13 내지 도 15는 일부 실시예들에 따른 프로브 카드 검사 방법을 설명하기 위한 순서도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 일부 실시예들에 따른 검사 시스템을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 검사 시스템(10)은 검사 챔버(100), 프로브 카드(200) 및 테스트 장치(300)를 포함할 수 있다.
검사 챔버(100) 내에 척 구동 장치(110), 척(120), 및 베이스 웨이퍼(W)가 배치될 수 있다. 베이스 웨이퍼(W)는 척(120) 상에 실장될 수 있다. 여기서 베이스 웨이퍼(W)는 복수 개의 반도체 소자들이 형성된 반도체 웨이퍼이거나, 후술하듯 프로브 카드를 검사하기 위한 도전성 패턴이 형성된 프로브 카드 검사용 웨이퍼일 수 있다. 일부 실시예들에 따르면, 베이스 웨이퍼(W)는 반도체 소자의 단자들(예컨대, 콘택 패드들, 도 2 참조) 또는 프로브 카드(200)를 검사하기 위한 도전성 패턴이 프로브 카드(200)를 향하도록 척(120) 상에 실장될 수 있다.
검사 시스템(10)는 검사 챔버(100)에서 복수의 반도체 소자들을 포함하는 피시험 소자(device under test, DUT)의 전기적 특성을 테스트할 수 있다. 일부 실시예들에 따르면, 검사 챔버(100)에서 EDS(Electric Die Sorting) 공정이 수행될 수 있다. 일부 실시예들에 따르면, 검사 챔버(100)에서 프로브 카드가 검사될 수 있다.
여기서 EDS 공정은, 베이스 웨이퍼(W)에 형성된 반도체 소자들에 전기적 신호를 인가하고, 인가된 전기적 신호에 대응하여 반도체 소자들에서 출력되는 신호에 의해 반도체 소자들의 불량 여부를 판단하기 위한 공정을 지칭한다.
일부 실시예들에 따르면, 피시험 소자의 전기적 특성을 테스트하기 위하여, 검사 시스템(10)은 베이스 웨이퍼(W)에 DC 테스트(Direct Current) 또는 AC(Alternating Current) 테스트를 수행할 수 있다. 여기서 DC 테스트는 베이스 웨이퍼(W)의 입력 패드에 소정의 전압을 인가하고, 개방/단락(open/short), 입력전류, 출력전압, 전원전류 등의 DC 특성을 측정함으로써, 피시험 소자의 불량 여부를 판정하는 테스트이다. 또한 AC 테스트는 베이스 웨이퍼(W)의 입력 패드에 펄스 신호를 인가하고, 입출력 운반 지연 시간, 출력 신호의 시작/종료 시간 등의 동작 특성을 측정함으로써, 피시험 소자의 불량 여부를 판정하는 테스트이다.
일부 실시예들에 따르면, 검사 시스템(10)은 프로브 카드(200)의 불량 여부를 검사하기 위하여, 프로브 카드(200)의 프로브(234) 중 어느 하나를 이용하여 베이스 웨이퍼(W)의 도전성 패턴에 설정된 전압을 인가하고, 프로브(234)중 다른 하나를 이용하여 전송된 출력 신호를 검출할 수 있다.
척(120)은 척 구동 장치(110) 상에 배치될 수 있다. 척(120)은 정전기 흡착, 진공 흡착 등의 방법으로 베이스 웨이퍼(W)를 고정시킬 수 있다. 척(120)의 일 측면에 소정의 거칠기를 갖는 샌드 페이퍼가 더 배치될 수 있다. 프로브(234)가 이물질 등에 의해 오염된 경우에, 오염된 프로브(234)를 샌드 페이퍼에 샌딩시킴으로써 이물질 등을 제거할 수 있다.
척 구동 장치(110)는 척(120) 아래에 배치되며 척(120)과 연결될 수 있다. 척 구동 장치(110)는 척(120)을 제1 내지 제3 방향(X, Y, Z)으로 병진 이동시킬 수 있다. 또한, 척 구동 장치(110)는 척(120)을 회전시킬 수도 있다. 여기서, 제1 및 제2 방향(X, Y)은 베이스 웨이퍼(W)의 상면과 평행하고 서로 실질적으로 수직한 두 방향이고, 제3 방향은 베이스 웨이퍼(W)의 상면에 실질적으로 수직한 방향을 지칭한다. 특별한 언급이 없는 한, 방향에 대한 정의는 이하 모든 도면에 대해서 동일하다. 예컨대, 검사 시스템(10) 중 일부만 도시된 경우에도, 베이스 웨이퍼의 상면을 기준으로 한 제1 내지 제3 방향(X, Y, Z 방향)의 정의는 동일하다. 이에 따라, 척(120)에 고정된 베이스 웨이퍼(W)는, 수평 방향(X, Y) 또는 수직 방향(Z)으로 직선 이동하거나 회전할 수 있다.
일부 실시예들에 따르면, 척 구동 장치(110)는 베이스 웨이퍼(W)에 형성된 반도체 소자의 전극 단자들 또는 프로브 카드(200)를 테스트 하기 위한 도전성 패턴들의 배열 방향이 프로브(234)의 배열 방향과 정렬되도록 척(120)을 회전시킬 수 있다. 일부 실시예들에 따르면, 척 구동 장치(110)는, 베이스 웨이퍼(W)에 형성된 반도체 소자의 전극 단자들 또는 프로브 카드(200)를 테스트 하기 위한 도전성 패턴이 프로브들(234)과 수직으로 정렬되도록 척(120)을 제1 및 제2 방향(X 방향, Y 방향)으로 이동시킬 수 있다. 일부 실시예들에 따르면, 척 구동 장치(110)가 베이스 웨이퍼(W)에 형성된 반도체 소자의 전극 단자들 또는 프로브 카드(200)를 테스트 하기 위한 도전성 패턴이 프로브(234)에 전기적, 또는 물리적으로 연결될 수 있도록 척(120)을 제3 방향(Z 방향)으로 이동시킬 수 있다.
베이스 웨이퍼(W)가 프로브 카드 검사용 웨이퍼인 경우, 척(120)의 구동에 의해 프로브들(234)과 프로브 카드 검사용 웨이퍼에 형성된 도전성 패턴들이 상대 운동하여 정렬되고 접촉될 수 있다. 이때 프로브들(234)은 콘택 검사 패턴(CIP, 도 5 참조), 제1, 제2 수평 위치 검사 패턴들(HPIP1, HPIP2, 도 5 참조), 제1 내지 제3 패드 어레이들(PDAR1, PDAR2, PDAR3, 도 5 참조)들에 대해 순차로 정렬되고 콘택됨으로써, 서로 다른 프로브들(234)의 서로 다른 특성들이 검사될 수 있다.
일부 실시예들에 따르면, 프로브 카드(200)는 인쇄 회로 기판(210; Printed Circuit Board), 타일 고정 기판(220), 및 복수의 세라믹 타일(230)을 포함할 수 있다. 일부 실시예들에 따르면, 세라믹 타일(230)은 제3 방향(Z 방향)으로 복수 개의 돌출된 프로브들(234)을 포함할 수 있다. 일부 실시예들에 따르면 하나의 세라믹 타일(230)은 각각 하나의 칩(CHP, 도 4 참조)에 대응될 수 있다. 하지만 이에 제한되는 것은 아니고, 복수 개의 세라믹 타일(230)이 하나의 칩(CHP, 도 4 참조)에 대응되거나, 하나의 세라믹 타일(230)이 복수 개의 칩(CHP, 도 4 참조)이 대응되는 것도 가능하다.
일부 실시예들에 따르면, 테스트 장치(300)는 테스터 본체(310), 테스터 헤드(320), 및 베이스(330)를 포함할 수 있다. 베이스(330)는 프로브 카드(200)와 연결될 수 있다. 일부 실시예들에 따르면, 베이스(330)는 프로브 카드(200)의 인쇄 회로 기판(210)과 연결될 수 있다.
일부 실시예들에 따르면, 테스터 헤드(320)는 베이스(330)를 통해 프로브 카드(200)와 전기적으로 연결될 수 있다. 또한, 테스터 헤드(320)는 테스터 본체(310)에 전기적으로 연결되어, 테스터 본체(310)에서 발생된 전기적 신호 프로브 카드(200)에 전달할 수 있다.
테스터 본체(310)는 반도체 소자의 검사를 위한 전기적 신호를 출력하고, 검사 결과의 전기적 신호를 독출할 수 있다. 일부 실시예들에 따르면, 테스터 본체(310)는 베이스 웨이퍼(W)에 형성된 반도체 소자의 정상 동작 여부를 판단할 수 있다. 일부 실시예들에 따르면, 테스터 본체(310)는 프로브 카드(200)의 정상 동작 여부를 판단할 수 있다.
일부 실시예들에 따르면, 테스터 본체(310)는 베이스 웨이퍼(W)에 형성된 반도체 소자의 전기적 특성 검사에 필요한 전기적 신호를 출력할 수 있다. 일부 실시예들에 따르면, 테스터 본체(310)에 의해 출력된 전기적 신호는 테스터 헤드(320) 및 프로브 카드(200)를 통해 베이스 웨이퍼(W) 상에 형성된 반도체 소자에 인가될 수 있다. 반도체 소자는 인가된 전기적 신호에 따른 동작을 수행하고, 검사 결과의 전기적 신호를 전극 단자를 통해 출력할 수 있다. 전극 단자에서 출력된 검사 결과의 전기적 신호는 프로브 카드(200) 및 테스터 헤드(320)를 통해 테스터 본체(310)는 테스터 헤드(320)에 전달될 수 있다. 이에 따라, 테스트 장치(300)는 베이스 웨이퍼(W)에 형성된 반도체 소자의 정상 동작 여부를 판단할 수 있다. .
일부 실시예들에 따르면, 테스터 본체(310)는 프로브 카드(200)의 전기적 특성 검사에 필요한 전기적 신호를 출력할 수 있다. 일부 실시예들에 따르면, 테스터 본체(310)에 의해 출력된 전기적 신호는 테스터 헤드(320) 및 프로브 카드(200)를 통해 베이스 웨이퍼(W) 상에 형성된 프로브 카드(200)의 검사를 위한 도전성 패턴에 인가될 수 있다. 프로브 카드(200)를 검사하기 위한 도전성 패턴의 인가된 전기적 신호는 소정의 전기적 경로를 경유하여 다시 프로브 카드(200)에 전달될 수 있다. 프로브 카드(200)에 전달된 전기적 신호는 테스터 헤드(320)를 거쳐 테스터 본체(310)에 전달될 수 있다. 테스터 본체(310)는 전달된 전기적 신호(또는, 전기적 신호의 전달되지 않음)를 이용하여 프로브 카드(200)의 정상 또는 불량 여부를 판단할 수 있다.
도 2 및 도 3은 도 1에 도시된 베이스 웨이퍼(W) 내의 구성을 도시한 평면도들이다.
보다 구체적으로 도 2에 도시된 웨이퍼(Wm)는 반도체 소자, 예컨대 메모리 칩이 형성된 웨이퍼이거나, 메모리 칩이 형성된 웨이퍼를 검사하기 위한 프로브 카드(200, 도 1 참조)를 검사하기 위한 프로브 카드 검사용 웨이퍼일 수 있다. 또한 도 3에 도시된 웨이퍼(Wl)는 반도체 소자, 예컨대 로직 칩이 형성된 웨이퍼이거나, 로직 칩이 형성된 웨이퍼를 검사하기 위한 프로브 카드(200, 도 1 참조)를 검사하기 위한 프로브 카드 검사용 웨이퍼 일 수 있다.
도 2를 참조하면, 베이스 웨이퍼(Wm)의 하나의 풀 샷에 다수의 메모리 칩들 또는 프로브 카드 검사용 칩이 포함될 수 있다. 예컨대, 하나의 풀 샷 내에 25개의 메모리 칩 또는 프로브 카드 검사용 칩이 포함될 수 있다. 일부 실시예들에 따르면, 하나의 메모리 칩의 웨이퍼(Wm) 전체를 패터닝하기 위하여 87개의 해당하는 샷 또는 스캐닝이 수행될 수 있다. 도 2에서, 풀 샷은 큰 네모로 도시되어 있고 메모리 칩은 작은 네모로 도시되어 있다.
이때, 웨이퍼(Wm) 외곽 부분은 풀 샷을 구성하지 못하여 웨이퍼(Wm) 외곽 부분에 노광 공정을 수행할 때, 마스크 패턴 중 일부분만 웨이퍼(Wm)에 전사될 수 있다. 웨이퍼(Wm) 외곽 부분은 풀 샷이 전사되지 않으나, 설정된 패턴의 부분적인 전사를 통해서 메모리 칩 또는 프로브 카드 검사용 칩에 요구되는 패턴이 전사될 수 있다. 따라서, 웨이퍼(Wm) 외곽 부분의 메모리 칩들 또는 프로브 카드 검사용 칩도 유효하게 동작할 수 있다.
도 3을 참조하면, 로직 칩의 웨이퍼(Wl)의 경우, 하나의 풀 샷에 하나의 로직 칩 또는 프로브 카드 검사용 칩이 대응할 수 있다. 일부 실시예들에 따르면, 로직 칩의 웨이퍼(Wl)의 경우, 57개의 풀 샷이 포함될 수 있다. 다만, 로직 칩의 웨이퍼(Wl)의 외곽 부분은 메모리 칩과 달리, 유효하게 동작 가능한 로직 칩을 구성할 수 없다.
도 4는 일부 실시예들에 따른 프로브 카드에 의해 검사되는 칩(CHP)을 도시한 평면도이다.
일부 실시예들에 따르면, 칩(CHP)은 웨이퍼 레벨의 칩(CHP)일 수 있다. 여기서 웨이퍼 레벨의 칩이라 함은 웨이퍼 형성된 개별 칩으로 분리되기 이전의 칩(CHP)을 지칭한다. 인접한 칩(CHP) 사이에 스크라이브 레인이 배치될 수 있다. 스크라이브 레인은 테스트가 완료된 칩(CHP)을 개별 칩으로 분리하기 위한 분리 선일 수 있다.
일부 실시예에 따르면, 칩(CHP)은 메모리 소자일 수 있다. 일부 실시예에 따르면, 칩(CHP)은 비 휘발성 메모리 소자(non-volatile memory device)일 수 있다. 일부 실시예에 따르면, 칩(CHP)은 비 휘발성 낸드 플래시 메모리(NAND-type Flash memory)일 수 있다. 일부 실시예에 따르면, 칩(CHP)은 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등을 포함할 수도 있다. 또한, 칩(CHP)은 DRAM, 및 SRAM 등과 같이, 전원이 차단되면 데이터가 손실되는 휘발성 메모리 소자(volatile memory device)일 수도 있다.
일부 실시예들에 따르면, 예컨대 칩(CHP)은 로직 칩이나 계측 소자, 통신 소자, 디지털 신호 프로세서(Digital Signal Processor: DSP) 또는 시스템-온-칩(System-On-Chip: SOC) 등일 수 있다.
도 4에서 칩(CHP)이 대략 정사각형의 프로파일을 갖는 것으로 도시되었으나 이에 제한되는 것은 아니다. 예컨대 칩은 드라이버 구동 IC 칩일 수 있고, 이 경우 칩의 일 대향 변들은 이에 수직한 다른 대향 변들 보다 더 길 수 있다.
칩(CHP) 상에 반도체 소자를 테스트하기 위한 복수 개의 패드들이 형성될 수 있다. 패드들은 예컨대, 그라운드 패드(G), 전원 패드(P), AC 패드(A), 데이터 패드(DQ), 및 DC 패드(DC)를 포함할 수 있다.
그라운드 패드(G)는 회로 동작을 위한 기준 전위를 제공하기 위한 패드일 수 있다. 전원 패드(P)는 회로 동작을 위한 전원을 공급하기 위한 패드일 수 있다. AC 패드(A)는 칩(CHP)에 AC의 전원을 공급하거나, 또는 전술한 AC 테스트를 수행하기 위한 신호를 수신하는 패드일 수 있다. DC 패드(DC)는 칩(CHP)의 특정 위치의 전위 레벨을 측정하기 위한 패드일 수 있다. 보다 구체적으로 DC 패드(DC)는 칩(CHP)에 구동 전압이 인가됐을 때 칩(CHP) 내의 설정된 위치에 설정된 전압이 인가되는지 검사하기 위한 패드일 수 있다. 데이터 패드(DQ)는 논리 신호, 또는 데이터의 입/출력을 위한 패드일 수 있다.
도 4를 참조하면 칩(CHP) 제1 방향(X 방향)을 따라서 정렬되어 배치된 복수 개의 패드들을 포함하는 것으로 도시되었으나, 이에 제한되는 것은 아니다. 예컨대 복수 개의 패드들은 복수의 행을 이루어 배치될 수 있다. 또는, 복수 개의 패드들은 행과 열을 이루어 매트릭스 형태로 배치되거나, 십자 형태로 배치되는 것도 가능하다. 또한 복수 개의 패드들이 칩과 칩 사이의 공간인 스크라이브 레인에 배치되는 것도 가능하다.
도 1 및 도 4를 참조하면 칩(CHP)의 종류에 따라 서로 다른 구성의 패드들이 제공될 수 있고, 이를 검사하기 위한 프로브 카드(200)는 칩(CHP)에 형성된 패드들에 대응되는 프로브들(234)을 가질 수 있다. 프로브 카드(200)는 복수 개의 칩(CHP)들을 동시에 검사하기 위해 복수 개의 칩(CHP)들 각각에 대응하는 프로브들(234)을 가질 수 있다. 보다 구체적으로, 테스터 헤드(320)는 복수 개의 신호 라인을 통해 테스트를 위한 전기적 신호를 프로브 카드(200)에 전달하는데, 검사 속도의 향상을 위해 복수 개의 신호 라인들은 프로브 카드(200) 내에서 각각 다시 다수개의 프로브들(234)로 분기될 수 있다.
도 5는 일부 실시예들에 따른 프로브 카드 검사용 웨이퍼의 일부를 도시한 평면도이다. 보다 구체적으로 도 5는 프로브 카드 검사용 웨이퍼에 포함된 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2) 및 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2) 사이에 배치된 스크라이브 레인(SL)을 도시한 평면도이다.
도 6은 도 5의 제1 내지 제3 패드 어레이들을 확대한 부분 평면도이다.
도 5 및 도 6을 참조하면, 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2)은 도 1에 도시된 프로브 카드(200)의 프로브(234)에 대응되는 패드들을 가질 수 있다. 이때 도 1에 도시된 프로브(234)는 칩(CHP, 도 4 참조)에 포함된 패드에 대응되는바, 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2)에 포함된 패드들은 칩(CHP, 도 4 참조)에 포함된 패드들과 대응할 수 있다.
일부 실시예들에 따르면, 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2)은 스크라이브 레인을 사이에 두고 수평으로 이격되어 배치될 수 있다. 일부 실시예들에 따르면, 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2)은 서로 실질적으로 동일할 수 있다. 일부 실시예들에 따르면, 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2)은 후술하는 병합된 프로브들을 공유할 수 있다. 일부 실시예들에 따르면, 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2)은 도 4의 칩에 대응되는 칩들일 수 있다.
일부 실시예들에 따르면, 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2)은 프로브 수직 레벨 검사 영역(PVLIR), 프로브 수평 위치 검사 영역(PHPIR) 및 프로브 콘택 검사 영역(PCIR)을 포함할 수 있다. 프로브 수직 레벨 검사 영역(PVLIR), 프로브 수평 위치 검사 영역(PHPIR) 및 프로브 콘택 검사 영역(PCIR)은 서로 제2 방향(Y 방향)으로 소정의 폭을 가지며 제1 방향(X 방향)으로 연장되는 영역들일 수 있다.
일부 실시예들에 따르면, 프로브(234, 도 1 참조) 중 적어도 일부의 수직 레벨, 즉 콘택 여부를 검사하기 위한 배선 패턴들 및 패드들이 프로브 수직 레벨 검사 영역(PVLIR) 상에 형성될 수 있다. 일부 실시예들에 따르면, 프로브(234, 도 1 참조) 중 다른 일부의 수직 레벨, 즉 콘택 여부를 검사하기 위한 배선 패턴들 및 패드들이 프로브 콘택 검사 영역(PCIR) 상에 형성될 수 있다. 일부 실시예들에 따르면, 프로브(234, 도 1 참조) 중 적어도 일부의 수평 위치, 즉 프로브(234, 도 1 참조)가 접촉될 구성요소(예컨대, 패드)와 수평적으로 정렬되었는지(또는 수직으로 중첩되는지) 여부를 검사하기 위한 배선 패턴들 및 패드들이 프로브 수평 위치 검사 영역(PHPIR) 상에 형성될 수 있다.
일부 실시예들에 따르면, 프로브 수직 레벨 검사 영역(PVLIR) 상에 제1 내지 제3 패드 어레이들(PDAR1, PDAR2, PDAR3)이 배치될 수 있다. 일부 실시예들에 따르면, 프로브 수평 위치 검사 영역(PHPIR) 상에 제1 및 제2 수평 위치 검사 패턴들(HPIP1, HPIP2)이 배치될 수 있다. 일부 실시예들에 따르면, 프로브 콘택 검사 영역(PCIR) 상에 콘택 검사 패턴(CIP)이 배치될 수 있다.
전술한 것과 같이 도 5의 방향에 대한 정의는 도 1 및 도 2의 방향에 대한 정의와 동일하다. 이는 단순히 베이스 웨이퍼(W)의 상면과 실질적으로 평행한 두 방향을 제1 및 제2 방향(X 방향, Y 방향)이라 정의하는 것 이상으로, 도 1 및 도 2의 제1 방향(X 방향으로서, 패드들이 배치되는 방향)과 도 5의 제1 방향(X 방향)이 실질적으로 일치하는 것을 의미한다. 따라서, 도 2의 칩(CHP)을 검사하기 위한 프로브들(234, 도1 참조)을 도 5의 제1 및 제2 프로브 카드 검사용 칩들(PICH1, PICH2)을 이용하여 검사하는 경우, 프로브들(234, 도1 참조)이 제1 내지 제3 패드 어레이들(PDAR1, PDAR2, PDAR3), 제1 및 제2 수평 위치 검사 패턴들(HPIP1, HPIP2) 및 콘택 검사 패턴(CIP) 중 어느 하나에 정렬될 수 있다.
일부 실시예들에 따르면, 콘택 검사 패턴(CIP)은 병합되지 않은 프로브 및/또는 병합된 프로브 중 스위치 소자(SW)와 연결된 프로브의 콘택을 검사하기 위한 패턴일 수 있다. 여기서 프로브의 병합, 또는 병합된 프로브에 대한 정의는 도 7 내지 도 9를 참조하여 후술하도록 한다.
콘택 검사 패턴(CIP)은 제1 방향(X 방향)으로 길게 연장될 수 있다. 일부 실시예들에 따르면, 콘택 검사 패턴(CIP)은 대략 직사각형 프로파일을 가질 수 있다. 일부 실시예들에 따르면, 콘택 검사 패턴(CIP)의 내부는 식각되지 않을 수 있다. 즉, 콘택 검사 패턴(CIP)의 프로파일의 내부는 도전성 물질로 채워질 수 있다.
일부 실시예들에 따르면, 콘택 검사 패턴(CIP)의 제1 방향(X 방향) 길이는 제2 방향(Y 방향) 길이보다 더 클 수 있다. 일부 실시예들에 따르면, 콘택 검사 패턴(CIP)의 제2 방향(Y 방향) 길이는, 프로브 수직 레벨 검사 영역(PVLIR)에 형성된 도전성 패턴들의 제2 방향(Y 방향) 및 프로브 수평 위치 검사 영역(PHPIR)에 형성된 도전성 패턴의 제2 방향(Y 방향) 길이보다 더 클 수 있다.
일부 실시예들에 따르면, 콘택 검사 도전층(CIP)은 도전성 물질을 포함할 수 있다. 일부 실시예들에 따르면, 콘택 검사 도전층(CIP)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn), 탄소(C), 그래핀(graphene)으로 구성된 그룹으로부터 선택된 적어도 하나 또는 그 합금 금속 등을 포함할 수 있다. 또한 후술하는 제1 내지 제3 커플링 와이어 패턴들(CWP1, CWP2, CWP3), 제1 내지 제3 DC 패드들(DC1, DC2, DC3), 제1 내지 제3 데이터 패드들(DQ1, DQ2, DQ3), VCC 프로브 검사 패드들(P'), VSS 프로브 검사 패드들(G'), AC 프로브 검사 패드들(A') 및 제1 및 제2 수평 위치 검사 패턴들(HPIP1, HPIP2) 또한 콘택 검사 패턴(CIP)에 대해 설명한 것과 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
일부 실시예들에 따르면, 제1 및 제2 수평 위치 검사 패턴들(HPIP1, HPIP2)은 프로브들(234)의 수평 위치를 검사하기 위한 패턴일 수 있다. 제1 수평 위치 검사 패턴(HPIP1)은 VSS 프로브 검사 패드들(G')에 접하는 프로브들(234)의 수평 위치를 검사하기 위한 패턴일 수 있다. 제2 수평 위치 검사 패턴(HPIP2)은 제1 내지 제3 DC 패드들(DC1, DC2, DC3), 제1 내지 제3 데이터 패드들(DQ1, DQ2, DQ3), VCC 프로브 검사 패드들(P'), AC 프로브 검사 패드들(A') 패드들에 접하는 프로브들(234)의 수평 위치를 검사하기 위한 패턴일 수 있다.
일부 실시예들에 따르면, 제1 및 제2 수평 위치 검사 패턴들(HPIP1, HPIP2)은 제1 방향(X 방향)을 따라 길게 연장될 수 있다. 제1 및 제2 수평 위치 검사 패턴들(HPIP1, HPIP2)은 대략 직사각형 프로파일일 수 있다. 프로브들(234)의 수평 위치를 검사하기 위한 패턴일 수 있다.
일부 실시예들에 따르면, 제1 수평 위치 검사 패턴(HPIP1)은 도 2의 칩(CHP)에 포함된 그라운드 패드(G)에 대응되는 위치의 도전성 물질을 식각한 형상을 포함할 수 있다.
일부 실시예들에 따르면, 제2 수평 위치 검사 패턴(HPIP2)은 도 2의 칩(CHP)에 포함된 AC 패드(A), 전원 패드(P), 데이터 패드(DQ), DC 패드(DC)에 대응되는 위치의 도전성 물질을 식각한 형상을 포함할 수 있다.
일부 실시예들에 따르면 제1 내지 제3 패드 어레이들(PDAR1, PDAR2, PAR3)은 후술하는 병합된 프로브(234, 도1 참조)의 수직 레벨, 즉 콘택을 검사하기 위한 패드들이 및 배선들을 포함할 수 있다.
일부 실시예들에 따르면 제1 패드 어레이(PDAR1)는 AC 프로브(ACP, 도 7 참조)의 콘택을 검사하기 위한 패드들 및 배선들을 포함할 수 있다. 일부 실시예들에 따르면, 제1 패드 어레이(PDAR1)는 AC 프로브 검사 패드들(A'), 제1 DC 패드(DC1), 제1 데이터 패드(DQ1), 및 제1 커플링 배선 패턴(CWP1)을 포함할 수 있다.
일부 실시예들에 따르면, AC 프로브 검사 패드들(A')은 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 AC 패드(A)에 대응될 수 있다. 일부 실시예들에 따르면, 제1 DC 패드(DC1)는 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 DC 패드(DC)의 적어도 일부에 대응할 수 있다. 일부 실시예들에 따르면, 제1 데이터 패드(DQ1)는 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 데이터 패드(DQ)의 적어도 일부에 대응할 수 있다.
일부 실시예들에 따르면, 제1 DC 패드(DC1) 및 제1 데이터 패드(DQ1)의 개수의 합은 AC 프로브 검사 패드들(A')의 개수와 같을 수 있다. 하지만 이에 제한되는 것은 아니고, 제1 DC 패드(DC1) 및 제1 데이터 패드(DQ1)의 개수의 합은 AC 프로브 검사 패드들(A')의 개수보다 많은 것도 가능하다.
일부 실시예들에 따르면, AC 프로브 검사 패드들(A')은 제1 커플링 배선 패턴(CWP1)에 의해 제1 DC 패드(DC1) 및 제1 데이터 패드(DQ1) 중 어느 하나와 연결될 수 있다. 일부 실시예들에 따르면, 하나의 AC 프로브 검사 패드들(A')에 하나의 제1 DC 패드(DC1) 또는 하나의 제1 데이터 패드(DQ1)가 연결될 수 있다. 각각의 AC 프로브 검사 패드들(A')은 제1 DC 패드(DC1) 및 제1 데이터 패드(DQ1)와 일대일 대응할 수 있으나 이에 제한되는 것은 아니다. 예컨대, 어느 AC 프로브 검사 패드(A')에 제1 DC 패드(DC1) 및 제1 데이터 패드(DQ1)가 각각 연결되거나, 하나의 AC 프로브 검사 패드들(A')에 복수 개의 제1 DC 패드(DC1)가 연결되거나, 하나의 AC 프로브 검사 패드들(A')에 복수 개의 제1 데이터 패드(DQ1)가 연결되는 것도 가능하다.
제1 커플링 배선 패턴(CWP1)은 제1 방향(X 방향)을 따라 연장될 수 있다. 제1 커플링 배선 패턴들(CWP1)은 AC 프로브 검사 패드들(A')을 하나의 제1 DC 패드(DC1) 또는 하나의 제1 데이터 패드(DQ1)와 커플링 시킬 수 있다.
일부 실시예들에 따르면 제2 패드 어레이(PDAR2)는 VCC 프로브(VCP, 도 8 참조)의 콘택을 검사하기 위한 패드들 및 배선들을 포함할 수 있다. 일부 실시예들에 따르면, 제2 패드 어레이(PDAR2)는 VCC 프로브 검사 패드들(P'), 제2 DC 패드(DC2), 제2 데이터 패드(DQ2), 및 제2 커플링 배선 패턴(CWP2)을 포함할 수 있다.
일부 실시예들에 따르면, VCC 프로브 검사 패드들(P')은 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 전원 패드(P)에 대응될 수 있다. 일부 실시예들에 따르면, 제2 DC 패드(DC2)는 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 DC 패드(DC)의 적어도 일부에 대응할 수 있다. 일부 실시예들에 따르면, 제2 데이터 패드(DQ2)는 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 데이터 패드(DQ)의 적어도 일부에 대응할 수 있다.
일부 실시예들에 따르면, 제2 DC 패드(DC2) 및 제2 데이터 패드(DQ2)의 개수의 합은 VCC 프로브 검사 패드들(P')의 개수와 같을 수 있다. 하지만 이에 제한되는 것은 아니고, 제2 DC 패드(DC2) 및 제2 데이터 패드(DQ2)의 개수의 합은 VCC 프로브 검사 패드들(P')의 개수보다 많은 것도 가능하다.
일부 실시예들에 따르면, VCC 프로브 검사 패드들(P')은 제1 커플링 배선 패턴(CWP1)에 의해 제2 DC 패드(DC2) 및 제2 데이터 패드(DQ2) 중 어느 하나와 연결될 수 있다. 일부 실시예들에 따르면, 하나의 VCC 프로브 검사 패드들(P')에 하나의 제2 DC 패드(DC2) 또는 하나의 제2 데이터 패드(DQ2)가 연결될 수 있다. 각각의 VCC 프로브 검사 패드들(P')은 제2 DC 패드(DC2) 및 제2 데이터 패드(DQ2)와 일대일 대응할 수 있으나 이에 제한되는 것은 아니다. 예컨대, 어느 AC 프로브 검사 패드(A')에 제2 DC 패드(DC2) 및 제2 데이터 패드(DQ2)가 각각 연결되거나, 하나의 VCC 프로브 검사 패드들(P')에 복수 개의 제2 DC 패드(DC2)가 연결되거나, 하나의 VCC 프로브 검사 패드들(P')에 복수 개의 제2 데이터 패드(DQ2)가 연결되는 것도 가능하다.
제2 커플링 배선 패턴들(CWP2)은 제1 방향(X 방향)을 따라 연장될 수 있다. 제2 커플링 배선 패턴들(CWP2)은 VCC 프로브 검사 패드들(P')을 하나의 제2 DC 패드(DC2) 또는 하나의 제2 데이터 패드(DQ2)와 커플링 시킬 수 있다.
일부 실시예들에 따르면 제3 패드 어레이(PDAR3)는 VSS 프로브(VSP, 도 9 참조)의 콘택을 검사하기 위한 패드들 및 배선들을 포함할 수 있다. 일부 실시예들에 따르면, 제3 패드 어레이(PDAR3)는 VSS 프로브 검사 패드들(G'), 제3 DC 패드(DC3), 제3 데이터 패드(DQ3), 및 제3 커플링 배선 패턴(CWP3)을 포함할 수 있다.
일부 실시예들에 따르면, VSS 프로브 검사 패드들(G')은 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 그라운드 패드(G)에 대응될 수 있다. 일부 실시예들에 따르면, 제3 DC 패드(DC3)는 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 DC 패드(DC)의 적어도 일부에 대응할 수 있다. 일부 실시예들에 따르면, 제3 데이터 패드(DQ3)는 프로브 카드(200)에 의해 검사되는 칩(CHP, 도 2 참조)의 데이터 패드(DQ)의 적어도 일부에 대응할 수 있다.
일부 실시예들에 따르면, 제3 DC 패드(DC3) 및 제3 데이터 패드(DQ3)의 개수의 합은 VSS 프로브 검사 패드들(G')의 개수와 같을 수 있다. 하지만 이에 제한되는 것은 아니고, 제3 DC 패드(DC3) 및 제3 데이터 패드(DQ3)의 개수의 합은 VSS 프로브 검사 패드들(G')의 개수보다 많은 것도 가능하다.
일부 실시예들에 따르면, VSS 프로브 검사 패드들(G')은 제1 커플링 배선 패턴(CWP1)에 의해 제3 DC 패드(DC3) 및 제3 데이터 패드(DQ3) 중 어느 하나와 연결될 수 있다. 일부 실시예들에 따르면, 하나의 VSS 프로브 검사 패드들(G')에 하나의 제3 DC 패드(DC3) 또는 하나의 제3 데이터 패드(DQ3)가 연결될 수 있다. 각각의 VSS 프로브 검사 패드들(G')은 제3 DC 패드(DC3) 및 제3 데이터 패드(DQ3)와 일대일 대응할 수 있으나 이에 제한되는 것은 아니다. 예컨대, 어느 AC 프로브 검사 패드(A')에 제3 DC 패드(DC3) 및 제3 데이터 패드(DQ3)가 각각 연결되거나, 하나의 VSS 프로브 검사 패드들(G')에 복수 개의 제3 DC 패드(DC3)가 연결되거나, 하나의 VSS 프로브 검사 패드들(G')에 복수 개의 제3 데이터 패드(DQ3)가 연결되는 것도 가능하다.
제3 커플링 배선 패턴들(CWP3)은 제1 방향(X 방향)을 따라 연장될 수 있다. 제3 커플링 배선 패턴들(CWP3)은 VSS 프로브 검사 패드들(G')을 하나의 제3 DC 패드(DC3) 또는 하나의 제3 데이터 패드(DQ3)와 커플링 시킬 수 있다.
도 7 내지 도 9는 각각 순서대로 도 5의 절단선 I-I', II-II', 및 III-III'을 따라 취한 단면도들이다.
일부 실시예들에 따르면 도 1에 도시된 프로브(234)는, I/O(Input/Output) 프로브(I/OP), VCC 프로브(VCP), VSS 프로브(VSP), DC 프로브(DCP) 및 AC 프로브(ACP)를 포함할 수 있다.
도 7을 참조하면, I/O 프로브(I/OP)는 프로브 카드(200)를 이용하여 칩(CHP, 도 4 참조)을 검사할 때, 데이터 패드(DQ, 도 4 참조)에 콘택되는 프로브일 수 있다. 일부 실시예들에 따르면, 하나의 I/O 라인(I/OL)에 하나의 I/O 프로브(I/OP)가 대응될 수 있다. 즉 하나의 I/O 라인(I/OL)에 하나의 I/O 프로브(I/OP)만 연결될 수 있다. 여기서 I/O 라인(I/OL)은 테스터 헤드(320)의 전기적 신호가 프로브 카드(200)에 전달되기 위한 전기적 경로일 수 있다. 이하에서는 I/O 라인(I/OL)과 I/O 프로브(I/OP)의 관계와 같이 테스터 헤드(320)의 전기적 경로에 하나의 프로브만 연결된 프로브를 병합되지 않은(unmerged) 프로브라고 지칭한다.
AC 프로브(ACP)는 프로브 카드(200)를 이용하여 칩(CHP, 도 4 참조)을 검사할 때, AC 패드(A, 도 4 참조)에 콘택되는 프로브일 수 있다. 일부 실시예들에 따르면, 하나의 AC 라인(ACL)에 복수 개의 AC 프로브들(ACP)이 대응될 수 있다. 즉 하나의 AC 라인(ACL)에 복수 개의 AC 프로브들(ACP)이 연결될 수 있다. 여기서 AC 라인(ACL)은 테스터 헤드(320)의 전기적 신호가 프로브 카드(200)에 전달되기 위한 전기적 경로일 수 있다.
일부 실시예들에 따르면, 인접한 복수의 칩들을 동시에 검사하기 위해, 하나의 AC 라인(ACL)이 복수 개의 AC 프로브들(ACP)로 분기될 수 있고, 인접한 칩들(CHP, 도 4 참조)의 서로 동일한 역할을 하는 AC 패드(A, 도 4 참조)들에 연결될 수 있다.
보다 구체적으로, 프로브 카드(200, 도 1 참조)가 프로브 카드 검사용 웨이퍼에 의해 검사될 때, 하나의 AC 라인(ACL)이 병합된 AC 프로브(ACP)에 의해 제1 프로브 카드 검사용 칩(PICH1)에 포함된 AC 프로브 검사 패드(A') 및 제2 프로브 카드 검사용 칩(PICH2)에 포함된 AC 프로브 검사 패드(A')에 연결될 수 있다. 도 5, 도 7, 도 8, 및 도 9에서는 설명의 편의상 두 개의 프로브 카드 검사용 칩이 도시되었으나, 3개 이상의 칩 또는 프로브 카드 검사용 칩에 대응되는 프로브들이 서로 병합되는 것도 가능하다.
이하에서는 AC 라인(VCL)과 AC 프로브(ACP)의 관계와 같이, 테스터 헤드(320, 도1 참조)와 프로브 카드(200, 도1 참조)를 연결하는 전기적 경로에 서로 다른 칩에 대응되는 복수 개의 프로브가 연결된 구조를 병합된(merged) 프로브라고 지칭한다. 마찬가지로, 복수 개의 프로브가 하나의 신호라인에 연결된 경우, 상기 프로브들의 관계를 서로 병합되어 있다고 지칭한다.
AC 프로브(ACP)는 스위치 소자(SW)와 연결되지 않을 수 있다. 일부 실시예들에 따르면, AC 프로브(ACP)는 저항(R)을 포함할 수 있으나 이에 제한되지 않는다.
DC 프로브(DCP)는 프로브 카드(200)를 이용하여 칩(CHP, 도 4 참조)을 검사할 때, DC 패드(DC, 도 4 참조)에 콘택되는 프로브일 수 있다. 일부 실시예들에 따르면, 하나의 DC 라인(DCL)에 복수 개의 DC 프로브들(DCP)이 대응될 수 있다. 즉 하나의 DC 라인(DCL)에 복수 개의 DC 프로브들(DCP)이 연결될 수 있다. 여기서 DC 라인(DCL)은 테스터 헤드(320)의 전기적 신호가 프로브 카드(200)에 전달되기 위한 전기적 경로일 수 있다. 일부 실시예들에 따르면 DC 프로브(DCP)는 병합된 프로브일 수 있다.
일부 실시예들에 따르면, DC 프로브(DCP)는 릴레이, 트랜지스터 등 스위치 소자(SW)와 연결될 수 있다. 스위치 소자(SW)에 의해 서로 병합된 DC 프로브(DCP) 중 일부에만 전기적 신호를 전달할 수 있다. 일부 실시예들에 따르면, 프로브 카드 검사용 칩들을 복수 개의 그룹으로 분류한 후, 이에 대응하는 프로브 카드의 프로브들을 순차적으로 검사할 수 있다. 일부 실시예들에 따르면 복수 개의 그룹의 수는 병합된 프로브의 수와 동일할 수 있다.
도 8을 참조하면, VCC 프로브(VCP)는 프로브 카드(200)를 이용하여 칩(CHP, 도 4 참조)을 검사할 때, 전원 패드(P, 도 4 참조)에 콘택되는 프로브일 수 있다. 일부 실시예들에 따르면, 하나의 VCC 라인(VCL)에 복수 개의 VCC 프로브들(VCP)이 대응될 수 있다. 일부 실시예들에 따르면, 하나의 VCC 라인(VCL)에 복수 개의 VCC 프로브들(VCP)이 연결될 수 있다. 여기서 VCC 라인(VCL)은 테스터 헤드(320)의 전기적 신호가 프로브 카드(200)에 전달되기 위한 전기적 경로일 수 있다. 일부 실시예들에 따르면, 복수 개의 VCC 프로브들(VCP)은 병합된 프로브일 수 있다. 일부 실시예들에 따르면, 복수 개의 VCC 프로브들(VCP)은 각각 릴레이, 트랜지스터 등의 스위치 소자(SW)에 연결될 수 있다.
도 9를 참조하면, VSS 프로브(VSP)는 프로브 카드(200)를 이용하여 칩(CHP, 도 4 참조)을 검사할 때, 그라운드 패드(G, 도 4 참조)에 콘택되는 프로브일 수 있다. 일부 실시예들에 따르면, 하나의 VSS 라인(VSL)에 복수 개의 VSS 프로브들(VSP)이 대응될 수 있다. 즉 하나의 VSS 라인(VSL)에 복수 개의 VSS 프로브들(VSP)이 연결될 수 있다. 여기서 VSS 라인(VSL)은 테스터 헤드(320)의 전기적 신호가 프로브 카드(200)에 전달되기 위한 전기적 경로일 수 있다. 일부 실시예들에 따르면 VSS 프로브(VSP)는 병합된 프로브일 수 있다. 일부 실시예들에 따르면, VSS 프로브(VSP)는 스위치 소자(SW)에 연결되지 않을 수 있다. 경우에 따라 모든 VSS 프로브(VSP)가 하나의 VSS 라인(VSL)에 병합될 수 있으나, 이에 제한되는 것은 아니다.
이상에서 도 7 내지 도 9를 참조하여 설명한 것을 정리하면, DC 프로브(DCP) 및 VCC 프로브(VCP) 각각 병합된 프로브들이며, 스위치 소자(SW)에 연결될 수 있다. AC 프로브(ACP) 및 VSS 프로브(VSP)는 각각 병합된 프로브들이며, 스위치 소자(SW)에 연결되지 않을 수 있다. I/O 프로브(I/OP)는 병합되지 않은 프로브일 수 있다.
다시, 도 6 및 도 7을 참조하면, 프로브들(234, 도 1 참조)이 제1 패드 어레이(PDAR1)에 대해 정렬되는 경우 AC 프로브들(ACP)은 AC 프로브 검사 패드들(A')에 접할 수 있다. 일부 실시예들에 따르면, 프로브들(234, 도 1 참조)이 제1 패드 어레이(PDAR1)에 대해 정렬되는 경우 DC 프로브들(DCP) 중 일부는 제1 DC 패드(DC1)에 접할 수 있고, I/O 프로브들(I/OP) 중 일부는 제1 데이터 패드(DQ1)에 접할 수 있다.
이에 따라, AC 라인(ACL), AC 프로브(ACP), AC 프로브 검사 패드(A'), 제1 커플링 배선 패턴(CWP1), 제1 데이터 패드(DQ1), I/O 프로브(I/OP) 및 I/O 라인(I/OL)으로 구성된 AC 프로브 검사용 루프가 형성될 수 있다. 또한, AC 라인(ACL), AC 프로브(ACP), AC 프로브 검사 패드(A'), 제1 커플링 배선 패턴(CWP1), 제1 DC 패드(DC1), DC 프로브(DCP) 및 DC 라인(DCL)으로 구성된 AC 프로브 검사용 루프가 형성될 수 있다.
일부 실시예들에 따르면, AC 프로브(ACP)를 이용하여 AC 프로브 검사 패드(A'), 제1 커플링 배선 패턴(CWP1), 제1 데이터 패드(DQ1)에 전압 또는 전류 형태의 전기적 신호를 인가하고, I/O 프로브(I/OP) 또는 DC 프로브(DCP)를 이용하여 상기 전기적 신호를 독출할 수 있다.
이하에서는 설명의 편의상, 전기적 신호를 인가하여 검사 대상이 되는 프로브를 피검 프로브라 지칭하고, 테스터 헤드(320)에게 신호 독출을 위한 전기적 경로를 제공하는 프로브를 독출 프로브라 지칭하도록 한다. 또한, 피검 프로브와 접하게 되는 패드를 피검 패드로 지칭하고, 독출 프로브와 접하는 패드를 독출 패드라 지칭하도록 한다.
도 6 및 도 8를 참조하면, 프로브들(234, 도 1 참조)이 제2 패드 어레이(PDAR2)에 대해 정렬되는 경우 VCC 프로브들(VCP)은 VCC 프로브 검사 패드들(P')에 접할 수 있다. 일부 실시예들에 따르면, 프로브들(234, 도 1 참조)이 제2 패드 어레이(PDAR2)에 대해 정렬되는 경우 DC 프로브들(DCP) 중 일부는 제2 DC 패드(DC2)에 접할 수 있고, I/O 프로브들(I/OP) 중 일부는 제2 데이터 패드(DQ2)에 접할 수 있다.
이에 따라, VCC 라인(VCL), VCC 프로브(VCP), VCC 프로브 검사 패드(P'), 제2 커플링 배선 패턴(CWP2), 제2 데이터 패드(DQ2), I/O 프로브(I/OP) 및 I/O 라인(I/OL)으로 구성된 VCC 프로브 검사용 루프가 형성될 수 있다. 또한, VCC 라인(VCL), VCC 프로브(VCP), VCC 프로브 검사 패드(P'), 제2 커플링 배선 패턴(CWP2), 제2 DC 패드(DC2), DC 프로브(DCP) 및 DC 라인(DCL)으로 구성된 VCC 프로브 검사용 루프가 형성될 수 있다. 이 경우, VCC 프로브(VCP)가 피검 프로브이며, I/O 프로브(I/OP) 및 DC 프로브(DCP)가 독출 프로브일 수 있다.
도 9를 참조하면, 프로브들(234, 도 1 참조)이 제3 패드 어레이(PDAR3)에 대해 정렬되는 경우 VSS 프로브들(VSP)은 VSS 프로브 검사 패드들(G')에 접할 수 있다. 일부 실시예들에 따르면, 프로브들(234, 도 1 참조)이 제3 패드 어레이(PDAR3)에 대해 정렬되는 경우 DC 프로브들(DCP) 중 일부는 제3 DC 패드(DC3)에 접할 수 있고, I/O 프로브들(I/OP) 중 일부는 제3 데이터 패드(DQ3)에 접할 수 있다.
이에 따라, VSS 라인(VSL), VSS 프로브(VSP), VSS 프로브 검사 패드(G'), 제3 커플링 배선 패턴(CWP3), 제3 데이터 패드(DQ3), I/O 프로브(I/OP) 및 I/O 라인(I/OL)으로 구성된 VSS 프로브 검사용 루프가 형성될 수 있다. 또한, VSS 라인(VCL), VSS 프로브(VSP), VSS 프로브 검사 패드(G'), 제3 커플링 배선 패턴(CWP3), 제3 DC 패드(DC3), DC 프로브(DCP) 및 DC 라인(DCL)으로 구성된 VSS 프로브 검사용 루프가 형성될 수 있다. 이 경우, VSS 프로브(VSP)가 피검 프로브이며, I/O 프로브(I/OP) 및 DC 프로브(DCP)가 독출 프로브일 수 있다.
반도체 소자의 검사 속도를 향상 시키기 위해 테스터 헤드와 프로브 카드 사이의 전원/신호/그라운드 등의 라인은 프로브 카드의 복수 개의 병합된 프로브들과 연결된다. 종래에는 패터닝 되지 않은 금속 패턴을 이용하여 프로브들이 콘택을 검사하였으므로, 병합된 프로브들 중 어느 프로브에 전기적 결함이 발생했는지 알 수 없는 문제점이 있다. 이에 따라 종래에는 병합된 프로브들 콘택 여부에 대한 검사가 육안에 의한 검사에 의해 수행되어서 검사의 속도 및 신뢰도가 저하되는 문제점이 있었다. 일부 실시예들에 따르면, 병합된 프로브들을 병합되지 않은 프로브들, 또는 병합되었으나 스위치에 연결된 프로브들과 결합시켜 프로브 카드를 검사할 수 있다. 이에 따라 프로브 카드 검사 속도 및 신뢰성이 제고될 수 있다.
도 10은 일부 실시예들에 따른 프로브 카드 검사용 웨이퍼에 포함되는 프로브 카드 검사용 칩(PICHa)을 도시한 평면도이다. 설명의 편의상 하나의 프로브 카드 검사용 칩(PICHa)만 도 6에 도시되었으며, 도 5 내지 도 9를 참조하여 설명한 것과 중복되는 것은 생략하고 차이점을 위주로 설명하도록 한다.
도 10을 참조하면, 카드 검사용 칩(PICHa)은 복수 개의 프로브 수직 레벨 검사 영역(PVLIR), 복수 개의 프로브 수평 위치 검사 영역(PHPIR) 및 프로브 콘택 검사 영역(PCIR)을 포함할 수 있다.
도 5에 도시된 것과 달리, 칩(CHP)의 여분의 공간에 데미지에 상대적으로 취약한 프로브 수직 레벨 검사 영역(PVLIR), 프로브 수평 위치 검사 영역(PHPIR)을 복수 개 형성함으로써, 프로브 카드 검사용 웨이퍼를 생산하기 위한 비용을 감소시킬 수 있다.
도 11은 일부 실시예들에 따른 프로브 카드 검사용 웨이퍼에 포함되는 프로브 카드 검사용 칩(PICHb)을 도시한 평면도이다. 설명의 편의상 도 5 내지 도 9를 참조하여 설명한 것과 중복되는 것은 생략하고 차이점을 위주로 설명하도록 한다.
도 11을 참조하면, 프로브 카드 검사용 칩(PICHa)은 프로브 수직 레벨 검사 영역(PVLIR), 프로브 수평 위치 검사 영역(PHPIR) 및 프로브 콘택 검사 영역(PCIR)을 포함할 수 있다.
일부 실시예들에 따르면, 프로브 수직 레벨 검사 영역(PVLIR) 상에 제1 및 제2 패드 어레이들(PDAR1', PDAR2')가 배치될 수 있다. 제1 패드 어레이(PDAR1')는 AC 프로브 검사 패드들(A'), 제1 DC 패드(DC1), 제1 데이터 패드(DQ1) 및 제1 커플링 와이어 패턴들(CWP1)을 포함할 수 있다. 제2 패드 어레이(PDAR2')는 VSS 프로브 검사 패드들(G'), 제2 DC 패드(DC2), 제2 데이터 패드(DQ2) 및 제2 커플링 와이어 패턴들(CWP2)을 포함할 수 있다. 전술한 것과 같이 VCC 프로브는 스위치 소자(SW)에 연결되어 콘택 검사 패턴(CIP)에 의해 검사될 수 있는바, VCC 프로브를 검사 하기 위한 패드 어레이는 생략될 수 있다.
이에 따라, 프로브 카드 검사용 칩(PICHa) 중 프로브 수직 레벨 검사 영역(PVLIR)이 차지하는 면적이 감소하여, 프로브 수평 위치 검사 영역(PHPIR) 및 프로브 콘택 검사 영역(PCIR)이 더 많이 반복될 수 있다. 이에 따라 프로브 카드 제조 비용이 감소될 수 있다.
도 12는 일부 실시예들에 따른 프로브 카드 검사용 웨이퍼에 포함되는 프로브 카드 검사용 칩(PICHc)을 도시한 평면도이다. 설명의 편의상 도 5 내지 도 9 및 도 11을 참조하여 설명한 것과 중복되는 것은 생략하고 차이점을 위주로 설명하도록 한다.
도 12를 참조하면, 프로브 카드 검사용 칩(PICHc)은 프로브 수직 레벨 검사 영역(PVLIR), 프로브 수평 위치 검사 영역(PHPIR) 및 프로브 콘택 검사 영역(PCIR)을 포함할 수 있다.
일부 실시예들에 따르면, 프로브 수직 레벨 검사 영역(PVLIR) 상에 제1 및 제2 패드 어레이들(PDAR1", PDAR2")가 배치될 수 있다.
제1 패드 어레이(PDAR1")는 AC 프로브 검사 패드들(A'), 제1 DC 패드(DC1), 제1 VSS 패드(P1) 및 제1 커플링 와이어 패턴들(CWP1)을 포함할 수 있다. 제1 패드 어레이(PDAR1")에 대해서는 AC 프로브들이 피검 프로브이고, VCC 프로브 중 일부 및 DC 프로브 중 일부가 독출 프로브일 수 있다. 일부 실시예들에 따르면, AC 프로브 검사 패드들(A')은 피검 패드이고, 제1 DC 패드(DC1) 및 제1 VSS 패드(P1)는 독출 패드일 수 있다.
제2 패드 어레이(PDAR2')는 VSS 프로브 검사 패드들(G'), 제2 DC 패드(DC2), 제2 데이터 패드(DQ2), 제2 커플링 와이어 패턴들(CWP2)을 포함할 수 있다. 제2 패드 어레이(PDAR2")에 대해서는 VSS 프로브들이 피검 프로브이고, VCC 프로브 중 일부, DC 프로브 중 일부, 및 I/O 프로브 중 일부가 독출 프로브일 수 있다. 일부 실시예들에 따르면, VSS 프로브 검사 패드들(G')은 피검 패드이고, 제2 DC 패드들(DC2), 제2 데이터 패드들(DQ2), 및 제2 VCC 패드들(P2)은 독출 패드일 수 있다.
전술한 것과 같이 VCC 프로브는 스위치 소자(SW)에 연결되어 콘택 검사 패턴(CIP)에 의해 검사될 수 있는바, VCC 프로브를 검사 하기 위한 패드 어레이는 생략될 수 있다. 나아가 DC 프로브 및 I/O 프로브 뿐만 아니라, VCC 프로브를 이용하여 ACC 프로브 또는 VSS 프로브에 의해 인가된 신호를 독출할 수 있다.
이에 따라, 프로브 카드 검사용 칩(PICHc)에 포함된 패턴 어레이들의 디자인에 대한 설계의 자유도가 제고될 수 있다.
도 13 내지 도 15는 일부 실시예들에 따른 프로브 카드 검사 방법을 설명하기 위한 순서도들이다.
도 5 내지 도 9 및 도 13을 참조하면, P110에서 DC 프로브(DCP) 및 I/O 프로브(I/OP)의 콘택을 검사할 수 있다. DC 프로브(DCP) 및 I/O 프로브(I/OP)의 검사는 전술한 것처럼, 콘택 검사 패턴(CIP)을 이용하여 수행될 수 있다.
일부 실시예들에 따르면, 콘택 검사 패턴(CIP)은 병합되지 않은 프로브 및/또는 병합된 프로브 중 스위치에 연결된 프로브의 콘택을 검사하기 위한 패턴일 수 있다. 보다 구체적으로, 콘택 검사 패턴(CIP)에 프로브들을 접촉시킨 후, VCC 프로브(VCP, 도 8 참조) 등에 의해 콘택 검사 패턴(CIP)에 전기적 신호를 인가하고 병합되지 않은 프로브로 상기 전기신호를 독출함으로써, 병합되지 않은 프로브의 콘택을 검사할 수 있다. 또한, 마찬가지로 콘택 검사 패턴(CIP)에 전기적 신호를 인가하고 병합되고 스위치에 연결된 프로브들 중 어느 하나의 프로브의 스위치를 닫은 상태에서, 스위치를 닫은 프로브로 상기 전기신호를 독출하는 것을 순차로 반복함으로써, 병합되고 스위치에 연결된 프로브의 콘택을 검사할 수 있다. 일부 실시예들에 따르면, 콘택 검사 패턴(CIP)을 이용하여, I/O 프로브(I/OP)의 콘택만을 검사할 수 있다. 일부 실시예들에 따르면, 콘택 검사 패턴(CIP)을 이용하여, I/O 프로브(I/OP) 및 DC 프로브(DCP)의 콘택을 검사할 수 있다. 일부 실시예들에 따르면, 콘택 검사 패턴(CIP)을 이용하여, I/O 프로브(I/OP) 및 VCC 프로브(VCP)의 콘택을 검사할 수 있다. 일부 실시예들에 따르면, 콘택 검사 패턴(CIP)을 이용하여, I/O 프로브(I/OP), DC 프로브(DCP) 및 VCC 프로브(VCP)의 콘택을 검사할 수 있다.
이어서, P120에서, AC 프로브(ACP), VCC 프로브(VCP) 및 VSS 프로브(VSP)의 콘택을 검사할 수 있다. 일부 실시예들에 따르면, AC 프로브(ACP), VCC 프로브(VCP) 및 VSS 프로브(VSP)는 임의의 순서로 검사될 수 있다. AC 프로브(ACP), VCC 프로브(VCP) 및 VSS 프로브(VSP)의 검사는 도 5 내지 도 9를 참조하여 설명한 것과 마찬가지로 수행될 수 있다.
도 5 내지 도 9를 참조하면, 제1 및 제2 수평 위치 검사 패턴들(HPIP1, HPIP2)에 의해 프로브들의 수평 위치가 더 검사될 수 있다. 일부 실시예들에 따르면, 제1 수평 위치 검사 패턴(HPIP1)은 VSS 프로브들(VSP)의 수평 위치를 검사하기 위한 패턴일 수 있다. 일부 실시예들에 따르면, 제2 수평 위치 검사 패턴(HPIP2)은 VSS 프로브(VSP)를 제외한 프로브들의 수평 위치를 검사하기 위한 패턴일 수 있다. 일부 실시예들에 따르면, 제2 수평 위치 검사 패턴(HPIP2)은 I/O 프로브(I/OP), VCC 프로브(VCP), VSS 프로브(VSP), DC 프로브(DCP) 및 AC 프로브(ACP)의 수평 위치를 검사하기 위한 패턴일 수 있다.
전술한 것과 같이, 제1 수평 위치 검사 패턴(HPIP1)은 도 2의 칩(CHP)에 포함된 그라운드 패드(G)에 대응되는 위치의 도전성 물질을 식각한 형상을 포함할 수 있다. 따라서, 프로브들이 제1 수평 위치 검사 패턴(HPIP1)에 접촉하도록 정렬될 때, VSS 프로브들(VSP)이 제1 수평 위치 검사 패턴(HPIP1)에 접촉하지 않을 수 있다. 제1 수평 위치 검사 패턴(HPIP1)에 접한 프로브(예컨대, VCC 프로브)를 통해 제1 수평 위치 검사 패턴(HPIP1)에 전기적 신호를 인가한 후, VSS 프로브들(VSP) 중 어느 하나에 상기 전기적 신호가 독출되는 경우, VSS 프로브들(VSP)의 수평 위치가 잘못 정렬된 것으로 결정할 수 있다.
전술한 것과 같이, 제2 수평 위치 검사 패턴(HPIP2)은 도 2의 칩(CHP)에 포함된 전원 패드(P), AC 패드(A), 데이터 패드(DQ), 및 DC 패드(DC)에 대응되는 위치의 도전성 물질을 제거한 패턴을 포함할 수 있다. 따라서, 프로브들이 제2 수평 위치 검사 패턴(HPIP2)에 접촉하도록 정렬될 때, I/O 프로브(I/OP), VCC 프로브(VCP), VSS 프로브(VSP), DC 프로브(DCP) 및 AC 프로브(ACP)가 제1 수평 위치 검사 패턴(HPIP1)에 접촉하지 않을 수 있다. 제2 수평 위치 검사 패턴(HPIP2)에 접한 프로브(예컨대, VSS 프로브)를 통해 제2 수평 위치 검사 패턴(HPIP2)에 전기적 신호를 인가한 후, I/O 프로브(I/OP), VCC 프로브(VCP), VSS 프로브(VSP), DC 프로브(DCP) 및 AC 프로브(ACP) 중 어느 하나에 상기 전기적 신호가 독출되는 경우, 해당 프로브의 수평 위치가 잘못 정렬된 것으로 결정할 수 있다.
도 13을 참조하면, 제1 프로브 카드 검사용 칩들(PICH1)에 포함된 제1 DC 패드(D1)와 접하는 DC 프로브(DCP)와 연결된 스위치 소자(SW)를 온하고, DC 프로브(DCP)와 병합되되, 제2 프로브 카드 검사용 칩들(PICH2)에 포함된 제1 DC 패드(D1)와 접하는 DC 프로브(DCP)와 연결된 스위치 소자(SW)를 오프한 채, 제1 프로브 카드 검사용 칩들(PICH1)에 포함된 AC 프로브 검사 패드들(A')과 접하는 AC 프로브(ACP)를 검사할 수 있다. 제1 프로브 카드 검사용 칩들(PICH1)을 이용한 검사가 끝난 후, 제1 프로브 카드 검사용 칩들(PICH1)에 포함된 제1 DC 패드(D1)와 접하는 DC 프로브(DCP)와 연결된 스위치 소자(SW)를 오프하고, DC 프로브(DCP)와 병합되되, 제2 프로브 카드 검사용 칩들(PICH2)에 포함된 제1 DC 패드(D1)와 접하는 DC 프로브(DCP)와 연결된 스위치 소자(SW)를 온한 채 제2 프로브 카드 검사용 칩들(PICH2)에 포함된 AC 프로브 검사 패드들(A')과 접하는 AC 프로브(ACP)를 검사할 수 있다. 일부 실시예들에 따르면, 서로 병합된 복수 개의 프로브들에 대응되는 복수 개의 칩들은 서로 순차적으로 검사될 수 있다.
VCC 프로브(VCP) 및 VSS 프로브(VSP)들을 검사하는 경우에도 AC 프로브(ACP)에 대해 설명한 것과 실질적으로 동일하게, 서로 병합된 프로브들을 순차적으로 검사할 수 있다.
도 14을 참조하면, 도 13을 참조하여 설명한 것과 달리, P110에서 DC 프로브(DCP) 및 I/O 프로브(I/OP)의 콘택을 검사한 후 불량인 DC 프로브(DCP) 및 I/O 프로브(I/OP)를 수리할 수 있다. 전술했듯 AC 프로브들(ACP), VSS 프로브들(VSP) 및 VCC 프로브들(VCP)이 검사될 때 DC 프로브(DCP) 및 I/O 프로브(I/OP)들이 독출에 사용되므로, DC 프로브(DCP) 및 I/O 프로브(I/OP)에 불량이 발생한 경우, AC 프로브들(ACP), VSS 프로브들(VSP) 및 VCC 프로브들(VCP)의 콘택 불량의 검사가 불가능할 수 있다. 따라서, P110에서 DC 프로브(DCP) 및 I/O 프로브(I/OP)의 검사결과 불량이 발생한 것으로 판명된 경우 P115에서 DC 프로브(DCP) 및 I/O 프로브(I/OP)를 수리하여 P120을 수행할 수 있다. 반면 P110에서 DC 프로브(DCP) 및 I/O 프로브(I/OP)의 검사결과 불량이 없는 것으로 판명된 경우, P115는 생략될 수 있다.
도 15를 참조하면, P210에서 도 13의 P110과 실질적으로 동일한 방식으로 DC 프로브들(DCP), I/O 프로브들(I/OP) 및 VCC 프로브들(VCP)의 콘택을 검사할 수 있다. 이어서 P220에서, 도 13의 P110과 유사한 방식으로, DC 프로브들(DCP), I/O 프로브(I/OP) 및 VCC 프로브들(VCP)을 독출 프로브로 하여, AC 프로브들(ACP), VSS 프로브들(VSP)의 콘택을 검사할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 베이스 웨이퍼;
    상기 베이스 웨이퍼 상에 서로 이격되어 배치된 제1 및 제2 프로브 카드 검사용 칩들;을 포함하되,
    상기 베이스 웨이퍼의 상기 제1 및 제2 프로브 카드 검사용 칩들은 각각 프로브 수직 레벨 검사 영역, 프로브 수평 위치 검사 영역 및 콘택 검사 영역들로 구획되고,
    상기 제1 및 제2 프로브 카드 검사용 칩들은
    상기 프로브 수직 레벨 검사 영역 상에 배치되고, 제1 방향을 따라 배치되는 복수의 제1 패드들을 포함하며, 피검 프로브 카드의 제1 및 제2 AC 프로브들의 수직 레벨을 검사하기 위한 제1 패드 어레이;
    상기 프로브 수직 레벨 검사 영역 상에 배치되고, 상기 제1 방향을 따라 배치되며 상기 제1 복수의 패드들과 이격되되 상기 제1 복수의 패드들과 평행한 상기 복수의 제2 패드들을 포함하며, 상기 피검 프로브 카드의 제1 및 제2 VSS 프로브들의 수직 레벨을 검사하기 위한 제2 패드 어레이을 포함하는 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  2. 제1항에 있어서,
    상기 제1 및 제 2 프로브 카드 검사용 칩들은 서로 동일한 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  3. 제1항에 있어서,
    상기 제1 및 제2 AC 프로브들 및 상기 제1 및 제2 VSS 프로브들은 스위치 소자를 포함하지 않는 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  4. 제1항에 있어서,
    상기 제1 패드 어레이들은, AC 프로브 검사 패드들, 제1 독출 패드들 및 상기 AC 프로브 검사 패드들과 상기 제1 독출 패드들을 연결하는 제1 커플링 배선 패턴들을 포함하고,
    상기 제2 패드 어레이들은, VSS 프로브 검사 패드들, 제2 독출 패드들 및 상기 VSS 프로브 검사 패드들과 상기 제2 독출 패드들을 연결하는 제2 커플링 배선 패턴들을 포함하는 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  5. 제4항에 있어서,
    상기 제1 및 제2 커플링 배선 패턴들은 각각 순서대로 상기 제1 및 제2 독출 패드들 중 어느 하나에만 연결되는 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  6. 제4항에 있어서,
    각각의 상기 제1 커플링 배선 패턴들은 AC 프로브 검사 패드들 중 어느 하나에만 연결되고,
    각각의 상기 제2 커플링 배선 패턴들은 VSS 프로브 검사 패드들 중 어느 하나에만 연결되는 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  7. 제4항에 있어서,
    상기 제1 AC 프로브, 제1 VCC 프로브 및 제1 VSS 프로브는 상기 제1 프로브 카드 검사용 칩에 의해 검사되고,
    상기 제2 AC 프로브, 제2 VCC 프로브 및 제2 VSS 프로브는 상기 제2 프로브 카드 검사용 칩에 검사되며,
    상기 제1 및 제2 AC 프로브들은 서로 연결되고, 상기 제1 및 제2 VSS 프로브는 서로 연결된 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  8. 제4항에 있어서,
    상기 피검 프로브 카드는 상기 제1 및 제2 독출 패드와 연결될 수 있도록 구성된 독출 프로브들을 포함하는 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  9. 제8항에 있어서,
    상기 독출 프로브들 중 일부인 제1 독출 프로브들은 다른 상기 독출 프로브들과 연결되지 않는 포함하는 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
  10. 제8항에 있어서,
    상기 독출 프로브들은 스위치 소자를 포함하는 제2 독출 프로브들을 포함하는 것을 특징으로 하는 프로브 카드 검사용 웨이퍼.
KR1020180109859A 2018-09-13 2018-09-13 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법 KR102605620B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180109859A KR102605620B1 (ko) 2018-09-13 2018-09-13 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법
US16/354,633 US11067658B2 (en) 2018-09-13 2019-03-15 Probe card inspection wafer, probe card inspection system, and method of inspecting probe card
CN201910428101.1A CN110907788A (zh) 2018-09-13 2019-05-22 探针卡检查晶片和探针卡检查系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180109859A KR102605620B1 (ko) 2018-09-13 2018-09-13 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법

Publications (2)

Publication Number Publication Date
KR20200030976A KR20200030976A (ko) 2020-03-23
KR102605620B1 true KR102605620B1 (ko) 2023-11-23

Family

ID=69772142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180109859A KR102605620B1 (ko) 2018-09-13 2018-09-13 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법

Country Status (3)

Country Link
US (1) US11067658B2 (ko)
KR (1) KR102605620B1 (ko)
CN (1) CN110907788A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210143471A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 프로브 카드 검사 장치
CN113640558B (zh) * 2021-08-11 2022-06-14 山东大学 一种可更换探针组及探针卡

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100213960A1 (en) * 2007-10-11 2010-08-26 Sammy Mok Probe Card Test Apparatus And Method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5351585A (en) 1976-10-21 1978-05-11 Miyagawa Kogyo Kk Multiishaft drilling machine for earthhretaining frame
JP3049446B2 (ja) 1990-12-21 2000-06-05 日置電機株式会社 回路基板検査装置における測定用ピンの接触不良検出方法
JPH0763788A (ja) 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
JP2764854B2 (ja) * 1993-12-28 1998-06-11 株式会社日本マイクロニクス プローブカード及び検査方法
JP3620912B2 (ja) 1995-12-29 2005-02-16 日置電機株式会社 基板検査装置用ラインプローブの適否状態チェック方法
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6965244B2 (en) * 2002-05-08 2005-11-15 Formfactor, Inc. High performance probe system
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
JP3574444B2 (ja) 2002-08-27 2004-10-06 沖電気工業株式会社 プローブの接触抵抗測定方法及び半導体デバイスの試験方法
JP4521611B2 (ja) * 2004-04-09 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2006250546A (ja) 2005-03-08 2006-09-21 Hioki Ee Corp ショート検出装置
JP4679244B2 (ja) 2005-05-26 2011-04-27 株式会社アドバンテスト 測定用コンタクト端子、測定装置、プローブカードセット、およびウエハプローバ装置
KR100652421B1 (ko) * 2005-08-09 2006-12-01 삼성전자주식회사 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법
JP5260163B2 (ja) 2008-07-02 2013-08-14 日置電機株式会社 測定装置および測定方法
JP2011085483A (ja) 2009-10-15 2011-04-28 Hioki Ee Corp インピーダンス測定装置
JP5865021B2 (ja) 2011-11-10 2016-02-17 日置電機株式会社 回路基板検査装置
JP5492230B2 (ja) * 2012-01-20 2014-05-14 株式会社日本マイクロニクス 検査装置
JP2014235126A (ja) 2013-06-04 2014-12-15 日本電産リード株式会社 基板検査装置、基板検査方法および基板検査用治具
KR102128470B1 (ko) * 2013-12-17 2020-06-30 삼성전자주식회사 프로브 카드 검사 장치
KR102179245B1 (ko) 2014-03-19 2020-11-16 주식회사 아도반테스토 검사용 웨이퍼 및 시험 시스템
JP6520371B2 (ja) 2015-05-13 2019-05-29 富士ゼロックス株式会社 基板検査装置、基板検査方法、及び基板検査プログラム
JP6615680B2 (ja) * 2016-04-08 2019-12-04 株式会社日本マイクロニクス プローブカード
KR102623549B1 (ko) * 2016-12-07 2024-01-10 삼성전자주식회사 프로브 카드 및 이를 포함하는 테스트 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100213960A1 (en) * 2007-10-11 2010-08-26 Sammy Mok Probe Card Test Apparatus And Method

Also Published As

Publication number Publication date
US20200088827A1 (en) 2020-03-19
KR20200030976A (ko) 2020-03-23
US11067658B2 (en) 2021-07-20
CN110907788A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
US6456099B1 (en) Special contact points for accessing internal circuitry of an integrated circuit
JP4774071B2 (ja) プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置
US7749778B2 (en) Addressable hierarchical metal wire test methodology
JP4837560B2 (ja) 検査パッド構造を有する集積回路およびその製造方法
US8310253B1 (en) Hybrid probe card
US20060284174A1 (en) Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer
US6577149B2 (en) Method and device for addressable failure site test structure
US20200043815A1 (en) Wafer-level testing method and test structure thereof
JPH11174118A (ja) 集積回路チップ検査用プロブカード
KR102605620B1 (ko) 프로브 카드 검사용 웨이퍼, 프로브 카드 검사 시스템 및 프로브 카드 검사 방법
JP2005333128A (ja) プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター
US7456640B2 (en) Structure for coupling probes of probe device to corresponding electrical contacts on product substrate
US9568543B2 (en) Structure and method for testing stacked CMOS structure
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
US7535239B1 (en) Probe card configured for interchangeable heads
JP2003297887A (ja) 半導体集積回路装置の製造方法および半導体検査装置
WO2014045993A1 (ja) 半導体装置、半導体ウェハ、および半導体ウェハの試験方法
KR20210021889A (ko) 프로브 카드, 반도체 소자 제조 시스템 및 반도체 소자 제조 방법
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
KR100835467B1 (ko) 프로브 카드의 공기 세정 장치
US20210033663A1 (en) Integrated circuit testing system and method
JPS6049643A (ja) ウエハ検査装置
KR0124047B1 (ko) 웨이퍼 및 웨이퍼의 다이배치방법
JPH06196537A (ja) 電気回路検査方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant